JPH0719876B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0719876B2
JPH0719876B2 JP31341189A JP31341189A JPH0719876B2 JP H0719876 B2 JPH0719876 B2 JP H0719876B2 JP 31341189 A JP31341189 A JP 31341189A JP 31341189 A JP31341189 A JP 31341189A JP H0719876 B2 JPH0719876 B2 JP H0719876B2
Authority
JP
Japan
Prior art keywords
pattern
semiconductor device
semiconductor chip
lead pattern
thin plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31341189A
Other languages
English (en)
Other versions
JPH03174749A (ja
Inventor
泰弘 山地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31341189A priority Critical patent/JPH0719876B2/ja
Priority to EP19900123106 priority patent/EP0436126A3/en
Publication of JPH03174749A publication Critical patent/JPH03174749A/ja
Publication of JPH0719876B2 publication Critical patent/JPH0719876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は樹脂封止型の半導体装置に係り、特に半導体
チップが金属薄板上にダイボンディングされる半導体装
置に関する。
（従来の技術） 従来、この種の樹脂封止型半導体装置は第６図のように
構成されている。なお、第６図（ａ）は断面図、同図
（ｂ）は上面図、同図（ｃ）は側面図である。図におい
て、ダイパッド31、インナーリード32及びアウターリー
ド34からなるリードフレームは、例えば42アロイ（鉄、
ニッケル合金）、銅等からなる金属薄板を打ち抜き加工
して形成されており、ダイパッド31上には半導体チップ
35が搭載される。さらに、インナーリード32とダイパッ
ド35とはパターンで分断されており、半導体チップ35と
インナーリード32との接続は直径が数10μｍ程度の金属
ワイヤ36により行われている。そして、エポキシ系の樹
脂等でモールド成型することにより外囲器37が形成され
る。
（発明が解決しようとする課題） 上記構造でなる従来の樹脂封止型半導体装置において、
作動中に半導体チップ35で発生した熱は、非常に細い金
属ワイヤ36を通じてインナーリード32、アウターリード
33の経路で外部に放散されるか、又は、非常に熱伝導率
の悪い樹脂からなる外囲器37を通じて外部に放散される
しかない。この結果、半導体チップ35の温度が異常に上
昇することによって、動作速度の低下、寿命の低下や破
壊等の問題が発生する。
また、放熱性を高めるため、従来ではダイパッドの裏面
に金属製のヒートシンクを接続し、外囲器の外部に熱を
放散させるための放熱フィンを露出させたものが最近で
は見受けられるが、この場合にはアセンブリ・プロセス
が複雑になり、製造コストを大幅に引き上げるという欠
点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は高い放熱性を有しながらもアセンブリ
・プロセスが簡単であり、かつ製造コストも安価な半導
体装置を提供することにある。
［発明の構成］ （課題を解決するための手段） この発明の半導体装置は、リードパターンの抜き加工が
施されていない金属薄板と、上記金属薄板の表面に絶縁
性部材を介して接着された銅箔を用いて形成され、イン
ナーリードパターン及びアウターリードパターンを有す
るリードフレームパターンと、上記リードフレームパタ
ーンの所定位置に固着され、上面に電極パッドを有する
半導体チップと、上記半導体チップ上の電極パッドと上
記リードフレームパターンのインナーリードパターンと
を電気的に接続する配線手段と、上記半導体チップを封
止する封止用部材とを具備したことを特徴とする。
（作用） この発明の半導体装置によれば、半導体チップが固着さ
れる金属薄板はリードのパターン抜き加工が施されてお
らず一体化されているので、半導体チップで発生した熱
は金属薄板を介して封止用部材から露出している部分か
ら外部に放散される。
（実施例） 以下、図面を参照してこの発明を実施例により説明す
る。
第１図（ａ）ないし（ｄ）はこの発明をPLCC（Plastic
Leaded Chip Carrier）型の半導体装置に実施した第１
の実施例に係る構成を示すものであり、同図（ａ）は全
体の断面図、同図（ｂ）は内部の上面図、同図（ｃ）は
一部の断面図、同図（ｄ）は全体の上面図である。
図において、リードフレーム11は、リードのパターン打
ち抜き加工が施されておらず、厚さが0.1mm〜0.25mmの
例えば42アロイ（鉄、ニッケル合金）、銅等からなる金
属薄板12に、例えばポリイミド系の樹脂テープ等からな
る絶縁性の樹脂層13を介して銅箔層を貼着して、さらに
この銅箔層にエッチング加工を施してインナーリードパ
ターン14及びアウターリードパターン15を形成すること
によって構成されている。
また、上記インナーリードパターン14及びアウターリー
ドパターン15が形成されていない金属薄板12の上面に
は、樹脂又は金属等からなる接着層16を介して半導体チ
ップ17がダイボンディングされている。このさらに半導
体チップ17の上面には複数の電極パッド18が形成されて
おり、これら電極パッド18は直径が数10μｍ程度の金属
ワイヤ19によりインナーリードパターン14と電気的に接
続されている。さらにエポキシ系の樹脂等でモールド成
型することにより外囲器20が形成されており、また、ア
ウターリードパターン15が施されている金属薄板12は外
囲器20の四辺において図示のようにそれぞれＪの字状に
屈曲形成されている。
なお、第１図（ｂ）に示すように、金属薄板12の四隅に
は、トランスファ・モールド成型の際に樹脂が金属薄板
12の表裏にわたって均等に行き渡るように貫通孔21が各
２個ずつ設けられている。
一般に樹脂封止型半導体装置を印刷配線基板に実装する
場合、半導体装置の発熱による熱は、モールド成型によ
る外囲器の熱伝導性が極めて悪いため、アウターリード
を通して行われる割合が高い。従って、上記実施例によ
る半導体装置では、金属板にはリードのパターン抜き加
工が施されておらず、一体化されているので、半導体チ
ップ17で発生した熱は金属薄板12を介して、外部に極め
て効率的に放散される。すなわち、上記実施例の半導体
装置では、外囲器内部の半導体チップ17で発生した熱は
リードフレーム11に効率良く伝わり、さらに外囲器の外
部ではこの熱がアウターリードパターン15が形成されて
いる部分のリードフレーム11を通じて効率良く実装基板
に放散されることはもちろんのこと、アウターリードパ
ターン15が形成されている部分のリードフレーム11が放
熱フィンの役割を果たし、従来のように放熱フィンを用
いることなく、大気中への熱の放散が極めて効率的に行
われる。従って、アセンブリ・プロセスが簡単であり、
かつ製造コストも安価とすることができる。なお、上記
放熱効果は、外囲器に対して冷却風を与えれば、さらに
目覚ましい効果が期待できる。
第２図はこの発明の第２の実施例に係る半導体装置の断
面図である。上記第１図の実施例装置は金属薄板12の上
面に半導体チップ17がダイボンディングされている例で
あるが、この実施例の場合は金属薄板12の下面に半導体
チップ17をダイボンディングするようにしたものであ
る。さらにこの実施例装置の場合には、アウターリード
パターン15が第１図の場合とは逆の向きに、すなわち外
向きに屈曲形成されている。
第３図（ａ），（ｂ）はこの発明をQFP（Quad Flat Pac
kage）型の半導体装置に実施した第３の実施例に係る構
成を示すものであり、同図（ａ）は断面図、同図（ｂ）
は一部の上面図である。なお、この実施例装置におい
て、第１図の実施例装置と対応する箇所には同一符号を
付してその説明は省略する。この実施例装置は、外囲器
20から露出し、アウターリードパターン15の施された金
属薄板12の先端部において、アウターリードパターン15
が設けられていない箇所に切れ込み部22を設け、この切
れ込み部22により隣り合うアウターリードパターン15ど
うしを互いに分離するように構成したものである。
このような構成とすることにより実装性の向上が図られ
る。すなわち、実装時、多ピンの半導体装置で問題とな
る半田ブリッジ現象、すなわち半田によるピン間の短絡
現象を無くすことができる。
第４図はこの発明を多チップ構成でなるPLCC型の半導体
装置に実施した第４の実施例の断面図である。すなわ
ち、この実施例装置は、金属薄板12上の銅箔層をエッチ
ング加工してインナーリードパターン14及びアウターリ
ードパターン15を形成する際に外囲器内部でチップ相互
間接続用のパターン23を残し、金属薄板12上には複数個
の半導体チップ17をダイボンディングし、半導体チップ
17の上面に形成された電極バッド18とインナーリードパ
ターン14とを金属ワイヤ19により電気的に接続する際
に、半導体チップ相互間の電気的な接続を上記パターン
23を介在させることによって行うようにしたものであ
る。
第５図はこの発明の第５の実施例による半導体装置の断
面図である。上記各実施例装置では、半導体チップ17と
インナーリードパターン14との電気的な接続を金属ワイ
ヤ19を用いたワイヤボンディング手法により行うように
している。これに対して、この実施例装置では、樹脂フ
ィルム上に配線パターンを形成したTAB（Tape Automate
d Bonding）手法によるTABテープ上の配線24を用いて、
半導体チップ17とインナーリードパターン14との電気的
な接続を図るようにしたものである。この実施例装置
は、ワイヤボンディング手法による接続が不可能な、配
線ピッチの小さな超多ピンの半導体装置に実施すること
が考えられる。
なお、この発明は上記各実施例に限定されるものではな
く種々の変形が可能であることはいうまでもない。例え
ば上記実施例では、金属薄板12にポリイミド系の樹脂テ
ープ等からなる絶縁性の樹脂層13を介して銅箔層を貼着
する場合について説明したが、これは絶縁性を有する材
料で構成されているならば他の材料でもよく、放熱特性
をより向上させるため、熱伝導性の良いセラミック材料
からなる層を用いることも可能である。また、インナー
リードパターン14に対し金属ワイヤ19を直接ボンディン
グする場合について説明したが、これはインナーリード
パターン14の表面を金や銀等を用いて鍍金するようにし
てもよい。
［発明の効果］ 以上、説明したようにこの発明によれば、高い放熱性を
有しながらもアセンブリ・プロセスが簡単であり、かつ
製造コストも安価な半導体装置を提供することができ
る。
【図面の簡単な説明】
第１図（ａ）ないし（ｄ）はこの発明の第１の実施例に
係る構成を示すものであり、同図（ａ）は全体の断面
図、同図（ｂ）は内部の上面図、同図（ｃ）は一部の断
面図、同図（ｄ）は全体の上面図、第２図はこの発明の
第２の実施例に係る半導体装置の断面図、第３図
（ａ），（ｂ）はこの発明の第３の実施例に係る構成を
示すものであり、同図（ａ）は断面図、同図（ｂ）は一
部の上面図、第４図はこの発明の第４の実施例の断面
図、第５図はこの発明の第５の実施例の断面図、第６図
（ａ）ないし（ｃ）は従来装置の構成を示すものであ
り、同図（ａ）は断面図、同図（ｂ）は上面図、同図
（ｃ）は側面図である。 11……リードフレーム、12……金属薄板、13……絶縁性
の樹脂層、14……インナーリードパターン、15……アウ
ターリードパターン、16……接着層、17……半導体チッ
プ、18……電極パッド、19……金属ワイヤ、20……外囲
器、21……貫通孔、22……切れ込み部、23……チップ相
互間接続用のパターン、24……TABテープ上の配線。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】リードパターンの抜き加工が施されていな
    い金属薄板と、 上記金属薄板の表面に絶縁性部材を介して接着された銅
    箔を用いて形成され、インナーリードパターン及びアウ
    ターリードパターンを有するリードフレームパターン
    と、 上記リードフレームパターンの所定位置に固着され、上
    面に電極パッドを有する半導体チップと、 上記半導体チップ上の電極パッドと上記リードフレーム
    パターンのインナーリードパターンとを電気的に接続す
    る配線手段と、 上記半導体チップを封止する封止用部材と を具備したことを特徴とする半導体装置。
  2. 【請求項２】前記封止用部材から露出している前記金属
    薄板には前記アウターリードパターンが設けられていな
    い箇所に切れ込み部が設けられ、この切れ込み部により
    隣り合うアウターリードの先端部どうしが互いに分離さ
    れている請求項１記載の半導体装置。
JP31341189A 1989-12-04 1989-12-04 半導体装置 Expired - Fee Related JPH0719876B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31341189A JPH0719876B2 (ja) 1989-12-04 1989-12-04 半導体装置
EP19900123106 EP0436126A3 (en) 1989-12-04 1990-12-03 Resin-encapsulated semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31341189A JPH0719876B2 (ja) 1989-12-04 1989-12-04 半導体装置

Publications (2)

Publication Number Publication Date
JPH03174749A JPH03174749A (ja) 1991-07-29
JPH0719876B2 true JPH0719876B2 (ja) 1995-03-06

Family

ID=18040959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31341189A Expired - Fee Related JPH0719876B2 (ja) 1989-12-04 1989-12-04 半導体装置

Country Status (2)

Country Link
EP (1) EP0436126A3 (ja)
JP (1) JPH0719876B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
JP5281797B2 (ja) * 2008-01-22 2013-09-04 アスモ株式会社 樹脂封止型半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier

Also Published As

Publication number Publication date
JPH03174749A (ja) 1991-07-29
EP0436126A3 (en) 1991-10-02
EP0436126A2 (en) 1991-07-10

Similar Documents

Publication Publication Date Title
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
EP0247775A2 (en) Semiconductor package with high density I/O lead connection
US5844779A (en) Semiconductor package, and semiconductor device using the same
JP2002134674A (ja) 半導体装置およびその製造方法
JPH0719876B2 (ja) 半導体装置
US8053285B2 (en) Thermally enhanced single inline package (SIP)
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JPH09326450A (ja) 半導体装置およびその製造方法
JPH0637217A (ja) 半導体装置
JPH0661408A (ja) 表面実装型半導体装置
JP3125891B2 (ja) 半導体装置
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JPS6329413B2 (ja)
JP3314574B2 (ja) 半導体装置の製造方法
JP2690248B2 (ja) 表面実装型半導体装置
JP2968704B2 (ja) 半導体装置
JP4994883B2 (ja) 樹脂封止型半導体装置
JPH11354673A (ja) 半導体装置
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
JPH08181266A (ja) リードフレームおよびそれを用いて構成された半導体装置
JP3193788B2 (ja) 電子部品搭載用基板
JPS6184043A (ja) プラグインパツケ−ジ
JP2002064174A (ja) 半導体装置及びその製造方法
JPH06163760A (ja) 放熱スラグを有した電子部品搭載用基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees