JP2002064174A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002064174A
JP2002064174A JP2000250239A JP2000250239A JP2002064174A JP 2002064174 A JP2002064174 A JP 2002064174A JP 2000250239 A JP2000250239 A JP 2000250239A JP 2000250239 A JP2000250239 A JP 2000250239A JP 2002064174 A JP2002064174 A JP 2002064174A
Authority
JP
Japan
Prior art keywords
semiconductor device
die pad
resin
pad portion
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000250239A
Other languages
English (en)
Inventor
Haruhiko Makino
晴彦 牧野
Takeshi Iwashita
斌 岩下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000250239A priority Critical patent/JP2002064174A/ja
Publication of JP2002064174A publication Critical patent/JP2002064174A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路チップがその動作中に大量の
熱を発生させるものであっても、その熱が半導体集積回
路チップからパッケージの外部に容易に且つ効率よく放
出される良好な放熱特性を有する半導体装置及びその製
造方法を提供することを目的とする。 【解決手段】 Ｃｕ製のベースメタル板から形成された
アウターリード１０ａ、これらのアウターリード１０ａ
とは分離されているダイパッド部１０ｂ、及びこのダイ
パッド部１０ｂに一体的に接続している放熱端子部１０
ｃが設けられている。この放熱端子部１０ｃはアウター
リード１０ａが配列されている４辺のなす４隅のうちの
２隅に延びており、アウターリード１０ａに比較して幅
の広い大面積の領域をなしている。２個のＩＣチップの
うち、動作中の発熱量が比較的大きい第１のＩＣチップ
２２ａは熱伝導率の高い導電性ペースト２４を介してダ
イパッド部１０ｂ表面上に固着されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に複数個の半導体集積回路チップが
ＵＦＰＬ（Ultra Fine Pitch Leadframe）に搭載されて
いる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】従来のＵＦＰＬ構造の樹脂封止型半導体
装置においては、図２１に示されるように、例えばＣｕ
（銅）製のベースメタル板から形成されたアウターリー
ド１０ａが設けられている。また、例えばＮｉ（ニッケ
ル）メッキ層及びＣｕメッキ層が順に積層されたＮｉ−
Ｃｕ積層構造からなる微細配線パターンのインナーリー
ド１８が設けられている。そして、このような微細配線
パターンのインナーリード１８は、その裏面及び側面が
ポリイミド（Polyimide ）層２０によって被覆されてお
り、その形状や寸法が安定的に保持されるようになって
いる。
【０００３】また、第１の半導体集積回路チップ（以
下、「ＩＣチップ」という）２２ｄ及び第２のＩＣチッ
プ２２ｅは、それぞれ絶縁性ペースト２６を介してイン
ナーリード１８及びその周囲のポリイミド層２０の表面
上にダイボンディングされ、固着されている。そして、
これら第１及び第２のＩＣチップ２２ｄ、２２ｅの電極
はそれぞれＡｕ（金）ワイヤ２８によってインナーリー
ド１８表面に接続されている。
【０００４】また、これらの第１及び第２のＩＣチップ
２２ｄ、２２ｅやインナーリード１８やＡｕワイヤ２８
やアウターリード１０ａの一端部は、所定の形状に成形
されたモールド樹脂３０によって封止されている。但
し、アウターリード１０ａの他端部はモールド樹脂３０
の外部にはみ出して露出している。このようにして、２
個の第１及び第２のＩＣチップ２２ｄ、２２ｅが樹脂封
止されたＵＦＰＬ構造の半導体装置が構成されている。
【０００５】次に、図２１に示されるＵＦＰＬ構造の樹
脂封止型の半導体装置の製造方法について、図２２〜図
２９を用いて説明する。なお、これら図２２〜図２９は
上記図２１と上下を逆にして描いているため、構成要素
の「表面」と「裏面」とが前述の説明と逆に表現される
場合がある。
【０００６】先ず、図２２に示されるように、Ｃｕ製の
ベースメタル板１０を用意した後、図２３に示されるよ
うに、このベースメタル板１０表面上に例えばフォトリ
ソグラフィ技術を用いて所定の形状にパターニングした
レジストパターン１２を形成する。
【０００７】次いで、図２４に示されるように、このレ
ジストパターン１２をマスクとして、露出しているベー
スメタル板１０表面上にＮｉメッキ及びＣｕメッキを順
に行い、Ｎｉメッキ層１４及びＣｕメッキ層１６を順に
積層する。その後、図２５に示されるように、レジスト
パターン１２を剥離する。こうして、ベースメタル板１
０表面上に、Ｎｉメッキ層１４及びＣｕメッキ層１６が
順に積層されたＮｉ−Ｃｕ積層構造からなる微細配線パ
ターンのインナーリード１８を形成する。
【０００８】次いで、図２６に示されるように、ベース
メタル板１０表面上に、インナーリード１８が形成され
ている領域を被覆する形状のポリイミド層２０を形成す
る。こうして、このポリイミド層２０によって微細配線
パターンのインナーリード１８の表面及び側面を被覆
し、その形状や寸法を安定的に保持する。
【０００９】次いで、図２７に示されるように、ベース
メタル板１０に対する第１の選択的なエッチングを行
い、このベースメタル板１０からなるアウターリード１
０ａを形成する。次いで、図２８に示されるように、ベ
ースメタル板１０に対する第２の選択的なエッチングを
行い、インナーリード１８の裏面を露出して、ＩＣチッ
プをダイボンディングする領域を形成する。
【００１０】次いで、図２９に示されるように、インナ
ーリード１８及びその周囲のポリイミド層２０の裏面上
に、第１及び第２のＩＣチップ２２ｄ、２２ｅをそれぞ
れダイボンディングし、これらインナーリード１８及び
ポリイミド層２０の裏面と第１及び第２のＩＣチップ２
２ｄ、２２ｅ裏面とを絶縁性ペースト２６を介在させて
固着する。その後、これら第１及び第２のＩＣチップ２
２ｄ、２２ｅの電極とインナーリード１８裏面とをＡｕ
ワイヤ２８によって接続するワイヤボンディングを行
う。
【００１１】最後に、樹脂封止を行う。即ち、図２１に
示されるように、所定の形状に成形されたモールド樹脂
３０により、第１及び第２のＩＣチップ２２ｄ、２２ｅ
やインナーリード１８やポリイミド層２０やＡｕワイヤ
２８やアウターリード１０ａの一端部を被覆して封止す
ると共に、アウターリード１０ａの他端部をモールド樹
脂３０の外部にはみ出させて露出する。このようにし
て、図２１に示されるＵＦＰＬ構造の樹脂封止型の半導
体装置を作製する。
【００１２】このように従来のＵＦＰＬ構造の樹脂封止
型の半導体装置においては、第１及び第２のＩＣチップ
２２ｄ、２２ｅのように複数個のＩＣチップを組み込
み、微細配線パターンのインナーリード１８によって配
線することにより、高機能化、高性能化の要請に応えて
いた。
【００１３】
【発明が解決しようとする課題】しかし、上記従来のＵ
ＦＰＬ構造の樹脂封止型の半導体装置においては、第１
及び第２のＩＣチップ２２ｄ、２２ｅはそれぞれインナ
ーリード１８及びその周囲のポリイミド層２０の表面上
に固着されており、そのインナーリード１８はその裏面
及び側面をポリイミド層２０によって被覆され、即ちポ
リイミド層２０内に埋め込まれた構造となっていること
から、及び第２のＩＣチップ２２ｄ、２２ｅの一方又は
双方が動作中に大量の熱を発生させる場合、その熱を外
部に放出するための逃げ場がない。このため、動作中に
半導体装置の内部温度が上昇して、その動作速度やデバ
イス寿命の低下を招き、信頼性を損なうという問題が生
じていた。
【００１４】そこで本発明は、上記事情を鑑みてなされ
たものであり、半導体集積回路チップがその動作中に大
量の熱を発生させるものであっても、その熱が半導体集
積回路チップからパッケージの外部に容易に且つ効率よ
く放出される良好な放熱特性を有する半導体装置及びそ
の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記課題は、以下に述べ
る本発明に係る半導体装置及びその製造方法によって達
成される。即ち、請求項１に係る半導体装置は、配線パ
ターンを形成するインナーリードと、このインナーリー
ドの底面及び側面を被覆する樹脂層と、一端が外部に露
出しているアウターリードと、外部に露出している放熱
端子部に一体的に接続しているダイパッド部と、このダ
イパッド部上に搭載された半導体集積回路チップと、こ
の半導体集積回路チップの電極と前記インナーリードの
表面とを接続する配線ワイヤと、これら半導体集積回路
チップ、ダイパッド部、インナーリード、樹脂層、配線
ワイヤ、及びアウターリードの一部を封止するパッケー
ジと、を具備することを特徴とする。
【００１６】このように請求項１に係る半導体装置にお
いては、外部に露出している放熱端子部に一体的に接続
しているダイパッド部上に半導体集積回路チップが搭載
されていることにより、半導体集積回路チップがその動
作中に大量の熱を発生させるものであっても、その熱は
半導体集積回路チップからダイパッド部及び放熱端子部
を介してパッケージの外部に容易に且つ効率よく放出さ
れるため、良好な放熱特性が保持される。従って、ＵＦ
ＰＬ構造の半導体装置において、その動作中に半導体装
置の内部温度の上昇が抑制され、電子回路の安定動作と
信頼性が確保される。
【００１７】なお、上記請求項１に係る半導体装置にお
いて、放熱端子部に放熱器が外部付けされていることが
好適である。この場合、半導体集積回路チップからダイ
パッド部を経て放熱端子部に伝導した熱は、更に放熱端
子部に外部付けされている放熱器によって速やかに放散
されるため、放熱特性が更に向上する。
【００１８】また、半導体集積回路チップが高熱伝導性
ペーストを介してダイパッド部上に固着されていること
が好適である。この場合、半導体集積回路チップをダイ
パッド部上に固着するためにペーストが必要であって
も、そのペーストが高熱伝導性を有しているため、この
ペーストの介在に起因する放熱特性の低下が容易に防止
される。
【００１９】また、請求項６に係る半導体装置の製造方
法は、ベースメタル板の第１面上に、配線パターンをな
すインナーリードを形成する第１の工程と、ベースメタ
ル板の第１面上に、インナーリードの表面及び側面を被
覆する所定の形状の樹脂層を形成する第２の工程と、ベ
ースメタル板を第２面側から選択的にエッチングして、
ベースメタル板からなるアウターリード、ダイパッド
部、及びこのダイパッド部に一体的に接続している放熱
端子部を形成すると共に、インナーリードの裏面を露出
する第３の工程と、ダイパッド部の裏面上に、半導体集
積回路チップを搭載した後、この半導体集積回路チップ
の電極とインナーリードの裏面とをワイヤによって配線
する第４の工程と、半導体集積回路チップ、ダイパッド
部、インナーリード、樹脂層、ワイヤ、及びアウターリ
ードの一端部をパッケージによって封止すると共に、ア
ウターリードの他端部及び放熱端子部をパッケージの外
部に露出する第５の工程とを有することを特徴とする。
【００２０】このように請求項６に係る半導体装置の製
造方法においては、半導体集積回路チップからの熱を外
部に容易に且つ効率よく放出するための主要部をなすダ
イパッド部及びこれに一体的に接続している放熱端子部
が、インナーリードの裏面を露出するためのベースメタ
ル板の選択的なエッチングの際に同時的に形成されるこ
とにより、特に製造工程の増加や煩雑化を招くことな
く、良好な放熱特性を保持する半導体装置が容易に作製
される。従って、従来の場合と比較してコストの上昇が
防止される。
【００２１】なお、上記請求項６に係る半導体装置の製
造方法において、ダイパッド部の裏面上に半導体集積回
路チップを搭載する際に、ダイパッド部の裏面上に高熱
伝導性ペーストを介して半導体集積回路チップを固着す
ることが好適である。この場合、半導体集積回路チップ
をダイパッド部上に固着するためにペーストを使用する
ことが必要であっても、そのペーストが高熱伝導性を有
しているため、このペーストの介在に起因する放熱特性
の低下が容易に防止される。
【００２２】また、放熱端子部に放熱器を外部付けする
工程を有することが好適である。この場合、半導体集積
回路チップからダイパッド部を経て放熱端子部に伝導し
た熱は、更に放熱端子部に外部付けされている放熱器に
よって速やかに放散されるため、放熱特性が更に向上す
る。
【００２３】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。 （第１の実施の形態）図１は本発明の第１の実施の形態
に係るＵＦＰＬ構造の樹脂封止型の半導体装置を示す概
略断面図であり、図２は本実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置の概略平面図であり、図３
〜図１０はぞれぞれ本実施の形態に係るＵＦＰＬ構造の
樹脂封止型の半導体装置の製造方法を説明するための概
略工程断面図である。
【００２４】図１及び図２に示されるように、本実施の
形態に係るＵＦＰＬ構造の樹脂封止型半導体装置におい
ては、例えば厚さ８０〜１５０μｍのＣｕ製のベースメ
タル板から形成された合計４０ピン程度のアウターリー
ド１０ａ、これらのアウターリード１０ａとは分離され
ているダイパッド部１０ｂ、及びこのダイパッド部１０
ｂに一体的に接続している放熱端子部１０ｃが設けられ
ている。ここで、ダイパッド部１０ｂに一体的に接続し
ている放熱端子部１０ｃは、図２に示されるように、ア
ウターリード１０ａが配列されている４辺のなす４隅の
うちの２隅に延びており、アウターリード１０ａに比較
して幅の広い大面積の領域をなしている。
【００２５】また、例えば厚さ１０μｍのＮｉメッキ層
及び厚さ１５μｍのＣｕメッキ層が順に積層されたＮｉ
−Ｃｕ積層構造からなる微細配線パターンのインナーリ
ード１８が設けられている。そして、このような微細配
線パターンのインナーリード１８は、その裏面及び側面
がポリイミド層２０によって被覆されており、その形状
や寸法が安定的に保持されるようになっている。
【００２６】また、動作中の発熱量が比較的大きい第１
のＩＣチップ２２ａは、熱伝導率の高い導電性ペースト
２４を介して、ダイパッド部１０ｂ表面上にダイボンデ
ィングされ、固着されている。また、動作中の発熱量が
比較的小さい第２のＩＣチップ２２ｂは、絶縁性ペース
ト２６を介して、インナーリード１８及びその周囲のポ
リイミド層２０の表面上にダイボンディングされ、固着
されている。そして、これら第１及び第２のＩＣチップ
２２ａ、２２ｂの電極はそれぞれＡｕワイヤ２８によっ
てインナーリード１８表面に接続されている。
【００２７】また、これらの第１及び第２のＩＣチップ
２２ａ、２２ｂやダイパッド部１０ｂやインナーリード
１８やポリイミド層２０やＡｕワイヤ２８やアウターリ
ード１０ａの一端部は、所定の形状に成形されたモール
ド樹脂３０によって封止されている。但し、アウターリ
ード１０ａの他端部やダイパッド部１０ｂに一体的に接
続している放熱端子部１０ｃはモールド樹脂３０の外部
にはみ出して露出している。このようにして、動作中の
発熱量が比較的大きい第１のＩＣチップ２２ａと発熱量
が比較的小さい第２のＩＣチップ２２ｂが樹脂封止され
たＵＦＰＬ構造の半導体装置が構成されている。
【００２８】次に、本実施の形態に係るＵＦＰＬ構造の
樹脂封止型の半導体装置の製造方法について、図３〜図
１０を用いて説明する。なお、これら図３〜図１０は上
記図１と上下を逆にして描いているため、構成要素の
「表面」と「裏面」とが前述の説明と逆に表現される場
合がある。
【００２９】先ず、図３に示されるように、厚さ８０〜
１５０μｍのＣｕ製のベースメタル板１０を用意する。
そして、図４に示されるように、このベースメタル板１
０表面上にレジストを塗布した後、例えばフォトリソグ
ラフィ技術を用いて所定の形状のレジストパターン１２
を形成する。
【００３０】次いで、図５に示されるように、このレジ
ストパターン１２をマスクとして、露出しているベース
メタル板１０表面上にＮｉメッキ及びＣｕメッキを順に
行い、厚さ１０μｍのＮｉメッキ層１４及び厚さ１５μ
ｍのＣｕメッキ層１６を順に積層する。
【００３１】次いで、図６に示されるように、レジスト
パターン１２を剥離する。こうして、ベースメタル板１
０表面上に、厚さ１０μｍのＮｉメッキ層１４及び厚さ
１５μｍのＣｕメッキ層１６が順に積層されたＮｉ−Ｃ
ｕ積層構造からなる微細配線パターンのインナーリード
１８を形成する。
【００３２】次いで、図７に示されるように、基体全面
にポリイミド層２０を塗布した後、このポリイミド層２
０上にレジストを塗布し、更にフォトリソグラフィ技術
を用いて所定の形状のレジストパターン（図示せず）を
形成し、このレジストパターンを用いて、インナーリー
ド１８が形成されている領域を被覆する形状にポリイミ
ド層２０をパターニングする。そして、こうして形成し
たポリイミド層２０によって微細配線パターンのインナ
ーリード１８の表面及び側面を被覆し、その形状や寸法
を安定的に保持する。
【００３３】次いで、図８に示されるように、ベースメ
タル板１０に対する第１の選択的なエッチングを行う。
即ち、ベースメタル板１０裏面上にレジストを塗布した
後、例えばフォトリソグラフィ技術を用いて所定の形状
のレジストパターン（図示せず）を形成し、更にこのレ
ジストパターンをマスクとしてベースメタル板１０を選
択的にエッチングする。こうして、このベースメタル板
１０からなるアウターリード１０ａを形成する。その
後、レジストパターンを剥離する。
【００３４】次いで、図９に示されるように、ベースメ
タル板１０に対する第２の選択的なエッチングを行う。
即ち、ベースメタル板１０裏面上に再びレジストを塗布
した後、例えばフォトリソグラフィ技術を用いて所定の
形状のレジストパターン（図示せず）を形成し、更にこ
のレジストパターンをマスクとしてベースメタル板１０
を選択的にエッチングする。こうして、このベースメタ
ル板１０からなるダイパッド部１０ｂ及びこのダイパッ
ド部１０ｂに一体的に接続する放熱端子部１０ｃを形成
すると共に、インナーリード１８及びその周囲のポリイ
ミド層２０の裏面を露出する。その後、レジストパター
ンを剥離する。
【００３５】次いで、図１０に示されるように、ダイパ
ッド部１０ｂ裏面上に、第１のＩＣチップ２２ａをダイ
ボンディングし、このダイパッド部１０ｂ裏面と第１の
ＩＣチップ２２ａ裏面とを熱伝導率の高い導電性ペース
ト２４を介在させて固着する。また、インナーリード１
８及びその周囲のポリイミド層２０の裏面上に、第２の
ＩＣチップ２２ｂをダイボンディングし、これらインナ
ーリード１８及びポリイミド層２０の裏面と第２のＩＣ
チップ２２ｂ裏面とを絶縁性ペースト２６を介在させて
固着する。その後、これら第１及び第２のＩＣチップ２
２ａ、２２ｂの電極とインナーリード１８裏面とをＡｕ
ワイヤ２８によって接続するワイヤボンディングを行
う。
【００３６】最後に、樹脂封止を行う。即ち、図１に示
されるように、所定の形状に成形されたモールド樹脂３
０により、第１及び第２のＩＣチップ２２ａ、２２ｂや
ダイパッド部１０ｂやインナーリード１８やポリイミド
層２０やＡｕワイヤ２８やアウターリード１０ａの一端
部を被覆して封止すると共に、アウターリード１０ａの
他端部やダイパッド部１０ｂに一体的に接続している放
熱端子部１０ｃをモールド樹脂３０の外部にはみ出させ
て露出する。このようにして、動作中の発熱量が比較的
大きい第１のＩＣチップ２２ａと発熱量が比較的小さい
第２のＩＣチップ２２ｂが樹脂封止されたＵＦＰＬ構造
の半導体装置を作製する。
【００３７】このように本実施の形態によれば、第１の
ＩＣチップ２２ａは熱伝導率の高い導電性ペースト２４
を介してダイパッド部１０ｂ表面上に固着され、このダ
イパッド部１０ｂはアウターリード１０ａに比較して幅
の広い大面積の領域をなす放熱端子部１０ｃに一体的に
接続しており、この放熱端子部１０ｃはアウターリード
１０ａの他端部と同様にモールド樹脂３０の外部にはみ
出して露出していることにより、この第１のＩＣチップ
２２ａがその動作中に大量の熱を発生させるものであっ
ても、その熱は第１のＩＣチップ２２ａから導電性ペー
スト２４、ダイパッド部１０ｂ、放熱端子部１０ｃを介
して外部に容易に且つ効率よく放出されるため、良好な
放熱特性を得ることができる。従って、ＵＦＰＬ構造の
樹脂封止型の半導体装置の安定動作を確保し、その信頼
性を向上することができる。
【００３８】また、本実施の形態によれば、第１のＩＣ
チップ２２ａからの熱を外部に容易に且つ効率よく放出
するための主要部をなすダイパッド部１０ｂ及びこれに
一体的に接続している放熱端子部１０ｃは、ポリイミド
層２０によって表面及び側面を被覆されているインナー
リード１８の裏面を露出するためのベースメタル板１０
の選択的なエッチングの際に同時的に形成されることに
より、特に製造工程の増加や煩雑化を招くことなく、良
好な放熱特性を保持するＵＦＰＬ構造の樹脂封止型の半
導体装置を容易に作製することができる。従って、コス
トの上昇を防止することができる。
【００３９】（第２の実施の形態）図１１は本発明の第
２の実施の形態に係るＵＦＰＬ構造の樹脂封止型の半導
体装置を示す概略断面図であり、図１２は本実施の形態
に係るＵＦＰＬ構造の樹脂封止型の半導体装置の概略平
面図であり、図１３〜図２０はぞれぞれ本実施の形態に
係るＵＦＰＬ構造の樹脂封止型の半導体装置の製造方法
を説明するための概略工程断面図である。なお、上記第
１の実施の形態の図１〜図１０に示される半導体装置の
構成要素と同一の要素には同一の符号を付して説明を省
略する。
【００４０】上記第１の実施の形態に係るＵＦＰＬ構造
の樹脂封止型半導体装置の場合、動作中の発熱量が比較
的大きい第１のＩＣチップ２２ａと発熱量が比較的小さ
い第２のＩＣチップ２２ｂが組み込まれ、そのために発
熱量が比較的大きい第１のＩＣチップ２２ａのみが放熱
端子部１０ｃに一体的に接続しているダイパッド部１０
ｂ表面上に固着されているのに対して、本実施の形態に
係るＵＦＰＬ構造の樹脂封止型半導体装置においては、
動作中の発熱量が比較的大きい２個のＩＣチップが組み
込まれ、そのためにこれら２個のＩＣチップがそれぞれ
放熱端子部に一体的に接続しているダイパッド部表面上
に固着されている点に特徴がある。
【００４１】即ち、図１１及び図１２に示されるよう
に、本実施の形態に係るＵＦＰＬ構造の樹脂封止型半導
体装置においては、厚さ８０〜１５０μｍのＣｕ製のベ
ースメタル板から形成された合計４０ピン程度のアウタ
ーリード１０ａ、これらのアウターリード１０ａと分離
されている２か所のダイパッド部１０ｂ、１０ｄ、及び
これら２か所のダイパッド部１０ｂ、１０ｄにそれぞれ
一体的に接続している放熱端子部１０ｃ、１０ｅが設け
られている。ここで、２か所のダイパッド部１０ｂ、１
０ｄにそれぞれ一体的に接続している放熱端子部１０
ｃ、１０ｅは、図１２に示されるように、アウターリー
ド１０ａが配列されている４辺のなす４隅のうちの２隅
にそれぞれ延びており、アウターリード１０ａに比較し
て幅の広い大面積の領域をなしている。
【００４２】また、上記第１の実施の形態の場合と同様
に、厚さ１０μｍのＮｉメッキ層及び厚さ１５μｍのＣ
ｕメッキ層が順に積層されたＮｉ−Ｃｕ積層構造からな
る微細配線パターンのインナーリード１８が設けられ、
更にその裏面及び側面がポリイミド層２０によって被覆
されることにより、その形状や寸法が安定的に保持され
るようになっている。
【００４３】また、動作中の発熱量が比較的大きい２個
の第１のＩＣチップ２２ａ及び第２のＩＣチップ２２ｃ
は、それぞれ熱伝導率の高い導電性ペースト２４を介し
て２か所のダイパッド部１０ｂ、１０ｄ表面上にダイボ
ンディングされ、固着されている。そして、これら第１
及び第２のＩＣチップ２２ａ、２２ｃの電極はそれぞれ
Ａｕワイヤ２８によってインナーリード１８表面に接続
されている。
【００４４】また、これらの第１及び第２のＩＣチップ
２２ａ、２２ｃやダイパッド部１０ｂ、１０ｄやインナ
ーリード１８やポリイミド層２０やＡｕワイヤ２８やア
ウターリード１０ａの一端部は、所定の形状に成形され
たモールド樹脂３０によって封止されている。但し、ア
ウターリード１０ａの他端部やダイパッド部１０ｂ、１
０ｄに一体的に接続している放熱端子部１０ｃ、１０ｅ
はモールド樹脂３０の外部にはみ出して露出している。
このようにして、動作中の発熱量が比較的大きい２個の
第１のＩＣチップ２２ａ及び第２のＩＣチップ２２ｃが
樹脂封止されたＵＦＰＬ構造の半導体装置が構成されて
いる。
【００４５】次に、本実施の形態に係るＵＦＰＬ構造の
樹脂封止型の半導体装置の製造方法について、図１３〜
図２０を用いて説明する。なお、これら図１３〜図２０
は上記図１１と上下を逆にして描いているため、構成要
素の「表面」と「裏面」とが前述の説明と逆に表現され
る場合がある。
【００４６】先ず、図１３に示されるように、厚さ８０
〜１５０μｍのＣｕ製のベースメタル板１０を用意し、
図１４に示されるように、このベースメタル板１０表面
上にレジストを塗布した後、例えばフォトリソグラフィ
技術を用いて所定の形状のレジストパターン１２を形成
する。なお、上記第１の実施の形態の場合とは、レジス
トパターン１２の具体的なパターン形状が異なってい
る。
【００４７】次いで、図１５に示されるように、このレ
ジストパターン１２をマスクとして、露出しているベー
スメタル板１０表面上にＮｉメッキ及びＣｕメッキを順
に行い、厚さ１０μｍのＮｉメッキ層１４及び厚さ１５
μｍのＣｕメッキ層１６を順に積層する。
【００４８】次いで、図１６に示されるように、レジス
トパターン１２を剥離して、ベースメタル板１０表面上
に、厚さ１０μｍのＮｉメッキ層１４及び厚さ１５μｍ
のＣｕメッキ層１６が順に積層されたＮｉ−Ｃｕ積層構
造からなる微細配線パターンのインナーリード１８を形
成する。
【００４９】次いで、図１７に示されるように、基体全
面にポリイミド層２０を塗布した後、上記第１の実施の
形態の場合と同様に、インナーリード１８が形成されて
いる領域を被覆する形状にポリイミド層２０をパターニ
ングする。そして、こうして形成したポリイミド層２０
によって微細配線パターンのインナーリード１８の表面
及び側面を被覆し、その形状や寸法を安定的に保持す
る。
【００５０】次いで、上記第１の実施の形態の場合と同
様にして、ベースメタル板１０に対する第１の選択的な
エッチングを行い、図１８に示されるように、このベー
スメタル板１０からなるアウターリード１０ａを形成す
る。
【００５１】次いで、上記第１の実施の形態の場合と同
様にして、ベースメタル板１０に対する第２の選択的な
エッチングを行い、図１９に示されるように、このベー
スメタル板１０からなる２か所のダイパッド部１０ｂ、
１０ｄ及びこれら２か所のダイパッド部１０ｂ、１０ｄ
にそれぞれ一体的に接続する放熱端子部１０ｃ、１０ｅ
を形成すると共に、インナーリード１８及びその周囲の
ポリイミド層２０の裏面を露出する。
【００５２】次いで、図２０に示されるように、ダイパ
ッド部１０ｂ、１０ｄ裏面上に、第１のＩＣチップ２２
ａ及び第２のＩＣチップ２２ｃをそれぞれダイボンディ
ングし、これらのダイパッド部１０ｂ、１０ｄ裏面と第
１及び第２のＩＣチップ２２ａ、２２ｃ裏面とをそれぞ
れ熱伝導率の高い導電性ペースト２４を介在させて固着
する。その後、これら第１及び第２のＩＣチップ２２
ａ、２２ｃの電極とインナーリード１８裏面とをＡｕワ
イヤ２８によって接続するワイヤボンディングを行う。
【００５３】最後に、樹脂封止を行う。即ち、図１１に
示されるように、所定の形状に成形されたモールド樹脂
３０により、第１及び第２のＩＣチップ２２ａ、２２ｃ
やダイパッド部１０ｂ、１０ｄやインナーリード１８や
ポリイミド層２０やＡｕワイヤ２８やアウターリード１
０ａの一端部を被覆して封止すると共に、アウターリー
ド１０ａの他端部やダイパッド部１０ｂ、１０ｄにそれ
ぞれ一体的に接続している放熱端子部１０ｃ、１０ｅを
モールド樹脂３０の外部にはみ出させて露出する。この
ようにして、動作中の発熱量が比較的大きい２個の第１
のＩＣチップ２２ａ及び第２のＩＣチップ２２ｃが樹脂
封止されたＵＦＰＬ構造の半導体装置を作製する。
【００５４】このように本実施の形態によれば、第１及
び第２のＩＣチップ２２ａ、２２ｃはそれぞれ熱伝導率
の高い導電性ペースト２４を介してダイパッド部１０
ｂ、１０ｄ表面上に固着され、これらのダイパッド部１
０ｂ、１０ｄはアウターリード１０ａに比較して幅の広
い大面積の領域をなす放熱端子部１０ｃ、１０ｅにそれ
ぞれ一体的に接続しており、これらの放熱端子部１０
ｃ、１０ｅはアウターリード１０ａの他端部と同様にそ
れぞれモールド樹脂３０の外部にはみ出して露出してい
ることにより、これら２個の第１及び第２のＩＣチップ
２２ａ、２２ｃが共にその動作中に大量の熱を発生させ
るものであっても、その熱は第１及び第２のＩＣチップ
２２ａ、２２ｃから導電性ペースト２４、ダイパッド部
１０ｂ、１０ｄ、放熱端子部１０ｃ、１０ｅを介して外
部に容易に且つ効率よく放出されるため、良好な放熱特
性を得ることができる。従って、ＵＦＰＬ構造の樹脂封
止型の半導体装置の安定動作を確保し、その信頼性を向
上することができる。
【００５５】また、本実施の形態によれば、第１及び第
２のＩＣチップ２２ａ、２２ｃからの熱を外部に容易に
且つ効率よく放出するための主要部をなす２か所のダイ
パッド部１０ｂ、１０ｄ及びこれに一体的に接続してい
る放熱端子部１０ｃ、１０ｅは、ポリイミド層２０によ
って表面及び側面を被覆されているインナーリード１８
の裏面を露出するためのベースメタル板１０の選択的な
エッチングの際に同時的に形成されることにより、特に
製造工程の増加や煩雑化を招くことなく、良好な放熱特
性を保持するＵＦＰＬ構造の樹脂封止型の半導体装置を
容易に作製することができる。従って、コストの上昇を
防止することができる。
【００５６】なお、上記第１及び第２の実施の形態にお
いて、ピン数が４０ピン程度の場合について説明した
が、更に配線パターンが複雑化してピン数も多い場合に
ついても、本発明を容易に適用することが可能である。
【００５７】また、上記第１及び第２の実施の形態にお
いては、ダイパッド部１０ｂ、１０ｄ及び放熱端子部１
０ｃ、１０ｅは、アウターリード１０ａと分離して形成
されているが、ダイパッド部１０ｂ、１０ｄ及び放熱端
子部１０ｃ、１０ｅをその放熱端子部１０ｃ、１０ｅの
片側又は両側に隣接するアウターリード１０ａと一体的
に接続させてもよい。
【００５８】この場合には、このダイパッド部１０ｂ、
１０ｄ、及び放熱端子部１０ｃ、１０ｅと一体的に接続
させたアウターリード１０ａは第１及び第２のＩＣチッ
プ２２ａ、２２ｃ裏面に接続することから、アースをと
ることも可能になる。また、ダイパッド部１０ｂ、１０
ｄには、放熱端子部１０ｃ、１０ｅのみならず、その片
側又は両側に隣接するアウターリード１０ａも一体的に
接続することになるため、その分だけ第１及び第２のＩ
Ｃチップ２２ａ、２２ｃからの熱が外部に容易に且つ効
率よく放出され、放熱特性を更に向上することができ
る。
【００５９】また、上記第１の実施の形態における放熱
端子部１０ｃ及び上記第２の実施の形態における放熱端
子部１０ｃ、１０ｅに例えば熱伝導率の高い金属等から
なる放熱器を外部付けすることも可能である。この場
合、更なる放熱特性の向上を期待することができる。
【００６０】また、上記第１及び第２の実施の形態にお
いては、所定の形状に成形されたモールド樹脂３０によ
り、第１及び第２のＩＣチップ２２ａ、２２ｂ、２２ｃ
やダイパッド部１０ｂ、１０ｄやインナーリード１８や
ポリイミド層２０やＡｕワイヤ２８やアウターリード１
０ａの一端部を封止した樹脂封止型の半導体装置につい
て説明しているが、半導体装置の封止方法はモールド樹
脂３０を用いた樹脂封止に限定されるものではなく、例
えばセラミック容器を用いた気密封止を行ってもよい。
【００６１】
【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置及びその製造方法によれば、次のような効
果を奏することができる。即ち、請求項１に係る半導体
装置によれば、外部に露出している放熱端子部に一体的
に接続しているダイパッド部上に半導体集積回路チップ
が搭載されていることにより、半導体集積回路チップが
その動作中に大量の熱を発生させるものであっても、そ
の熱は半導体集積回路チップからダイパッド部及び放熱
端子部を介してパッケージの外部に容易に且つ効率よく
放出されるため、良好な放熱特性を保持することができ
る。従って、ＵＦＰＬ構造の半導体装置において、その
動作中に半導体装置の内部温度が上昇することを抑制
し、電子回路の安定動作の確保すると共に、その信頼性
を向上することができる。
【００６２】また、請求項６に係る半導体装置の製造方
法によれば、半導体集積回路チップからの熱を外部に容
易に且つ効率よく放出するための主要部をなすダイパッ
ド部及びこれに一体的に接続している放熱端子部を、イ
ンナーリードの裏面を露出するためのベースメタル板の
選択的なエッチングの際に同時的に形成することによ
り、特に製造工程の増加や煩雑化を招くことなく、良好
な放熱特性を保持する半導体装置を容易に作製すること
ができる。従って、従来の場合と比較してもコストの上
昇を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＵＦＰＬ構造
の樹脂封止型の半導体装置を示す概略断面図である。
【図２】本発明の第１の実施の形態に係るＵＦＰＬ構造
の樹脂封止型の半導体装置の概略平面図である。
【図３】本発明の第１の実施の形態に係るＵＦＰＬ構造
の樹脂封止型の半導体装置の製造方法を説明するための
概略工程断面図（その１）である。
【図４】本発明の第１の実施の形態に係るＵＦＰＬ構造
の樹脂封止型の半導体装置の製造方法を説明するための
概略工程断面図（その２）である。
【図５】本発明の第１の実施の形態に係るＵＦＰＬ構造
の樹脂封止型の半導体装置の製造方法を説明するための
概略工程断面図（その３）である。
【図６】本発明の第１の実施の形態に係るＵＦＰＬ構造
の樹脂封止型の半導体装置の製造方法を説明するための
概略工程断面図（その４）である。
【図７】本発明の第１の実施の形態に係るＵＦＰＬ構造
の樹脂封止型の半導体装置の製造方法を説明するための
概略工程断面図（その５）である。
【図８】本発明の第１の実施の形態に係るＵＦＰＬ構造
の樹脂封止型の半導体装置の製造方法を説明するための
概略工程断面図（その６）である。
【図９】本発明の第１の実施の形態に係るＵＦＰＬ構造
の樹脂封止型の半導体装置の製造方法を説明するための
概略工程断面図（その７）である。
【図１０】本発明の第１の実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置の製造方法を説明するため
の概略工程断面図（その８）である。
【図１１】本発明の第２の実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置を示す概略断面図である。
【図１２】本発明の第２の実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置の概略平面図である。
【図１３】本発明の第２の実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置の製造方法を説明するため
の概略工程断面図（その１）である。
【図１４】本発明の第２の実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置の製造方法を説明するため
の概略工程断面図（その２）である。
【図１５】本発明の第２の実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置の製造方法を説明するため
の概略工程断面図（その３）である。
【図１６】本発明の第２の実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置の製造方法を説明するため
の概略工程断面図（その４）である。
【図１７】本発明の第２の実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置の製造方法を説明するため
の概略工程断面図（その５）である。
【図１８】本発明の第２の実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置の製造方法を説明するため
の概略工程断面図（その６）である。
【図１９】本発明の第２の実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置の製造方法を説明するため
の概略工程断面図（その７）である。
【図２０】本発明の第２の実施の形態に係るＵＦＰＬ構
造の樹脂封止型の半導体装置の製造方法を説明するため
の概略工程断面図（その８）である。
【図２１】従来のＵＦＰＬ構造の樹脂封止型の半導体装
置を示す概略断面図である。
【図２２】従来のＵＦＰＬ構造の樹脂封止型の半導体装
置の製造方法を説明するための概略工程断面図（その
１）である。
【図２３】従来のＵＦＰＬ構造の樹脂封止型の半導体装
置の製造方法を説明するための概略工程断面図（その
２）である。
【図２４】従来のＵＦＰＬ構造の樹脂封止型の半導体装
置の製造方法を説明するための概略工程断面図（その
３）である。
【図２５】従来のＵＦＰＬ構造の樹脂封止型の半導体装
置の製造方法を説明するための概略工程断面図（その
４）である。
【図２６】従来のＵＦＰＬ構造の樹脂封止型の半導体装
置の製造方法を説明するための概略工程断面図（その
５）である。
【図２７】従来のＵＦＰＬ構造の樹脂封止型の半導体装
置の製造方法を説明するための概略工程断面図（その
６）である。
【図２８】従来のＵＦＰＬ構造の樹脂封止型の半導体装
置の製造方法を説明するための概略工程断面図（その
７）である。
【図２９】従来のＵＦＰＬ構造の樹脂封止型の半導体装
置の製造方法を説明するための概略工程断面図（その
８）である。
【符号の説明】
１０……ベースメタル板、１０ａ……アウターリード、
１０ｂ、１０ｄ……ダイパッド部、１０ｃ、１０ｅ……
放熱端子部、１２……レジストパターン、１４……Ｎｉ
メッキ層、１６……Ｃｕメッキ層、１８……インナーリ
ード、２０……ポリイミド層、２２ａ……動作中の発熱
量が比較的大きい第１のＩＣチップ、２２ｂ……動作中
の発熱量が比較的小さい第２のＩＣチップ、２２ｃ……
動作中の発熱量が比較的大きい第２のＩＣチップ、２４
……熱伝導率の高い導電性ペースト、２６……絶縁性ペ
ースト、２８……Ａｕワイヤ、３０……モールド樹脂。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA01 DA10 DB17 FA07 5F036 BA23 BB16 BE01 5F067 AA03 AB03 BA03 BB00 BC00 BE04 CA07 DA01 DA16 DC13 DC18 DE01 DF01 EA04 EA05

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 配線パターンを形成するインナーリード
    と、 前記インナーリードの底面及び側面を被覆する樹脂層
    と、 一端が外部に露出しているアウターリードと、 外部に露出している放熱端子部に一体的に接続している
    ダイパッド部と、 前記ダイパッド部上に搭載された半導体集積回路チップ
    と、 前記半導体集積回路チップの電極と前記インナーリード
    の表面とを接続する配線ワイヤと、 前記半導体集積回路チップ、前記ダイパッド部、前記イ
    ンナーリード、前記樹脂層、前記配線ワイヤ、及び前記
    アウターリードの一部を封止するパッケージとを具備す
    ることを特徴とする半導体装置。
  2. 【請求項２】 前記樹脂層が、ポリイミド層であること
    を特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記放熱端子部に、放熱器が外部付けさ
    れていることを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記半導体集積回路チップが、高熱伝導
    性ペーストを介して前記ダイパッド部上に固着されてい
    ることを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記パッケージが、モールド樹脂からな
    ることを特徴とする請求項１記載の半導体装置。
  6. 【請求項６】 ベースメタル板の第１面上に、配線パタ
    ーンをなすインナーリードを形成する第１の工程と、 前記ベースメタル板の第１面上に、前記インナーリード
    の表面及び側面を被覆する所定の形状の樹脂層を形成す
    る第２の工程と、 前記ベースメタル板を第２面側から選択的にエッチング
    して、前記ベースメタル板からなるアウターリード、ダ
    イパッド部、及び前記ダイパッド部に一体的に接続して
    いる放熱端子部を形成すると共に、前記インナーリード
    の裏面を露出する第３の工程と、 前記ダイパッド部の裏面上に、半導体集積回路チップを
    搭載した後、前記半導体集積回路チップの電極と前記イ
    ンナーリードの裏面とをワイヤによって配線する第４の
    工程と、 前記半導体集積回路チップ、前記ダイパッド部、前記イ
    ンナーリード、前記樹脂、前記ワイヤ、及び前記アウタ
    ーリードの一端部をパッケージによって封止すると共
    に、前記アウターリードの他端部及び前記放熱端子部を
    前記パッケージの外部に露出する第５の工程とを有する
    ことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記第２の工程において、前記樹脂層と
    して、ポリイミド層を用いることを特徴とする請求項６
    記載の半導体装置の製造方法。
  8. 【請求項８】 前記第４の工程において、前記ダイパッ
    ド部の裏面上に半導体集積回路チップを搭載する際に、
    前記ダイパッド部の裏面上に高熱伝導性ペーストを介し
    て前記半導体集積回路チップを固着することを特徴とす
    る請求項６記載の半導体装置の製造方法。
  9. 【請求項９】 前記第５の工程が、前記半導体集積回路
    チップ、前記ダイパッド部、前記インナーリード、前記
    樹脂、前記ワイヤ、及び前記アウターリードの一端部を
    モールド樹脂によって封止すると共に、前記アウターリ
    ードの他端部及び前記放熱端子部を前記モールド樹脂の
    外部に露出する工程であることを特徴とする請求項６記
    載の半導体装置の製造方法。
  10. 【請求項１０】 前記放熱端子部に、放熱器を外部付け
    する工程を有することを特徴とする請求項６記載の半導
    体装置の製造方法。
JP2000250239A 2000-08-21 2000-08-21 半導体装置及びその製造方法 Pending JP2002064174A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000250239A JP2002064174A (ja) 2000-08-21 2000-08-21 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000250239A JP2002064174A (ja) 2000-08-21 2000-08-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002064174A true JP2002064174A (ja) 2002-02-28

Family

ID=18739847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000250239A Pending JP2002064174A (ja) 2000-08-21 2000-08-21 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002064174A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019700A (ja) * 2004-06-03 2006-01-19 Denso Corp 半導体装置
KR100950378B1 (ko) 2007-01-31 2010-03-29 야마하 가부시키가이샤 반도체 장치와 패키징 구조체
CN116864468A (zh) * 2023-09-01 2023-10-10 青岛泰睿思微电子有限公司 芯片的多功能封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019700A (ja) * 2004-06-03 2006-01-19 Denso Corp 半導体装置
KR100950378B1 (ko) 2007-01-31 2010-03-29 야마하 가부시키가이샤 반도체 장치와 패키징 구조체
CN116864468A (zh) * 2023-09-01 2023-10-10 青岛泰睿思微电子有限公司 芯片的多功能封装结构
CN116864468B (zh) * 2023-09-01 2023-12-08 青岛泰睿思微电子有限公司 芯片的多功能封装结构

Similar Documents

Publication Publication Date Title
TWI253155B (en) Thermally enhanced semiconductor package and fabrication method thereof
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US6566164B1 (en) Exposed copper strap in a semiconductor package
US7867908B2 (en) Method of fabricating substrate
US20080123299A1 (en) Circuit Device and Manufacturing Method of the Same
US6894904B2 (en) Tab package
US5844779A (en) Semiconductor package, and semiconductor device using the same
JP2001308258A (ja) 半導体パッケージ及びその製造方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP4386239B2 (ja) 半導体装置及びその製造方法
JPH10335577A (ja) 半導体装置及びその製造方法
JPH03174749A (ja) 半導体装置
JP3628991B2 (ja) 半導体装置及びその製造方法
JP2002064174A (ja) 半導体装置及びその製造方法
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JPH09330994A (ja) 半導体装置
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법
JP2968704B2 (ja) 半導体装置
JPH11354673A (ja) 半導体装置
JPH04299849A (ja) 半導体装置
JPH07161872A (ja) 半導体集積回路装置
JPH11163229A (ja) 半導体装置およびその製造方法
CN117293101A (zh) 一种功率模组及其制作方法、功率设备