KR20050051806A - 방열특성이 개선된 반도체 패키지 및 그 제조방법 - Google Patents

방열특성이 개선된 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20050051806A
KR20050051806A KR1020030085458A KR20030085458A KR20050051806A KR 20050051806 A KR20050051806 A KR 20050051806A KR 1020030085458 A KR1020030085458 A KR 1020030085458A KR 20030085458 A KR20030085458 A KR 20030085458A KR 20050051806 A KR20050051806 A KR 20050051806A
Authority
KR
South Korea
Prior art keywords
heat
semiconductor chip
heat transfer
encapsulant
semiconductor package
Prior art date
Application number
KR1020030085458A
Other languages
English (en)
Inventor
유철준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030085458A priority Critical patent/KR20050051806A/ko
Publication of KR20050051806A publication Critical patent/KR20050051806A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 반도체칩, 그 반도체칩이 적층되는 방열막(放熱膜)을 구비한 기판, 그 반도체칩, 그 기판을 전기적으로 연결하는 본딩와이어 및 그 방열막의 외곽부가 노출되도록 그 반도체칩을 실링하는 봉지재를 포함하는 구성과, 반도체칩에서 발생하는 열을 외부로 전달시키기 위한 방열막을 기판에 형성하고 그 방열막의 외곽부가 노출되도록 봉지재를 형성하는 제조방법을 특징으로 한다.
이에 따라, 반도체칩에서 발생하는 열이 원활하게 외부로 배출될 수 있는 열전달경로가 마련되어 반도체칩의 동작이 더욱 안정적으로 이루어 질 수 있으므로 반도체 패키지의 제품 신뢰성이 향상된다.

Description

방열특성이 개선된 반도체 패키지 및 그 제조방법{Semiconductor package improved in heat sink property and method for manufacturing thereof}
본 발명은 방열막 또는 방열층이 구비된 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 기판 자체에 방열층을 구비하여 반도체칩으로부터 발생되는 열을 보다 원활하게 방출하도록 개선된 반도체 패키지 및 그 제조방법에 관한 것이다.
도 1은 종래의 반도체 패키지를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 반도체 패키지(10)에는 기판(11) 상에 반도체칩(12)이 설치되어 있고, 이 둘은 본딩와이어(13)에 의해 전기적으로 연결된다. 반도체칩(12)은 봉지재(14)로 몰딩되어 외부환경으로부터 보호된다. 그리고, 기판(11)의 저면에는 패키지(10) 외부와의 신호 및 전원전달을 위한 솔더볼(15)이 설치되어 있다.
그러나, 전술한 종래의 반도체 패키지는 반도체칩에서 발생하는 열이 봉지재 또는 기판과의 접합부에서 누적되어 반도체칩의 과열 상태로 인한 반도체칩의 오동작이 유발되는 문제점이 있고, 누적된 열로 인한 반도체 패키지의 형상 변형이 초래되는 문제점이 있다.
따라서, 본 발명의 목적은 반도체칩에서 발생되는 열을 보다 원활하게 방출하도록 개선된 반도체 패키지 및 그 제조방법을 제공하는 것이다.
본 발명에 따른 반도체 패키지는, 반도체칩, 절연재(絶緣材) 상에 그 반도체칩과의 전기적 연결을 위한 본딩패드가 마련되고 그 절연재의 저면(底面)에 외부와의 전기적 연결을 위한 솔더볼이 마련된 기판, 그 반도체칩과 그 본딩패드를 전기적으로 연결하는 본딩와이어 및 그 반도체칩을 실링(sealing)하는 봉지재를 포함하는 반도체 패키지에 있어서, 그 기판은 그 절연재와 그 반도체칩 사이에 개재되는 방열막(放熱膜)을 포함하고; 그 방열막은 그 외곽부가 그 봉지재에 의해 노출되는 방열막 노출부를 포함하는 것;을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열막은 그 기판 내에서 그 본딩패드와 동일층에 형성되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열막의 열전달계수는, 그 절연재의 열전달계수보다 더 큰 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열막은 금속재(金屬材)로 이루어진 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 금속재는 금, 은, 알루미늄 및 구리 중에서 선택된 적어도 하나 이상을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 봉지재 상에 그 봉지재의 열전달계수보다 더 큰 열전달계수를 가지는 방열판이 더 포함되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열판은 그 방열막 노출부와 열전달 가능하게 연결되는 것을 특징으로 하는 반도체 패키지.
본 발명의 바람직한 실시예에 따르면, 그 방열판은 땜납 또는 열전달 페이스트(thermal conduction paste)에 의하여 그 방열막 노출부와 접합되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 열전달 페이스트(thermal conduction paste)는, 폴리머(polymer)를 모재(母材)로 하여 금속 파티클(metallic particle)을 함유하고, 그 방열판을 그 방열막 노출부 상에 접합시키는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열판은, 그 봉지재를 에워싸도록 하방향으로 절곡된 제1절곡부 및 그 방열막 노출부 상에 그 저면이 맞닿도록 횡방향으로 절곡된 제2절곡부를 포함하는 중절모 형상( )인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 반도체칩의 중심부가 그 봉지재에 의해 노출되는 칩노출부를 더 포함하고, 그 칩노출부와 그 방열판 사이에 열전달 가능하게 연결되는 열전달부재를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 열전달부재는 그 봉지재의 열전달계수보다 더 큰 열전달계수를 가지는 것을 특징으로 한다.
본 발명에 따른 다른 반도체 패키지는, 반도체칩, 절연재(絶緣材) 상에 그 반도체칩과의 전기적 연결을 위한 본딩패드가 마련되고 그 절연재의 저면(底面)에 외부와의 전기적 연결을 위한 솔더볼이 마련된 기판, 그 반도체칩과 그 본딩패드를 전기적으로 연결하는 본딩와이어 및 그 반도체칩을 실링(sealing)하는 봉지재를 포함하는 반도체 패키지에 있어서, 그 반도체칩과 그 기판 사이에 그 절연재의 열전달계수보다 더 큰 열전달계수를 가지는 방열층(放熱層)이 개재(介在)되고, 그 방열층은 그 외곽부가 그 봉지재에 의하여 노출되는 방열층 노출부를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 봉지재 상에 그 봉지재의 열전달계수보다 더 큰 열전달계수를 가지는 방열판이 더 포함되고, 그 방열판은 그 방열층 노출부와 열전달 가능하게 연결되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열판은 땜납 또는 열전달 페이스트(thermal conduction paste)에 의하여 그 방열층 노출부와 접합되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열판은, 그 봉지재를 에워싸도록 하방향으로 절곡된 제1절곡부 및 그 방열층 노출부 상에 그 저면이 맞닿도록 횡방향으로 절곡된 제2절곡부를 포함하는 중절모 형상( )인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 반도체칩의 중심부가 그 봉지재에 의해 노출되는 칩노출부를 더 포함하고, 그 칩노출부와 그 방열판 사이에 열전달 가능하게 연결되는 열전달부재를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 열전달부재는 그 봉지재의 열전달계수보다 더 큰 열전달계수를 가지는 것을 특징으로 한다.
본 발명에 따른 반도체 패키지의 제조방법은, (가) 상면에 도전막(導電膜)이 형성된 절연재(絶緣材)를 준비하는 단계; (나) 그 도전막을 패터닝(patterning)하여 본딩패드 및 방열막이 형성된 기판을 마련하는 단계; (다) 그 방열막 상에 반도체칩을 적층하는 단계; (라) 본딩와이어를 사용하여 그 반도체칩과 그 본딩패드를 전기적으로 연결하는 단계; (마) 그 반도체칩을 봉지재로 실링(sealing)하는 단계; 및 (바) 그 기판의 저면에 솔더볼을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 (나) 단계는, 그 도전막을 식각하여 그 본딩패드 및 방열막을 형성하는 에칭 단계를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열막의 열전달계수는, 그 절연재의 열전달계수보다 더 큰 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 (마) 단계는, 그 방열막의 외곽테두리의 내측에 그 봉지재가 도포되어 그 방열막의 외곽부가 노출되는 방열막 노출부가 마련되는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 (마) 단계는, 그 방열막의 외곽테두리의 내측에 그 봉지재가 도포되어 그 방열막의 외곽부가 노출되는 방열막 노출부 및 그 반도체칩의 중심부가 노출되는 칩노출부가 마련되는 단계를 포함하는 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 칩노출부 상에 그 봉지재의 열전달계수보다 더 큰 열전달계수를 가지는 열전달부재를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 (마) 단계 다음에, 그 봉지재보다 열전달계수가 더 큰 열전달계수를 가지는 방열판을 그 봉지재 및/또는 그 열전달부재 상에 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열판은 그 방열막과 열전달 가능하게 연결되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열판은 땜납 또는 열전달 페이스트(thermal conduction paste)에 의하여 그 방열막 노출부와 접합되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 열전달 페이스트(thermal conduction paste)는, 폴리머(polymer)를 모재(母材)로 하여 금속 파티클(metallic particle)을 함유하고, 그 방열판을 그 방열막 노출부 상에 접합시키는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열판은, 그 봉지재를 에워싸도록 하방향으로 절곡된 제1절곡부 및 그 방열막 노출부 상에 그 저면이 맞닿도록 횡방향으로 절곡된 제2절곡부를 포함하는 중절모 형상( )인 것을 특징으로 한다.
본 발명에 따른 반도체 패키지의 다른 제조방법은, (A) 절연재 및 절연재 상에 형성된 PSR(photo solder resist)와 본딩패드를 구비한 기판을 준비하는 단계; (B) 그 기판 상에 그 PSR의 열전달계수보다 더 큰 열전달계수를 가지는 방열층을 형성하는 단계; (C) 그 방열층 상에 반도체칩을 적층하는 단계; (D) 본딩와이어를 사용하여 그 반도체칩과 그 본딩패드를 전기적으로 연결하는 단계; (E) 그 반도체칩을 봉지재로 실링(sealing)하여 그 방열층의 외곽부가 노출되는 방열층 노출부를 형성하는 단계; (F) 그 봉지재 상에 그 봉지재의 열전달계수보다 더 큰 열전달계수를 가지는 방열판을 형성하는 단계; (G) 그 방열판을 그 방열층 노출부와 열전달 가능하게 연결하는 단계; 및 (H) 그 기판의 저면에 솔더볼을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 (E) 단계는, 그 반도체칩의 중심부가 노출되는 칩노출부가 마련되는 단계를 포함하는 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 (E) 단계 다음에, 그 칩노출부 상에 그 봉지재의 열전달계수보다 더 큰 열전달계수를 가지는 열전달부재를 형성하고, 그 봉지재 및 그 열전달부재 상에 그 봉지재의 열전달계수보다 더 큰 열전달계수를 가지는 방열판을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 방열판은, 그 봉지재를 에워싸도록 하방향으로 절곡된 제1절곡부 및 그 방열층 노출부 상에 그 저면이 맞닿도록 횡방향으로 절곡된 제2절곡부를 포함하는 중절모 형상( )인 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지 및 그 제조방법을 설명한다.
도 2a 내지 도 2g는 각각 본 발명의 일실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도이다.
도 2a 내지 도 2g를 참조하여 본 발명에 따른 반도체 패키지의 제조방법을 설명한다.
먼저, 도 2a에서와 같이, 상면에 도전막(導電膜)(21b)이 형성된 절연재(絶緣材)(21a)를 준비한다. 도전막(21b)은 구리로 이루어지는 것이 바람직하다.
다음으로, 도 2b에서와 같이, 도전막(21b)을 패터닝(patterning)하여 본딩패드(21c) 및 방열막(21d)이 형성된 기판(21)을 마련한다. 바람직하게는 도전막(21b)을 에칭에 의한 식각을 실시하여 본딩패드(21c) 및 방열막(21d)을 형성한다.
도 3은 도 2b의 I-I'을 나타낸 평면도이다. 도 3에 도시된 바와 같이, 도 2a의 도전막(21a)은 식각되어 본딩패드(21c) 및 방열막(21d)으로 나뉜다. 본딩패드(21c) 상에는 PSR(photo solder resist) 막이 도포될 수도 있다.
다음으로, 도 2c에서와 같이, 방열막(21d) 상에 반도체칩(22)을 적층한다. 즉, 방열막(21d) 상에 반도체칩(22)을 다이어태치한다. 물론 다이어태치시 반도체칩(22)과 방열막(21d) 사이에는 은, 구리 등의 금속물질을 포함하는 열전달계수가 높은 물질을 접착제로 사용한다.
다음으로, 도 2d에서와 같이, 본딩와이어(23)를 사용하여 반도체칩(22)과 본딩패드(21c)를 전기적으로 연결한다.
다음으로, 도 2e에서와 같이, 반도체칩(22)을 봉지재(24)로 실링(sealing)한다. 이 때, 방열막(21d)의 외곽테두리의 내측에 봉지재(24)가 도포되어 방열막(21d)의 외곽부가 노출되는 방열막 노출부(E1) 및 반도체칩(22)의 중심부가 노출되는 칩노출부(E2)가 마련된다.
다음으로, 도 2f에서와 같이, 칩노출부(도 2e의 E2) 상에 봉지재(24)의 열전달계수보다 더 큰 열전달계수를 가지는 열전달부재(25)를 형성한다. 열전달부재(25)도 봉지재(24)의 열전달계수보다 더 큰 열전달계수를 가진다.
다음으로, 도 2f에서와 같이, 봉지재(24)보다 열전달계수가 더 큰 열전달계수를 가지는 방열판(26)을 봉지재(24)와 열전달부재(25) 상에 형성한다. 이 때, 방열판(26)의 가장자리는 방열막 노출부(도 2e의 E1)와 열전달 가능하게 연결된다. 바람직하게는 방열판(26)이 땜납 또는 열전달 페이스트(thermal conduction paste)에 의하여 방열막 노출부(도 2e의 E1)와 접합된다. 열전달부재(25)는 방열판(26)과 일체로 형성될 수도 있다.
다음으로, 도 2g에서와 같이, 기판(21)의 저면에 솔더볼(27)을 형성한다. 이로써, 반도체 패키지의 제조가 종료된다.
도 2g를 참고하면, 방열막(21d)은 기판(21) 내에서 본딩패드(21c)와 동일층에 형성됨을 알 수 있다. 그리고 방열막(21d)의 열전달계수는 절연재(21a)의 열전달계수보다 더 크다. 방열막(21d)은 금속재(金屬材)로 이루어지는 데, 바람직하게는 금, 은, 알루미늄 및 구리 중에서 선택된 적어도 하나 이상을 포함한다.
봉지재(24) 상에 봉지재(24)의 열전달계수보다 더 큰 열전달계수를 가지는 방열판(26)이 더 포함된다. 이러한 방열판(26)은 방열막 노출부(도 2e의 E1)와 열전달 가능하게 연결된다. 바람직하게는 방열판(26)이 땜납 또는 열전달 페이스트(thermal conduction paste)에 의하여 방열막 노출부(도 2e의 E1)와 접합된다. 여기서, 열전달 페이스트(thermal conduction paste)는 폴리머(polymer)를 모재(母材)로 하여 금속 파티클(metallic particle)을 함유하고, 방열판(26)을 방열막 노출부(도 2e의 E1) 상에 접합시킨다.
도 2g에서 도시된 바와 같이, 방열판(26)은 봉지재(24)를 에워싸도록 하방향으로 절곡된 제1절곡부(26a) 및 방열판(26)의 저면이 방열막 노출부(도 2e의 E1) 상에 맞닿도록 횡방향으로 절곡된 제2절곡부(26b)를 포함하는 중절모 형상( )이다.
한편, 열전달부재(25)는 봉지재(24)의 열전달계수보다 더 큰 열전달계수를 가진다.
이와 같이, 반도체칩에서 발생하는 열을 외부로 전달시키기 위한 열전달부재와 방열막이 각각 그 반도체칩의 상하에 위치해 있고, 그 열전달부재 및 방열막이 각각 방열판과 서로 열전달 가능하게 연결되어 있으므로, 반도체칩에서 발생하는 열이 원활하게 외부로 배출될 수 있는 열전달경로가 마련되어 반도체칩의 동작이 더욱 안정적으로 이루어 질 수 있게 된다.
도 4a 내지 도 4f는 각각 본 발명의 다른 일실시예에 따른 반도체 패키지를 제조하는 방법을 나타낸 단면도이다. 도 4a 내지 도 4f를 참조하여 본 발명에 따른 반도체 패키지의 제조방법을 설명한다.
먼저, 도 4a에서와 같이, 절연재(31a) 및 절연재(31a) 상에 형성된 PSR(photo solder resist)(31b)과 본딩패드(31c)를 구비한 기판(31)을 준비한다.
다음으로, 도 4b에서와 같이, 기판(31) 상에 PSR(31b)의 열전달계수보다 더 큰 열전달계수를 가지는 방열층(L)을 형성한다.
도 5는 도 4b의 J-J'을 나타낸 평면도이다. 도 5에 도시된 바와 같이, PSR(31b)과 본딩패드(31c)는 방열층(L)의 소정의 개구영역에 의해 노출되고, 본딩패드(31c)는 PSR(31b)의 소정의 개구영역에 의해 노출된다. 물론 본딩패드가 NSMD(non-solder mask defined)형태인 경우는 PSR(31b)의 개구영역이 본딩패드(31c)의 영역을 포함할 것이다.
다음으로, 도 4c에서와 같이, 방열층(L) 상에 반도체칩(32)을 적층한다. 방열층(L)은 금, 은, 구리 및 알루미늄 중에서 선택된 적어도 하나 이상인 것이 바람직하다.
다음으로, 도 4d에서와 같이, 본딩와이어(33)를 사용하여 반도체칩(32)과 본딩패드(31c)를 전기적으로 연결한다.
다음으로, 도 4d에서와 같이, 반도체칩(32)을 봉지재(34)로 실링(sealing)하여 방열층(L)의 외곽부가 노출되는 방열층 노출부(E3)를 형성한다. 이 때, 반도체칩(32)의 중심부가 노출되는 칩노출부(E4)가 마련되도록 봉지재(34)를 도포한다.
다음으로, 도 4e에서와 같이, 칩노출부(도 4d의 E4) 상에 봉지재(34)의 열전달계수보다 더 큰 열전달계수를 가지는 열전달부재(35)를 형성한다.
다음으로, 도 4e에서와 같이, 봉지재(34) 및 열전달부재(35) 상에 봉지재(34)의 열전달계수보다 더 큰 열전달계수를 가지는 방열판(36)을 형성한다.
이 때, 방열판(36)을 방열층 노출부(도 4d의 E3)와 열전달 가능하게 연결한다. 바람직하게는, 방열판(36)이 땜납 또는 열전달 페이스트(thermal conduction paste)에 의하여 방열층 노출부(도 4d의 E3)와 접합되게 한다.
다음으로, 도 4f에서와 같이, 기판(31)의 저면에 솔더볼(37)을 형성한다. 이로써, 반도체 패키지의 제조가 종료된다.
도 4f에서 도시된 바와 같이, 방열판(36)은 봉지재(34)를 에워싸도록 하방향으로 절곡된 제1절곡부(36a) 및 방열판(26)의 저면이 방열층 노출부(도 4d의 E3) 상에 맞닿도록 횡방향으로 절곡된 제2절곡부(36b)를 포함하는 중절모 형상( )인 것이 바람직하다.
이상, 본 발명의 원리를 예시하기 위한 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려, 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다양한 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경과 수정 및 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
본 발명에 다른 반도체 패키지 및 그 제조방법에 따르면, 반도체칩에서 발생하는 열을 외부로 전달시키기 위하여 그 반도체칩의 상하에 각각 위치해 있는 열전달부재와 방열막이 방열판과 서로 열전달 가능하게 연결됨으로써, 반도체칩에서 발생하는 열이 원활하게 외부로 배출될 수 있는 열전달경로가 마련되어 반도체칩의 동작이 더욱 안정적으로 이루어 질 수 있으므로 반도체 패키지의 제품 신뢰성이 향상되는 이점이 있다.
도 1은 종래의 반도체 패키지를 나타낸 단면도이다.
도 2a 내지 도 2g는 각각 본 발명의 일실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도이다.
도 3은 도 2b의 I-I'을 나타낸 평면도이다.
도 4a 내지 도 4f는 각각 본 발명의 다른 일실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도이다.
도 5는 도 4b의 J-J'을 나타낸 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
21, 31: 기판 21a: 절연재
21b: 도전막 21c, 31c: 본딩패드
21d: 방열막 L: 방열층
22, 32: 반도체칩 23, 33: 본딩와이어
24, 34: 봉지재 25, 35: 열전달부재
26, 36: 방열판 27, 37: 솔더볼

Claims (7)

  1. 반도체칩, 절연재(絶緣材) 상에 상기 반도체칩과의 전기적 연결을 위한 본딩패드가 마련되고 상기 절연재의 저면(底面)에 외부와의 전기적 연결을 위한 솔더볼이 마련된 기판, 상기 반도체칩과 상기 본딩패드를 전기적으로 연결하는 본딩와이어 및 상기 반도체칩을 실링(sealing)하는 봉지재를 포함하는 반도체 패키지에 있어서,
    상기 기판은 상기 절연재와 상기 반도체칩 사이에 개재되는 방열막(放熱膜)을 포함하고;
    상기 방열막은 그 외곽부가 상기 봉지재에 의해 노출되는 방열막 노출부를 포함하는 것;
    을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 방열막은 상기 기판 내에서 상기 본딩패드와 동일층에 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 방열막의 열전달계수는 상기 절연재의 열전달계수보다 더 큰 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 봉지재의 열전달계수보다 더 큰 열전달계수를 가지는 방열판이 상기 봉지재 상에 형성되고,
    상기 방열판의 가장자리는 상기 방열막 노출부와 열전달 가능하게 연결되는 것을 특징으로 하는 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 반도체칩의 중심부가 상기 봉지재에 의해 노출되는 칩노출부를 더 포함하고,
    상기 칩노출부와 상기 방열판 사이에 열전달 가능하게 연결되는 열전달부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  6. (가) 상면에 도전막(導電膜)이 형성된 절연재(絶緣材)를 준비하는 단계;
    (나) 상기 도전막을 패터닝(patterning)하여 본딩패드 및 방열막이 형성된 기판을 마련하는 단계;
    (다) 상기 방열막 상에 반도체칩을 적층하는 단계;
    (라) 본딩와이어를 사용하여 상기 반도체칩과 상기 본딩패드를 전기적으로 연결하는 단계;
    (마) 상기 반도체칩을 봉지재로 실링(sealing)하는 단계; 및
    (바) 상기 기판의 저면에 솔더볼을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  7. 제 6 항에 있어서,
    상기 (마) 단계 다음에,
    상기 봉지재보다 열전달계수가 더 큰 열전달계수를 가지는 방열판을 상기 봉지재 및/또는 상기 열전달부재 상에 형성하는 단계 및
    상기 방열판의 가장자리와 상기 방열막의 가장자리가 땜납 또는 열전달 페이스트(thermal conduction paste)에 의하여 열전달 가능하게 연결되는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020030085458A 2003-11-28 2003-11-28 방열특성이 개선된 반도체 패키지 및 그 제조방법 KR20050051806A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030085458A KR20050051806A (ko) 2003-11-28 2003-11-28 방열특성이 개선된 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085458A KR20050051806A (ko) 2003-11-28 2003-11-28 방열특성이 개선된 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20050051806A true KR20050051806A (ko) 2005-06-02

Family

ID=37247976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085458A KR20050051806A (ko) 2003-11-28 2003-11-28 방열특성이 개선된 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20050051806A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714186B1 (ko) * 2006-03-20 2007-05-02 삼성전자주식회사 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
US9177942B2 (en) 2013-09-11 2015-11-03 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
CN112420629A (zh) * 2019-08-20 2021-02-26 英飞凌科技股份有限公司 功率半导体封装体和用于制造功率半导体封装体的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714186B1 (ko) * 2006-03-20 2007-05-02 삼성전자주식회사 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
US9177942B2 (en) 2013-09-11 2015-11-03 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
CN112420629A (zh) * 2019-08-20 2021-02-26 英飞凌科技股份有限公司 功率半导体封装体和用于制造功率半导体封装体的方法

Similar Documents

Publication Publication Date Title
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
TWI253155B (en) Thermally enhanced semiconductor package and fabrication method thereof
US7126218B1 (en) Embedded heat spreader ball grid array
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US6798049B1 (en) Semiconductor package and method for fabricating the same
US8531019B2 (en) Heat dissipation methods and structures for semiconductor device
TWI453838B (zh) 具有散熱器之無引線封裝
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
TW201411788A (zh) 集成電路封裝件及其裝配方法
KR20010012187A (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6614660B1 (en) Thermally enhanced IC chip package
JP2006261519A (ja) 半導体装置及びその製造方法
KR100394030B1 (ko) 적층형 반도체 패키지
JPH10335577A (ja) 半導体装置及びその製造方法
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법
JP3628991B2 (ja) 半導体装置及びその製造方法
JPH09330994A (ja) 半導体装置
JP2002064174A (ja) 半導体装置及びその製造方法
TWI755319B (zh) 晶片封裝結構
JP2003023126A (ja) 半導体装置
KR100356801B1 (ko) 적층형 칩 스케일 패키지 및 그 제조방법
CN116759397A (zh) 一种芯片封装结构及其制备方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination