KR100356801B1 - 적층형 칩 스케일 패키지 및 그 제조방법 - Google Patents

적층형 칩 스케일 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100356801B1
KR100356801B1 KR1020000058887A KR20000058887A KR100356801B1 KR 100356801 B1 KR100356801 B1 KR 100356801B1 KR 1020000058887 A KR1020000058887 A KR 1020000058887A KR 20000058887 A KR20000058887 A KR 20000058887A KR 100356801 B1 KR100356801 B1 KR 100356801B1
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor chip
copper
lead
gold
Prior art date
Application number
KR1020000058887A
Other languages
English (en)
Other versions
KR20020028016A (ko
Inventor
최신
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000058887A priority Critical patent/KR100356801B1/ko
Publication of KR20020028016A publication Critical patent/KR20020028016A/ko
Application granted granted Critical
Publication of KR100356801B1 publication Critical patent/KR100356801B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 적층형 칩 스케일 패키지 및 그 제조방법을 개시하며, 개시된 본 발명의 적층형 칩 스케일 패키지는, 내부에 사각형 홀이 구비된 사진틀 형상의 제1절연필름; 상기 제1절연필름의 상부면 양측 가장자리 부분 각각에 일렬로 배열되고, 일단이 홀의 내측으로 돌출되면서 위쪽으로 절곡된 형상을 갖는 수 개의 구리 리드; 상기 제1절연필름의 하부면에 부착된 방열판; 상기 방열판 상에 부착되며, 상부면 양측 가장자리 부분 각각에 일렬로 배치되면서 상기 구리 리드의 일단과 전기적으로 접속되어진 수 개의 본드 패드들을 갖는 제1반도체 칩; 상기 제1반도체 칩의 상부에 배치되며, 상부면 양측 가장자리 부분 각각에 일렬로 배열되게 수 개의 본드 패드들이 구비된 제2반도체 칩; 상기 제2반도체 칩 상에 부착된 제2절연필름; 상기 제2절연필름 상에 형성되며, 일단 부분이 상기 제2반도체 칩의 본드 패드 및 구리 리드와 전기적으로 접속된 금 리드; 상기 금 리드의 타단 상에 형성된 구리 패턴; 상기 제2절연필름 상에 금 리드의 일단 부분과 구리 패턴을 노출시키도록 형성된 솔더 마스크; 상기 제1반도체 칩과 제2반도체 칩 사이에 개재되어, 그들간을 본딩시키는 제3절연필름; 상기 제2반도체 칩의 본드 패드, 금 리드와 구리 리드간의 전기적 접속부 및 제1절연필름을 포함한 영역을 봉지하는 봉지제; 및 상기 노출된 구리 패턴 상에 부착된 솔더 볼을 포함하여 이루어진다.

Description

적층형 칩 스케일 패키지 및 그 제조방법{STACK TYPE CHIP SCALE PACKAGE AND METHOD FOR FABRICATING THE SAME}
본 발명은 칩 스케일(Chip Scale Package) 패키지에 관한 것으로서, 보다 상세하게는, 용량 증대를 위해 두 개의 칩 스케일 패키지를 적층시킨 적층형 칩 스케일 패키지 및 그 제조방법에 관한 것이다.
패키지의 전체 크기에 대해 반도체 칩의 크기가 80% 이상이 되는 칩 스케일 패키지는 경박단소의 잇점 때문에 여러가지 형태로 개발되어 왔다. 이러한 칩 스케일 패키지는 한정된 크기의 기판에 보다 많은 수의 반도체 칩이 실장되도록 할 수 있는 바, 소형이면서도 고용량을 갖는 전기·전자 제품을 구현할 수 있다.
도 1은 종래의 칩 스케일 패키지를 도시한 단면도로서, 이를 참조하여 그 구조 및 제조방법을 설명하도록 한다.
상부면 양측 가장자리 부분 각각에 일렬로 배열되게 본드 패드들(도시안됨)이 구비된 반도체 칩(1)이 상기 본드 패드가 위를 향하도록 배치되어 있고, 상기 반도체 칩(1) 상에는 완충제(Elastomer)로서 기능하는 절연필름(2)이 부착되어져 있다. 이러한 절연필름(2)에는 반도체 칩(1)의 본드 패드를 노출시키도록 홀(3)이 구비되어 있으며, 그 상부면에는 금속 리드, 예컨데, 구리 리드(4)가 형성되어져 있다. 상기 구리 리드(4)를 포함한 절연필름(2) 상에는 본드 패드와의 본딩이 이루어질 구리 리드 부분을 노출시키면서, 동시에, 솔더 볼이 부착될 구리 리드 부분,즉, 볼 랜드를 한정하는 솔더 마스크(5)가 형성되어져 있다. 한편, 본드 패드와의 본딩이 이루어질 구리 리드 부분은 니켈/금 도금이 이루어진다.
계속해서, 홀(3) 및 솔더 마스크(5)에 가려지지 않은 구리 리드 부분, 즉, 니켈/금 도금이 이루어진 구리 리드 부분은 리본 본딩(Ribbon Bonding)을 통해 반도체 칩(1)의 본드 패드와 전기적으로 접속되고, 이 전기적 접속 부분은 에폭시 몰딩 컴파운드(Epoxy Molding Compound : 이하, EMC 6)에 의해 봉지된다. 노출된 구리 리드(4)의 볼 랜드 상에는 플럭스(Flux : 도시안됨)를 매개로해서 기판과의 전기적 접속 수단으로서 기능하는 솔더 볼(7)이 마운트되어져 있다.
한편, 상기 칩 스케일 패키지는 하나씩 제조될 수 있지만, 여러개의 칩 스케일 패키지를 동시에 제조한 후, 절단(singulation)을 통해 각각의 칩 스케일 패키지로 분리시키는 것도 가능하다.
그러나, 전술한 종래의 칩 스케일 패키지는 경박단소의 잇점은 있으나, 전형적인 반도체 패키지와 마찬가지로, 하나의 패키지에 하나의 반도체 칩이 탑재되는 바, 그 용량 증대에 한계가 있으며, 특히, 적층을 통한 용량 증대도 어려운 문제점이 있다.
또한, 종래의 칩 스케일 패키지는 반도체 칩의 동작시에 발생되는 열이 신속하게 외부로 방출되지 않는 바, 고속 소자에 대응하기 어려운 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 적층을 통한 용량 증대가 가능하면서, 신속한 열방출이 가능한 적층형 칩 스케일패키지 및 그의 제조방법을 제공하는데, 그 목적이 있다.
도 1은 종래의 칩 스케일 패키지를 도시한 단면도.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 적층형 칩 스케일 패키지의 제조방법을 설명하기 위한 공정별 단면도.
도 3a 내지 도 3c는 도 2a 내지 도 2c에 각각 대응하는 평면도 및 사시도.
도 3d는 도 2e에 대응하는 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10a : 제1절연필름 10b : 제2절연필름
10c : 제3절연필름 11a : 구리 리드
11b : 금 리드 12 : 구리 패턴
13 : 홀 14 : 금속 필러
15 : 솔더 마스크 16 : 봉지제
17 : 솔더 볼 20a : 제1반도체 칩
20b : 제2반도체 칩 30 : 철 프레임
40a : 리드 포딩 다이 40b : 리드 포딩 펀치
50 : 방열판 60 : 본딩 툴
100 : 적층형 칩 스케일 패키지
상기와 같은 목적을 달성하기 위한 본 발명의 적층형 칩 스케일 패키지는, 내부에 사각형 홀이 구비된 사진틀 형상의 제1절연필름; 상기 제1절연필름의 상부면 양측 가장자리 부분 각각에 일렬로 배열되고, 일단이 홀의 내측으로 돌출되면서 위쪽으로 절곡된 형상을 갖는 수 개의 구리 리드; 상기 제1절연필름의 하부면에 부착된 방열판; 상기 방열판 상에 부착되며, 상부면 양측 가장자리 부분 각각에 일렬로 배치되면서 상기 구리 리드의 일단과 전기적으로 접속되어진 수 개의 본드 패드들을 갖는 제1반도체 칩; 상기 제1반도체 칩의 상부에 배치되며, 상부면 양측 가장자리 부분 각각에 일렬로 배열되게 수 개의 본드 패드들이 구비된 제2반도체 칩; 상기 제2반도체 칩 상에 부착된 제2절연필름; 상기 제2절연필름 상에 형성되며, 일단 부분이 상기 제2반도체 칩의 본드 패드 및 구리 리드와 전기적으로 접속된 금 리드; 상기 금 리드의 타단 상에 형성된 구리 패턴; 상기 제2절연필름 상에 금 리드의 일단 부분과 구리 패턴을 노출시키도록 형성된 솔더 마스크; 상기 제1반도체 칩과 제2반도체 칩 사이에 개재되어, 그들간을 본딩시키는 접착성을 갖는 제3절연필름; 상기 제2반도체 칩의 본드 패드, 금 리드와 구리 리드간의 전기적 접속부 및 제1절연필름을 포함한 영역을 봉지하는 봉지제; 및 상기 노출된 구리 패턴 상에 부착되어, 외부로의 신호 전달 경로를 제공하는 솔더 볼을 포함하여 이루어진다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 적층형 칩 스케일 패키지의 제조방법은, 상부면에 구리 박막이 부착된 제1절연필름을 제공하는 단계; 상기 구리 박막을 패터닝하여, 제1절연필름의 상부면 양측 가장자리 부분에 일렬로 배열되는 구리 리드들을 형성하는 단계; 사진틀 형상이면서, 내부에 구비되는 홀의 내측으로 상기 구리 리드의 일단이 돌출되도록, 상기 제1절연필름의 중심부를 식각하는 단계; 상기 홀의 내측으로 돌출된 구리 리드 부분을 위쪽으로 향하여 절곡되는 형상으로 성형하는 단계; 상기 제1절연필름의 하부면에 방열판을 부착시키는 단계; 상기 방열판 상에 상부면 양측 가장자리 부분 각각에 일렬로 배열되게 본드 패드들이 구비된 제1반도체 칩을 열접착제의 개재하에 부착시키는 단계; 상기 제1반도체 칩의 본드 패드와 상기 구리 리드의 일단을 전기적으로 접속시키는 단계; 상부면에 금 박막이 부착된 제2절연필름을 제공하는 단계; 상기 제2절연필름 상의 금 박막 상에 규칙적으로 배열되게 구리 패턴들을 형성하는 단계; 상기 금 박막을 패터닝하여, 좌·우 대칭적으로 일단은 외측 방향으로 연장하고, 타단 상에는 구리 패턴이 형성되어진 금 리드들을 형성하는 단계; 상기 제2절연필름 상에 상기 구리 패턴과 전기적 접속이 이루어질 금 리드의 일단 부분을 노출시키는 형태로 솔더 마스크를 형성하는 단계; 접착성을 갖는 제3절연필름의 개재하에, 상기 제2반도체 칩의 하부면과 상기 제1반도체 칩의 상부면을 본딩시키는 단계; 상기 노출된 금 리드의 일단 부분을 상기 제2반도체 칩의 본드 패드와 구리 리드 모두에 전기적으로 접속시키는 단계; 전기적 접속부와 제1절연필름을 봉지제로 봉지하는 단계; 및 노출된 구리 패턴 상에 솔더 볼을 부착시키는 단계를 포함하여 이루어진다.
본 발명에 따르면, 칩 스케일 패키지들간을 적층시킬 수 있는 바, 그 용량 증대가 가능하고, 아울러, 방열판을 구비시킴으로써 신속한 열방출이 가능하다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 적층형 칩 사이즈 패키지의 제조방법을 설명하기 위한 단면도이다. 여기서, 도 2a 내지 도 2d는 제1 칩 스케일 패키지의 제조방법을 설명하기 위한 공정별 단면도이고, 도 2e 내지 도 2f는 제2 칩 스케일 패키지의 제조방법을 설명하기 위한 공정별 단면도이며, 도 2g 및 도 2h는 제1칩 스케일 패키지와 제2칩 스케일 패키지의 적층 방법 및 전기적 연결 방법을 설명하기 위한 단면도이다.
먼저, 제1칩 스케일 패키지의 제조방법에 대하여 설명하도록 한다.
도 2a를 참조하면, 상면에 구리 박막(Copper foil)이 부착되어진 제1절연필름(10a)을 사진틀 형상을 갖는 철 프레임(Iron Frame : 도시안됨)에 부착시킨 상태에서, 공지된 공정으로 상기 구리 박막을 식각함으로써, 상기 제1절연필름(10a) 상에 구리 리드들(11a)을 형성한다. 여기서, 상기 제1절연필름(10a)은 포토 식각이 가능한 재질로 이루어짐이 바람직하고, 상기 구리 리드들(11a)은, 도시된 바와 같이, 제1절연필름(10a)의 상부면 양측 가장자리 부분 각각에 배치되도록 형성함이 바람직하다. 도 3a은 도 2a에 대응하는 평면도이다.
도 2b를 참조하면, 반도체 칩이 부착될 영역이 한정되도록, 포토 식각 공정을 행하여 제1절연필름(10a)에 홀(13)을 형성한다. 이때, 상기 홀(13)은 사각형으로 형성하면서, 구리 리드(11a)의 일단 및 이에 인접하는 부분이 상기 홀(13)의 내측으로 돌출된 형태가 되도록 형성함이 바람직하다. 도 3b는 도 2b에 대응하는 평면도이다.
도 2c를 참조하면, 철 프레임을 제거한 상태에서, 구리 리드(11a)와 반도체 칩의 본딩 패드간의 본딩시, 인터메탈릭 컴파운드(intermetallic compound)가 잘 형성되는 것에 의해서 그들간의 접합 강도가 향상되도록, 상기 구리 리드(11a)에 금 도금을 행한다. 그런다음, 홀(13)의 내측으로 돌출된 구리 리드 부분을 성형한다. 도면부호 40a 및 40b는 구리 리드의 성형에 이용되는 포밍 다이(forming die) 및 포밍 펀치(forming punch)를 각각 나타내며, 성형된 구리 리드(12)는, 도 3c에 보여지는 바와 같이, 홀(13)의 내측으로 돌출된 부분이 위쪽으로 절곡된 형태를 갖는다. 여기서, 상기 구리 리드(11a)를 성형하는 것은 후속에서 반도체 칩의 본드 패드와의 본딩이 용이하게 이루어질 뿐만 아니라, 구리 리드의 신뢰성이 향상되도록 하기 위함이다.
도 2d를 참조하면, 반도체 칩의 구동시에 발생되는 열이 신속하게 외부로 방출되도록 하기 위해서, 제1절연필름(10a)의 하부면에 방열판(heat spreader : 50)를 부착시킨다. 그런다음, 방열판(50) 상에 열전도율이 우수한 열접착제(Thermal adhesive : 도시안됨)를 도포한 상태에서, 제1절연필름(10a)의 측면쪽에서 상부면 양측 가장자리 부분 각각에 일렬로 배열되게 본드 패드들(도시안됨)이 구비된 제1반도체 칩(20a)을 삽입시켜 방열판(50) 상에 상기 제1반도체 칩(20a)이 배치되도록 한 후, 일정 온도에서 일정 시간 동안 열접착제를 경화시킴으로써 상기 제1반도체 칩(20a)을 고정시킨다. 그리고나서, 본딩 툴(bonding tool : 60)를 이용하여 성형된 구리 리드(11a)와 제1반도체 칩(20a)의 본드 패드간을 전기적으로 접속시킴으로써, 제1칩 스케일 패키지를 완성한다.
다음으로, 제2칩 스케일 패키지의 제조방법을 설명하도록 한다.
도 2e를 참조하면, 상부면에 금 박막(Gold foil)이 부착된 제2절연필름(10b)을 마련한다. 이 제2절연필름(10b)은 포토 식각이 가능한 재질로 이루어지며, 아울러, 내부에 금속 필러(metal filler : 14)를 갖도록 함으로써 열전달율이 우수하도록 함이 바람직하다. 스퍼터링을 통해 상기 금 박막 상에 원형의 구리 패턴(12)를 규칙적으로 형성하고, 금 박막을 패터닝하여 금 리드(11b)을 형성한다. 이때, 상기 금 리드(11b)는 그의 일단이 구리 패턴(12)의 하부에 배치되고, 그의 타단은 좌·우 대칭해서 외측 방향으로 연장되도록 형성함이 바람직하다. 도 3d는 도 2e에 대응하는 평면도이다.
도 2f를 참조하면, 구리 패턴(12), 금 리드(11b) 및 제2절연필름(10b) 상에 솔더 마스크(15)를 코팅하고, 이 솔더 마스크(15)를 패터닝하여 상기 금 리드(11b)의 타단 부분과 구리 패턴들(12)을 노출시킨다. 그런다음, 상기 제2절연필름(10b)의 하부면에 상부면 양측 가장자리 부분 각각에 일렬로 배열되게 본드 패드들(도시안됨)이 구비된 제2반도체 칩(20b)을 그의 상부면이 접합도록 부착시키고, 그리고나서, 이 제2반도체 칩(20b)의 하부면에 금속 필러(14)가 함유된 열전달율이 우수한 제3절연필름(10c)을 부착시켜, 제2칩 스케일 패키지를 완성한다.
다음으로, 제1칩 스케일 패키지와 제2칩 스케일 패키지간의 적층 방법 및 전기적 연결 방법을 설명하도록 한다.
도 2g를 참조하면, 제3절연필름(10c)을 매개로해서 제1칩 스케일 패키지와제2칩 스케일 패키지를 열압착을 통해 접합시킨다. 그런다음, 본딩 툴(60)을 이용해서, 노출된 금 리드(11b)의 일부분과 제2반도체 칩(20b)의 본드 패드간을 전기적으로 접속시키고, 연이어서, 노출된 금 리드(11b)의 일부부분을 제1반도체 칩(20a)의 본드 패드와 본딩되어 있는 구리 리드(11a)의 일단에 본딩시킨다. 여기서, 상기 금 리드(11b)은 구리 리드(11a)와의 본딩시에 본딩 툴(60)에 의해서 쉽게 끊어질 수 있도록, 그 형성시, 구리 리드(11a)와 접속되는 부분에 인접한 외측 부분에 노치(notch)를 형성함이 공정상 유리하다.
도 2h를 참조하면, 노즐(nozzle)을 이용해서 실리콘 러버(silicon rubber)와 같은 봉지제(Encapsulant : 16)를 제2반도체 칩(20b)의 본드 패드 부분과 금 리드(11b), 구리 리드(11a) 및 제1절연필름(10a)를 포함하는 전기적 접속부에 충진시키고, 이를 140∼160℃에서 50∼70분 동안 경화시킨다. 그런다음, 노출된 구리 패턴(12) 상에 외부와의 전기적 접속 경로를 제공하는 솔더 볼(17)을 부착시켜, 최종적으로, 두 개의 칩 스케일 패키지가 적층된 적층형 칩 스케일 패키지(100)를 완성한다.
한편, 상기 적층형 칩 스케일 패키지(100)는 하나씩 제조될 수 있지만, 여러개의 적층형 칩 스케일 패키지들을 동시에 제조한 후, 절단(singulation)을 통해 각각의 적층형 칩 스케일 패키지들로 분리시키는 것도 가능하며, 바람직하게, 여러개의 적층형 칩 스케일 패키지들을 동시에 제조한 후, 이들을 분리시킨다.
이상에서 설명한 바와 같이, 본 발명에 의하면 두 개의 칩 스케일 패키지를적층시킬 수 있는 바, 종래와 비교해서 2배의 용량 증대를 얻을 수 있다. 또한, 방열판을 구비시킴으로써, 외부로의 신속한 열방출이 가능하고, 그래서, 고속 소자에 유리하게 적용할 수 있다. 게다가, 완충제로서 기능하는 절연필름을 이용하는 바, 솔더 조인트(solder joint)의 신뢰성을 높일 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (13)

  1. 내부에 사각형 홀이 구비된 사진틀 형상의 제1절연필름;
    상기 제1절연필름의 상부면 양측 가장자리 부분 각각에 일렬로 배열되고, 일단이 홀의 내측으로 돌출되면서 위쪽으로 절곡된 형상을 갖는 수 개의 구리 리드;
    상기 제1절연필름의 하부면에 부착된 방열판;
    상기 방열판 상에 부착되며, 상부면 양측 가장자리 부분 각각에 일렬로 배치되면서 상기 구리 리드의 일단과 전기적으로 접속되어진 수 개의 본드 패드들을 갖는 제1반도체 칩;
    상기 제1반도체 칩의 상부에 배치되며, 상부면 양측 가장자리 부분 각각에 일렬로 배열되게 수 개의 본드 패드들이 구비된 제2반도체 칩;
    상기 제2반도체 칩 상에 부착된 제2절연필름;
    상기 제2절연필름 상에 형성되며, 일단 부분이 상기 제2반도체 칩의 본드 패드 및 구리 리드와 전기적으로 접속된 금 리드;
    상기 금 리드의 타단 상에 형성된 구리 패턴;
    상기 제2절연필름 상에 상기 금 리드의 일단 부분과 구리 패턴을 노출시키도록 형성된 솔더 마스크;
    상기 제1반도체 칩과 제2반도체 칩 사이에 개재되어, 그들간을 본딩시키는 접착성을 갖는 제3절연필름;
    상기 제2반도체 칩의 본드 패드, 금 리드와 구리 리드간의 전기적 접속 부분및 제1절연필름을 포함한 영역을 봉지하는 봉지제; 및
    상기 노출된 구리 패턴 상에 부착되어, 외부로의 신호 전달 경로를 제공하는 솔더 볼을 포함하여 이루어지는 것을 특징으로 하는 적층형 칩 스케일 패키지.
  2. 제 1 항에 있어서, 상기 구리 리드는, 금 도금이 되어 있는 것을 특징으로 하는 적층형 칩 스케일 패키지.
  3. 제 1 항에 있어서, 상기 방열판과 제1반도체 칩 사이에 개재된 열접착제를 더 포함하여 이루어지는 것을 특징으로 하는 적층형 칩 스케일 패키지.
  4. 제 1 항에 있어서, 상기 제2절연필름은 금속 필러(metal filler)를 함유하여 열전달율이 우수하고, 그리고, 포토 식각이 가능한 물질로 이루어진 것을 특징으로 하는 적층형 칩 스케일 패키지.
  5. 제 1 항에 있어서, 상기 금 리드는, 구리 리드와 접속되는 부분에 인접한 외측 부분에 노치(notch)가 구비된 것을 특징으로 하는 적층형 칩 스케일 패키지.
  6. 제 1 항에 있어서, 상기 제3절연필름은, 금속 필러(metal filler)를 함유하여 열전달율이 우수하고, 포토 식각이 가능한 접착성 물질로 이루어진 것을 특징으로 하는 적층형 칩 스케일 패키지.
  7. 제 1 항에 있어서, 상기 봉지제는 실리콘 러버로 이루어진 것을 특징으로 하는 적층형 칩 스케일 패키지.
  8. 상부면에 구리 박막이 부착된 제1절연필름을 제공하는 단계;
    상기 구리 박막을 패터닝하여, 제1절연필름의 상부면 양측 가장자리 부분에 일렬로 배열되는 구리 리드들을 형성하는 단계;
    사진틀 형상이면서, 내부에 구비되는 홀의 내측으로 상기 구리 리드의 일단이 돌출되도록, 상기 제1절연필름의 중심부를 식각하는 단계;
    상기 홀의 내측으로 돌출된 구리 리드 부분을 위쪽으로 향하여 절곡되는 형상으로 성형하는 단계;
    상기 제1절연필름의 하부면에 방열판을 부착시키는 단계;
    상기 방열판 상에 상부면 양측 가장자리 부분 각각에 일렬로 배열되게 본드 패드들이 구비된 제1반도체 칩을 열접착제의 개재하에 부착시키는 단계;
    상기 제1반도체 칩의 본드 패드와 상기 구리 리드의 일단을 전기적으로 접속시키는 단계;
    상부면에 금 박막이 부착된 제2절연필름을 제공하는 단계;
    상기 제2절연필름 상의 금 박막 상에 규칙적으로 배열되게 구리 패턴들을 형성하는 단계;
    상기 금 박막을 패터닝하여, 좌·우 대칭적으로 일단은 외측 방향으로 연장하고, 타단 상에는 구리 패턴이 형성되어진 금 리드들을 형성하는 단계;
    상기 제2절연필름 상에 상기 구리 패턴과 전기적 접속이 이루어질 금 리드의 일단 부분을 노출시키는 형태로 솔더 마스크를 형성하는 단계;
    접착성을 갖는 제3절연필름의 개재하에, 상기 제2반도체 칩의 하부면과 상기 제1반도체 칩의 상부면을 본딩시키는 단계;
    상기 노출된 금 리드의 일단 부분을 상기 제2반도체 칩의 본드 패드와 구리 리드 모두에 전기적으로 접속시키는 단계;
    전기적 접속부와 제1절연필름을 봉지제로 봉지하는 단계; 및
    노출된 구리 패턴 상에 솔더 볼을 부착시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 적층형 칩 스케일 패키지의 제조방법.
  9. 제 8 항에 있어서, 상기 구리 리드를 성형하는 단계 전,
    상기 구리 리드에 금 도금을 행하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 적층형 칩 스케일 패키지의 제조방법.
  10. 제 8 항에 있어서, 상기 제2절연필름은 금속 필러(metal filler)를 함유하여 열전달율이 우수하고, 그리고, 포토 식각이 가능한 물질로 구성하는 것을 특징으로 하는 적층형 칩 스케일 패키지의 제조방법.
  11. 제 8 항에 있어서, 상기 금 리드는, 그 형성시, 상기 구리 리드와 접속되는부분에 인접한 외측 부분에 노치(notch)를 함께 형성하는 것을 특징으로 하는 적층형 칩 스케일 패키지의 제조방법.
  12. 제 8 항에 있어서, 상기 제3절연필름은, 금속 필러(metal filler)를 함유하여 열전달율이 우수하고, 포토 식각이 가능한 접착성 물질로 구성하는 것을 특징으로 하는 적층형 칩 스케일 패키지의 제조방법.
  13. 제 8 항에 있어서, 상기 전기적 접속부를 봉지제로 봉지하는 단계는,
    상기 전기적 접속부에 노즐을 이용하여 실리콘 러버를 충진시키는 단계와, 상기 충진된 봉지제를 140∼160℃에서 50∼70분 동안 경화시키는 단계로 구성되는 것을 특징으로 하는 적층형 칩 스케일 패키지의 제조방법.
KR1020000058887A 2000-10-06 2000-10-06 적층형 칩 스케일 패키지 및 그 제조방법 KR100356801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000058887A KR100356801B1 (ko) 2000-10-06 2000-10-06 적층형 칩 스케일 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000058887A KR100356801B1 (ko) 2000-10-06 2000-10-06 적층형 칩 스케일 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020028016A KR20020028016A (ko) 2002-04-15
KR100356801B1 true KR100356801B1 (ko) 2002-10-18

Family

ID=19692252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000058887A KR100356801B1 (ko) 2000-10-06 2000-10-06 적층형 칩 스케일 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100356801B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661299A (ja) * 1992-08-05 1994-03-04 Nec Corp 半導体装置及びその製造方法
US5435733A (en) * 1993-11-12 1995-07-25 Hughes Aircraft Company Connector assembly for microelectronic multi-chip-module
US5471366A (en) * 1993-08-19 1995-11-28 Fujitsu Limited Multi-chip module having an improved heat dissipation efficiency
JPH0817861A (ja) * 1994-07-04 1996-01-19 Sony Corp Ｔａｂテープを用いたチップ型電子部品
KR20020013281A (ko) * 2000-08-14 2002-02-20 윤종용 듀얼 칩 패키지의 제조 방법
KR20020018825A (ko) * 2000-09-04 2002-03-09 마이클 디. 오브라이언 반도체 패키지 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661299A (ja) * 1992-08-05 1994-03-04 Nec Corp 半導体装置及びその製造方法
US5471366A (en) * 1993-08-19 1995-11-28 Fujitsu Limited Multi-chip module having an improved heat dissipation efficiency
US5435733A (en) * 1993-11-12 1995-07-25 Hughes Aircraft Company Connector assembly for microelectronic multi-chip-module
JPH0817861A (ja) * 1994-07-04 1996-01-19 Sony Corp Ｔａｂテープを用いたチップ型電子部品
KR20020013281A (ko) * 2000-08-14 2002-02-20 윤종용 듀얼 칩 패키지의 제조 방법
KR20020018825A (ko) * 2000-09-04 2002-03-09 마이클 디. 오브라이언 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20020028016A (ko) 2002-04-15

Similar Documents

Publication Publication Date Title
US6790710B2 (en) Method of manufacturing an integrated circuit package
US5808359A (en) Semiconductor device having a heat sink with bumpers for protecting outer leads
US7439099B1 (en) Thin ball grid array package
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
CN100568498C (zh) 半导体器件及其制造方法
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
JP2005045251A (ja) スタック半導体チップｂｇａパッケージ及びその製造方法
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
US7205642B2 (en) Semiconductor package and method for fabricating the same
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
CN113540056A (zh) 半导体模块及其制造方法
US20020187591A1 (en) Packaging process for semiconductor package
US20180138149A1 (en) Package-on-package structure and manufacturing method thereof
KR100356801B1 (ko) 적층형 칩 스케일 패키지 및 그 제조방법
JP4626063B2 (ja) 半導体装置の製造方法
KR101432486B1 (ko) 집적회로 패키지 제조방법
JP4695796B2 (ja) 半導体装置、半導体装置ユニットおよびその製造方法
TW201445649A (zh) 晶片封裝結構的製作方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
US20060012035A1 (en) Method of packaging integrated circuits, and integrated circuit packages produced by the method
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법
KR100285663B1 (ko) 패키지화된집적회로소자및그제조방법
CN116759397A (zh) 一种芯片封装结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee