TW201445649A - 晶片封裝結構的製作方法 - Google Patents

晶片封裝結構的製作方法 Download PDF

Info

Publication number
TW201445649A
TW201445649A TW102117579A TW102117579A TW201445649A TW 201445649 A TW201445649 A TW 201445649A TW 102117579 A TW102117579 A TW 102117579A TW 102117579 A TW102117579 A TW 102117579A TW 201445649 A TW201445649 A TW 201445649A
Authority
TW
Taiwan
Prior art keywords
carrier
metal layer
dielectric layer
patterned metal
layer
Prior art date
Application number
TW102117579A
Other languages
English (en)
Other versions
TWI550732B (zh
Inventor
Yu-Tang Pan
Shih-Wen Chou
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW102117579A priority Critical patent/TWI550732B/zh
Priority to CN201310336975.7A priority patent/CN104167369B/zh
Publication of TW201445649A publication Critical patent/TW201445649A/zh
Application granted granted Critical
Publication of TWI550732B publication Critical patent/TWI550732B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

一種晶片封裝結構的製作方法，其包括下列步驟。首先，提供第一承載器。第一承載器包括第一表面及圖案化金屬層。圖案化金屬層設置於第一表面上。接著，形成介電層於第一表面上，以覆蓋圖案化金屬層。接著，將第一承載器上之圖案化金屬層及介電層轉移至第二承載器上。接著，設置多個晶片於圖案化金屬層上，使晶片電性連接圖案化金屬層。之後，形成封裝膠體於第二承載器上，且封裝膠體覆蓋晶片、圖案化金屬層及介電層。接著，移除第二承載器。之後，切割晶片間之封裝膠體及介電層，以形成多個晶片封裝結構。

Description

晶片封裝結構的製作方法
本發明是有關於一種封裝結構的製作方法，且特別是有關於一種晶片封裝結構的製作方法。
目前在半導體製程中，晶片封裝載板是經常使用的封裝元件之一。晶片封裝載板例如為一多層線路板，其主要是由多層線路層以及多層介電層交替疊合所構成。
一般而言，上述多層線路板以往是在一核心基板上下製作多層線路與多層介電層，且核心基板為具有一定厚度的載體。多層線路與多層介電層則以全加成法(fully additive process)、半加成法(semi-additive process)、減成法(subtractive process)或是其他適合的方法交替地堆疊於核心基板上。隨著電子元件薄型化，若無法有效地降低核心基板的厚度，勢必不利於降低晶片封裝結構的總厚度。核心基板的厚度因而需配合變薄，以配置在電子元件的有限空間內。然而，當核心基板的厚度縮減時，薄型化的核心基板由於剛性不足，因此容易增加基板製程以及封裝製程的困難度和不良率。
本發明提供一種晶片封裝結構的製作方法，其製作出之晶片封裝結構不具有載板核心層結構，因而具有較薄之封裝厚度。
本發明提出一種晶片封裝結構的製作方法，其包括下列步驟。首先，提供一第一承載器。第一承載器包括一第一表面及一圖案化金屬層。圖案化金屬層設置於第一表面上。接著，形成一介電層於第一表面上，以覆蓋圖案化金屬層。接著，將第一承載器上之圖案化金屬層及介電層轉移至一第二承載器上。接著，設置多個晶片於圖案化金屬層上，使晶片電性連接圖案化金屬層。之後，形成一封裝膠體於第二承載器上，且封裝膠體覆蓋晶片、圖案化金屬層及介電層。接著，移除第二承載器。之後，切割晶片間之封裝膠體及介電層，以形成多個晶片封裝結構。
本發明提出一種晶片封裝結構的製作方法，其包括下列步驟。首先，提供一第一承載器。第一承載器包括一金屬層，設置於第一承載器上。接著，形成一介電層於金屬層上。將第一承載器上之金屬層及介電層轉移至一第二承載器上，其中介電層貼附第二承載器。接著，移除第一承載器以暴露出金屬層，且對金屬層進行一圖案化製程，以形成一圖案化金屬層，圖案化金屬層包括多個導電跡線。之後，設置多個晶片於圖案化金屬層上，使晶片電性連接圖案化金屬層。接著，形成一封裝膠體於第二承載器上，且封裝膠體覆蓋晶片、圖案化金屬層以及介電層。之後，移除第二承載器。接著，切割晶片間之封裝膠體以及介電層，以形成多個晶片封裝結構。
基於上述，本發明先於第一承載器上形成圖案化金屬層及介電層，再將圖案化金屬層及介電層轉移至第二承載器上以進行後續之晶片接合、覆蓋封裝膠體等製程，之後，再移除第二承載器並接續完成後續之晶片封裝製程。此外，本發明亦可先於第一承載器上形成一金屬層以及介電層，再將金屬層及介電層轉移至第二承載器上，接著才對金屬層進行圖案化，並進行後續之晶片接合、覆蓋封裝膠體等製程，之後，再移除第二承載器，以接續完成後續之晶片封裝製程。如此，本發明之晶片封裝結構製程即可製作出無載板核心層結構之晶片封裝結構，因而使晶片封裝結構之厚度得以降低。此外，本發明先以介電層結合圖案化金屬層，之後再形成覆蓋晶片、圖案化金屬層以及介電層之封裝膠體，藉由此兩階段封膠作業，使本發明之晶片封裝結構具有兩種膠層，因此可透過選用兩種不同熱膨脹係數(coefficients of thermal expansion，CTE)之膠材來調整晶片封裝結構翹曲的情形。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200、300、400‧‧‧晶片封裝結構
100a、200a、300a、400a‧‧‧球格陣列封裝
100b、200b、300b、400b‧‧‧墊格陣列封裝
110、210、310、410‧‧‧第一承載器
112、212、312‧‧‧第一表面
120、220、320、420‧‧‧金屬層
122、222、322、422‧‧‧圖案化金屬層
124a、224a、324a、424a‧‧‧接墊
130、230、330、430‧‧‧介電層
132、432‧‧‧開口
140、240、340、440‧‧‧第二承載器
150、250、350、450‧‧‧晶片
160、260、360、460‧‧‧封裝膠體
170、270、370、470‧‧‧焊球
180、280、380、480‧‧‧墊型端子
226、324‧‧‧連接層
226a、326a‧‧‧導電跡線
228‧‧‧圖案化鍍層
圖1A至圖1I是依照本發明之一實施例之一種晶片封裝結構的製作方法的剖面示意圖。
圖2A至圖2I是依照本發明之另一實施例之一種晶片封裝結構的製作方法的剖面示意圖。
圖3A至圖3I是依照本發明之另一實施例之一種晶片封裝結構的 製作方法的剖面示意圖。
圖4A至圖4I是依照本發明之另一實施例之一種晶片封裝結構的製作方法的剖面示意圖。
圖1A至圖1I是依照本發明之一實施例之一種晶片封裝結構的製作方法的剖面示意圖。請同時參照圖1A及圖1B，在本實施例中，晶片封裝結構的製作方法包括下列步驟：首先，提供一第一承載器110。第一承載器110包括一第一表面112及一圖案化金屬層122。圖案化金屬層122設置於第一表面112上。詳細而言，在本實施例中，圖案化金屬層122設置於第一表面112上的方法可如圖1A所示，先形成一金屬層120於第一承載器110之第一表面112上。接著，再如圖1B所示，對金屬層120進行一圖案化製程，以形成上述之圖案化金屬層122，圖案化金屬層122包括多個導電跡線122a，其中，圖案化製程例如為蝕刻製程。
接著，請參照圖1C，形成一介電層130於第一表面112上。在本實施例中，介電層130係全面性地覆蓋圖案化金屬層122。具體而言，介電層130例如為封裝膠體，並透過例如鑄模灌膠的方式覆蓋於圖案化金屬層122上，但本發明並不侷限介電層130的材料以及其形成於第一表面112上的方式。接著，請同時參照圖1C及圖1D，將圖1C中之第一承載器110上之圖案化金屬層122及介電層130轉移至圖1D之第二承載器140上。詳細而言，轉移圖案化金屬層122及介電 層130的方式例如為將第二承載器140貼附於圖1C之介電層130之表面上，再移除第一承載器110，以暴露出圖案化金屬層122。
請接著參照圖1E，設置多個晶片150於圖案化金屬層122上，使晶片150電性連接圖案化金屬層122，之後，再形成一封裝膠體160於第二承載器140上，且封裝膠體160覆蓋晶片150、圖案化金屬層122及介電層130。在本實施例中，晶片150係以例如覆晶接合的方式設置於圖案化金屬層122上，但本發明並不侷限晶片150設置於圖案化金屬層122上的方式，在本發明之其他未繪示之實施例中，晶片150亦可例如以打線接合的方式設置於圖案化金屬層122上。
接著，請同時參照圖1E及圖1F，移除圖1E中之第二承載器140，以暴露出介電層130，之後再形成如圖1F所示之多個開口132於介電層130中，其中開口132暴露出部分之圖案化金屬層122。接著，填充導電材於開口132內，以形成多個接墊124a，其中接墊124a分別與圖案化金屬層122之導電跡線122a電性連接。之後，如圖1G所示，進行一單體化製程，意即，切割晶片150間之封裝膠體160及介電層130，使晶片150間彼此分離，以形成多個晶片封裝結構100。如此，即完成本實施例之晶片封裝結構100的製程。
值得注意的是，在本發明之一實施例中，亦可先分別設置多個焊球170於接墊124a上，再進行單體化製程，以形成多個如圖1H所示之球格陣列(Ball Grid Array，BGA)封裝100a，使晶片封裝結構能透過焊球170與其他電子元件連接。在本發明其他未繪示之實施例中，亦可形成多個接墊124a後，形成一防銲層於介電層130以及接墊 124a上，並對應接墊124a於防銲層上形成多個開口以定義出植球區，接著再設置焊球170於植球區內，使焊球170與接墊124a連接。當然，在本發明之另一實施例中，亦可以多個墊型端子180取代焊球170設置於接墊124a上，再進行單體化製程，以形成多個如圖1I所示之墊格陣列(Land Grid Array，LGA)封裝100b，使晶片封裝結構能透過墊型端子180與其他電子元件連接。
如此，本實施例所形成之晶片封裝結構100不具有載板核心層結構及防焊綠漆(Solder Mask)，因而能降低其封裝厚度。此外，本實施例先以封裝膠體作為介電層130，之後再形成覆蓋晶片150、圖案化金屬層122以及介電層130之封裝膠體160，藉由兩階段封膠作業，使本實施例之晶片封裝結構100具有兩層封裝膠體，因而可透過選用兩種不同熱膨脹係數(coefficients of thermal expansion，CTE)之封裝膠體來調整晶片封裝結構100翹曲的情形。
圖2A至圖2I是依照本發明之另一實施例之一種晶片封裝結構的製作方法的剖面示意圖。在此必須說明的是，本實施例之晶片封裝結構的製作方法與圖1A至圖1I之晶片封裝結構的製作方法大致相似，因此省略了相同技術內容的說明。關於省略部分的說明可參考前一實施例，本實施例不再重複贅述。
請同時參照圖2A至圖2C，本實施例之晶片封裝結構的製作方法亦是先提供第一承載器210，其中第一承載器210包括第一表面212及圖案化金屬層222，而圖案化金屬層222設置於第一表面212上。惟在本實施例中，圖案化金屬層222設置於第一表面212上的方 法可先如圖2A所示，形成一金屬層220於第一承載器210上，並於金屬層220上進行表面處理以形成一圖案化鍍層228。接著，如圖2B所示，以圖案化鍍層228為罩幕對金屬層220進行一圖案化製程，以形成圖案化金屬層222，其中，圖案化金屬層222包括一連接層226以及多個接墊224a，且接墊224a位於連接層226上。詳細而言，圖案化製程例如為一半蝕刻製程，意即僅於圖2A之金屬層220上蝕刻出多個接墊224a，而接墊224a仍以連接層226彼此連接。
接著，如圖2C所示，形成介電層230於第一表面212上。 在本實施例中，介電層230係至少填充於接墊224a之間並暴露出接墊224a之一表面，而在本發明之其他未繪示之實施例中，介電層230亦可完全覆蓋接墊224a。具體而言，介電層230例如為一防焊層(Solder Resist)，並透過印刷塗佈的方式填充於接墊224a之間，當然，本發明並不以此為限。接著，請同時參照圖2C及圖2D，將圖2C中之第一承載器210上之圖案化金屬層222及介電層230轉移至圖2D之第二承載器240上。在本實施例中，轉移圖案化金屬層222及介電層230的方式例如為將第二承載器240貼附於圖2C中之介電層230及接墊224a暴露之表面上，再移除第一承載器210，以暴露出圖案化金屬層222之連接層226。接著，再同時參照圖2D及圖2E，對圖2D中之連接層226進行一圖案化製程，以形成圖2E中之多個對應該些接墊224a之導電跡線226a。
接著，如圖2F所示，設置多個晶片250於圖案化金屬層222之導電跡線226a上，使晶片250電性連接導電跡線226a，之後，再形 成一封裝膠體260於第二承載器240上，且封裝膠體260覆蓋晶片250、圖案化金屬層222及介電層230。在本實施例中，晶片250係以例如覆晶接合的方式設置於圖案化金屬層222上，但本發明並不侷限晶片250設置於圖案化金屬層222上的方式。接著，請同時參照圖2F及圖2G，移除圖2F中之第二承載器240，以暴露出接墊224a之表面，在本發明之其他未繪示之實施例中，當接墊224a係被介電層230所覆蓋，則在移除第二承載器240後，對應接墊224a於介電層230中形成開口，以使接墊224a之表面暴露出。接著再進行單體化製程，意即，切割晶片250間之封裝膠體260及介電層230，以形成多個晶片封裝結構200。如此，即完成本實施例之晶片封裝結構200的製程。
值得注意的是，在本發明之一實施例中，亦可如前一實施例 所述，先分別設置多個焊球270於接墊224a暴露之表面上，再進行單體化製程，以形成多個如圖2H所示之球格陣列封裝200a，使晶片封裝結構能透過焊球270與其他電子元件連接。在本發明其他未繪示之實施例中，亦可在移除第二承載器240並使接墊224a暴露出後，形成一防銲層於介電層230及接墊224a上，並對應接墊224a於防銲層上形成多個開口，以定義出植球區，接著再設置焊球270於植球區內，使焊球270與接墊224a連接。而在本發明之另一實施例中，亦可以多個墊型端子280取代焊球270設置於接墊224a暴露之表面上，再進行單體化製程，以形成多個如圖2I所示之墊格陣列封裝200b，使晶片封裝結構能透過墊型端子280與其他電子元件連接。
圖3A至圖3I是依照本發明之另一實施例之一種晶片封裝結 構的製作方法的剖面示意。在此必須說明的是，本實施例之晶片封裝結構的製作方法與圖1A至圖1I之晶片封裝結構的製作方法大致相似，因此省略了相同技術內容的說明。關於省略部分的說明可參考上述實施例，本實施例不再重複贅述。
請同時參照圖3A至圖3C，本實施例之晶片封裝結構的製作方法亦是提供第一承載器310，其中第一承載器310包括第一表面312及圖案化金屬層322，而圖案化金屬層322設置於第一表面312上。惟在本實施例中，圖案化金屬層322設置於第一表面312上的方法可先如圖3A所示，提供一金屬層320，其中金屬層320包括一連接層324及多個導電跡線326a，導電跡線326a位於連接層324上，也就是說，導電跡線326a以連接層324彼此連接。接著，請參照圖3B，將金屬層320設置於第一承載器310上，使導電跡線326a貼附第一承載器310，之後，請同時參照圖3B及圖3C，對圖3B中之金屬層320之連接層324進行圖案化製程，以形成多個對應導電跡線326a之接墊324a。上述之圖案化金屬層322即是由導電跡線326a及對應導電跡線326a之接墊324a所組成。
接著，請參照圖3D，形成介電層330於第一表面312上。在本實施例中，介電層330係至少填充於接墊324a及導電跡線326a之間並暴露出接墊324a之一表面，在本發明之其他未繪示之實施例中，介電層330亦可完全覆蓋接墊324a。具體而言，介電層330例如為防焊層，並透過印刷塗佈的方式填充於接墊324a及導電跡線326a之間，或介電層330例如為封裝膠體，並透過例如鑄模灌膠的方式填充於接 墊324a及導電跡線326a之間並覆蓋接墊324a，當然，本發明並不以此為限。之後，請同時參照圖3D及圖3E，將圖3D中之第一承載器310上之圖案化金屬層322及介電層330轉移至一第二承載器340上。在本實施例中，轉移圖案化金屬層322及介電層330的方式例如為將第二承載器340貼附於圖3D之介電層330及接墊324a暴露之表面上，再移除第一承載器310，以暴露出導電跡線326a。
承上述，請再參照圖3F所示，設置多個晶片350於圖案化金屬層322之導電跡線326a上，使晶片350電性連接導電跡線326a。之後，再形成一封裝膠體360於第二承載器340上，且封裝膠體360覆蓋晶片350、圖案化金屬層322及介電層330。接著，請同時參照圖3F及圖3G，移除圖3F中之第二承載器340以暴露出接墊324a，在本發明之其他未繪示之實施例中，若接墊324a係被介電層330所覆蓋，則在移除第二承載器340後，對應接墊324a於介電層330中形成開口，以使接墊324a之表面暴露出。接著再進行單體化製程，以形成多個晶片封裝結構300。如此，即完成本實施例之晶片封裝結構300的製程。值得注意的是，在本發明之一實施例中，可先分別設置多個焊球370於接墊324a暴露之表面上，再進行單體化製程，以形成多個如圖3H所示之球格陣列封裝300a，使晶片封裝結構能透過焊球370與其他電子元件連接。在本發明其他未繪示之實施例中，可在移除第二承載器340並使接墊324a暴露出後，形成一防銲層於介電層330及接墊324a上，並對應接墊324a於防銲層上形成多個開口，以定義出植球區，接著再設置焊球370於植球區內，使焊球370與接墊324a連接。在本發 明之另一實施例中，亦可以多個墊型端子380取代焊球370設置於接墊324a上，再進行單體化製程，以形成多個如圖3I所示之墊格陣列封裝300b。使晶片封裝結構能透過墊型端子380與其他電子元件連接。
圖4A至圖4I是依照本發明之另一實施例之一種晶片封裝結構的製作方法的剖面示意圖。在此必須說明的是，本實施例之晶片封裝結構的製作方法與圖1A至圖1I之晶片封裝結構的製作方法大致相似，因此省略了相同技術內容的說明。關於省略部分的說明可參考上述實施例，本實施例不再重複贅述。
請先參考圖4A，本實施例之晶片封裝結構的製作方法包括下列步驟：首先，提供一第一承載器410。第一承載器410包括一金屬層420，設置於第一承載器410上。接著，如圖4B所示，形成一介電層430於金屬層420上。之後，請同時參照圖4B及圖4C，將圖4B中之第一承載器410上之金屬層420及介電層430轉移至圖4C中之第二承載器440上。在本實施例中，轉移金屬層420及介電層430的方式例如為將第二承載器440貼附於圖4B之介電層430的表面上，再移除第一承載器410，以暴露出金屬層420。接著，請同時參照圖4C及圖4D，對圖4C中之金屬層420進行一圖案化製程，以形成圖4D之圖案化金屬層422，其中圖案化金屬層422包括多個導電跡線422a。換句話說，本實施例之晶片封裝結構的製作方法係先形成一金屬層420於第一承載器410上，再設置介電層430於金屬層420上，接著轉移金屬層420及介電層430至第二承載器440，之後才進行圖案化製程以形成圖案化金屬層422。而前述實施例則為一開始即形成一圖案化 金屬層於第一承載器上，之後才接續進行設置介電層、轉移圖案化金屬層及介電層至第二承載器等步驟。
承上述，請再參照圖4E，設置多個晶片450於圖案化金屬層422上，使晶片450電性連接圖案化金屬層422，之後，再形成一封裝膠體460於第二承載器440上，且封裝膠體460覆蓋晶片450、圖案化金屬層422及介電層430。在本實施例中，晶片450係以例如覆晶接合的方式設置於圖案化金屬層422上。接著，請同時參照圖4E及圖4F，移除圖4E中之第二承載器440以暴露介電層430，之後，再形成多個開口432於暴露之介電層430中。開口432暴露出部分之圖案化金屬層422。接著再填充導電材於開口432內，以形成多個接墊424a。之後，如圖4G所示，進行一單體化製程，意即，切割晶片450間之封裝膠體460及介電層430，以形成多個晶片封裝結構400。如此，即完成本實施例之晶片封裝結構400的製程。值得注意的是，在本發明之一實施例中，可先分別設置多個焊球470於接墊424a上，再進行單體化製程，以形成多個如圖4H所示之球格陣列封裝400a，使晶片封裝結構能透過焊球470與其他電子元件連接。在本發明之另一實施例中，亦可以多個墊型端子480取代焊球470設置於接墊424a上，再進行單體化製程，以形成多個如圖4I所示之墊格陣列封裝400b，使晶片封裝結構能透過墊型端子480與其他電子元件連接。
綜上所述，本發明先於第一承載器上形成圖案化金屬層及介電層，再將圖案化金屬層及介電層轉移至第二承載器上以進行後續之晶片接合、覆蓋封裝膠體等製程，之後，再移除第二承載器並接續完 成後續之晶片封裝製程。此外，本發明亦可先於第一承載器上形成一金屬層以及介電層，再將金屬層及介電層轉移至第二承載器上，接著才對金屬層進行圖案化，並進行後續之晶片接合、覆蓋封裝膠體等製程，之後，再移除第二承載器，以接續完成後續之晶片封裝製程。如此，本發明之晶片封裝結構製程即可製作出無載板核心層結構之晶片封裝結構，因而使晶片封裝結構之厚度得以降低。此外，本發明先以介電層結合圖案化金屬層，之後再形成覆蓋晶片、圖案化金屬層以及介電層之封裝膠體，藉由此兩階段封膠作業，使本發明之晶片封裝結構具有兩種膠層，因此可透過選用兩種不同熱膨脹係數(coefficients of thermal expansion，CTE)之膠材來調整晶片封裝結構翹曲的情形。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧晶片封裝結構
122‧‧‧圖案化金屬層
122a‧‧‧導電跡線
124a‧‧‧接墊
130‧‧‧介電層
132‧‧‧開口
150‧‧‧晶片
160‧‧‧封裝膠體

Claims (17)

  1. 一種晶片封裝結構的製作方法，包括：提供一第一承載器，該第一承載器包括一第一表面以及一圖案化金屬層，該圖案化金屬層設置於該第一表面上；形成一介電層於該第一表面上，以覆蓋該圖案化金屬層；將該第一承載器上之該圖案化金屬層及該介電層轉移至一第二承載器上；設置多個晶片於該圖案化金屬層上，使該些晶片電性連接該圖案化金屬層；形成一封裝膠體於該第二承載器上，且該封裝膠體覆蓋該些晶片、該圖案化金屬層以及該介電層；移除該第二承載器；以及切割該些晶片間之該封裝膠體以及該介電層，以形成多個晶片封裝結構。
  2. 如申請專利範圍第1項所述的晶片封裝結構的製作方法，其中提供該第一承載器，該第一承載器包括該第一表面以及該圖案化金屬層的步驟更包括：形成一金屬層於該第一承載器上；以及對該金屬層進行一圖案化製程，以形成該圖案化金屬層，該圖案化金屬層包括多個導電跡線。
  3. 如申請專利範圍第2項所述的晶片封裝結構的製作方法，其中將該第一承載器上之該圖案化金屬層及該介電層轉移至該第二承載器上時，該介電層貼附該第二承載器。
  4. 如申請專利範圍第3項所述的晶片封裝結構的製作方法，更包括：在移除該第二承載器後，形成多個開口於暴露之該介電層中，該些開口暴露出部分之該圖案化金屬層；以及 填充導電材於該些開口內，以形成多個接墊，該些接墊分別與該些導電跡線電性連接。
  5. 如申請專利範圍第4項所述的晶片封裝結構的製作方法，更包括：分別設置多個焊球於該些接墊上。
  6. 如申請專利範圍第1項所述的晶片封裝結構的製作方法，其中提供該第一承載器，該第一承載器包括該第一表面以及該圖案化金屬層的步驟更包括：形成一金屬層於該第一承載器上；以及對該金屬層進行一圖案化製程，以形成該圖案化金屬層，該圖案化金屬層包括一連接層以及多個接墊，該些接墊位於該連接層上。
  7. 如申請專利範圍第6項所述的晶片封裝結構的製作方法，其中該介電層至少填充於該些接墊之間。
  8. 如申請專利範圍第7項所述的晶片封裝結構的製作方法，其中將該第一承載器上之該圖案化金屬層及該介電層轉移至該第二承載器上時，該介電層貼附該第二承載器。
  9. 如申請專利範圍第8項所述的晶片封裝結構的製作方法，更包括：在將該第一承載器上之該圖案化金屬層及該介電層轉移至該第二承載器上後，對該連接層進行一圖案化製程，以形成多個對應該些接墊之導電跡線，以將該些晶片設置於該些導電跡線上，使該些晶片電性連接該些導電跡線。
  10. 如申請專利範圍第9項所述的晶片封裝結構的製作方法，更包括：移除該第二承載器後，分別設置多個焊球於該些接墊上。
  11. 如申請專利範圍第1項所述的晶片封裝結構的製作方法，其 中提供該第一承載器，該第一承載器包括該第一表面以及該圖案化金屬層的步驟更包括：提供一金屬層，該金屬層包括一連接層及多個導電跡線，該些導電跡線位於該連接層上；將該金屬層設置於該第一承載器上，使該些導電跡線貼附該第一承載器；以及對該金屬層之該連接層進行一圖案化製程，以形成多個對應該些導電跡線之接墊，其中該圖案化金屬層包括該些導電跡線及該些接墊。
  12. 如申請專利範圍第11項所述的晶片封裝結構的製作方法，其中該介電層至少填充於該些導電跡線及該些接墊之間。
  13. 如申請專利範圍第12項所述的晶片封裝結構的製作方法，其中將該第一承載器上之該圖案化金屬層及該介電層轉移至該第二承載器上時，該介電層貼附該第二承載器。
  14. 如申請專利範圍第13項所述的晶片封裝結構的製作方法，更包括：移除該第二承載器後，分別設置多個焊球於該些接墊上。
  15. 一種晶片封裝結構的製作方法，包括：提供一第一承載器，該第一承載器包括一金屬層，設置於該第一承載器上；形成一介電層於該金屬層上；將該第一承載器上之該金屬層及該介電層轉移至一第二承載器上，其中該介電層貼附該第二承載器；移除該第一承載器以暴露出該金屬層；對該金屬層進行一圖案化製程，以形成一圖案化金屬層，該圖案化金屬層包括多個導電跡線；設置多個晶片於該圖案化金屬層上，使該些晶片電性連接該圖案 化金屬層；形成一封裝膠體於該第二承載器上，且該封裝膠體覆蓋該些晶片、該圖案化金屬層以及該介電層；移除該第二承載器；以及切割該些晶片間之該封裝膠體以及該介電層，以形成多個晶片封裝結構。
  16. 如申請專利範圍第15項所述的晶片封裝結構的製作方法，更包括：在移除該第二承載器後，形成多個開口於暴露之該介電層中，該些開口暴露出部分之該圖案化金屬層；以及填充導電材於該些開口內，以形成多個接墊，該些接墊分別與該些導電跡線電性連接。
  17. 如申請專利範圍第16項所述的晶片封裝結構的製作方法，更包括：分別設置多個焊球於該些接墊上。
TW102117579A 2013-05-17 2013-05-17 晶片封裝結構的製作方法 TWI550732B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102117579A TWI550732B (zh) 2013-05-17 2013-05-17 晶片封裝結構的製作方法
CN201310336975.7A CN104167369B (zh) 2013-05-17 2013-08-05 芯片封装结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102117579A TWI550732B (zh) 2013-05-17 2013-05-17 晶片封裝結構的製作方法

Publications (2)

Publication Number Publication Date
TW201445649A true TW201445649A (zh) 2014-12-01
TWI550732B TWI550732B (zh) 2016-09-21

Family

ID=51911137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117579A TWI550732B (zh) 2013-05-17 2013-05-17 晶片封裝結構的製作方法

Country Status (2)

Country Link
CN (1) CN104167369B (zh)
TW (1) TWI550732B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224002A (zh) * 2019-06-18 2019-09-10 京东方科技集团股份有限公司 一种microLED面板制备方法及制备设备
CN111883502B (zh) * 2020-08-03 2022-07-01 中国电子科技集团公司第三十八研究所 焊料微凸点阵列制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
TW512500B (en) * 2000-12-05 2002-12-01 Jr-Gung Huang Transfer bump encapsulation
TWI308383B (en) * 2006-06-02 2009-04-01 Chipmos Technologies Inc Chip package with array pads and method for manufacturing the same
US8258012B2 (en) * 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die

Also Published As

Publication number Publication date
CN104167369A (zh) 2014-11-26
CN104167369B (zh) 2017-03-01
TWI550732B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
US9728496B2 (en) Packaged semiconductor devices and packaging devices and methods
JP5280014B2 (ja) 半導体装置及びその製造方法
US20080160678A1 (en) Method for fabricating semiconductor package
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
JP2008277569A (ja) 半導体装置及びその製造方法
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
TWI651788B (zh) 電子結構以及電子結構陣列
TW202025419A (zh) 低翹曲扇出型封裝結構
TWI550732B (zh) 晶片封裝結構的製作方法
TWI464852B (zh) 四方扁平無引腳封裝及適用於四方扁平無引腳封裝之線路板
TWI720687B (zh) 晶片封裝結構及其製作方法
JP4626063B2 (ja) 半導体装置の製造方法
TW202203386A (zh) 四方扁平無引腳封裝結構
US11417581B2 (en) Package structure
US10249573B2 (en) Semiconductor device package with a stress relax pattern
TWI635587B (zh) 封裝結構及其製作方法
TWI559470B (zh) 無基板的半導體封裝結構及其製造方法
TWI608579B (zh) 半導體結構及其製法
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
TWI428997B (zh) 半導體封裝結構及其製作方法
TW201738976A (zh) 晶片封裝體及晶片封裝製程
TWI582903B (zh) 半導體封裝結構及其製作方法
TW201721824A (zh) 半導體封裝結構及其製作方法
TWI575619B (zh) 半導體封裝結構及其製作方法
TWI474413B (zh) 晶片封裝結構的製程