TWI559470B - 無基板的半導體封裝結構及其製造方法 - Google Patents

無基板的半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TWI559470B
TWI559470B TW104125631A TW104125631A TWI559470B TW I559470 B TWI559470 B TW I559470B TW 104125631 A TW104125631 A TW 104125631A TW 104125631 A TW104125631 A TW 104125631A TW I559470 B TWI559470 B TW I559470B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor package
package structure
carrier
pads
Prior art date
Application number
TW104125631A
Other languages
English (en)
Other versions
TW201707158A (zh
Inventor
葉昀鑫
徐宏欣
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW104125631A priority Critical patent/TWI559470B/zh
Application granted granted Critical
Publication of TWI559470B publication Critical patent/TWI559470B/zh
Publication of TW201707158A publication Critical patent/TW201707158A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Description

無基板的半導體封裝結構及其製造方法
本發明是有關於一種半導體封裝結構及其製造方法，且特別是有關於一種無基板的半導體封裝結構及其製造方法。
晶片封裝的目的是提供晶片適當的訊號路徑、導熱路徑及結構保護。傳統的打線（wire bonding）技術通常採用導線架（leadframe）作為晶片的承載器（carrier）。隨著晶片的接點密度逐漸提高，導線架已無法再提供更高的接點密度，故可利用具有高接點密度的封裝載板（package carrier）來取代之，並藉由金屬導線或凸塊（bump）等導電媒體，將晶片封裝至封裝載板上。
一般來說，半導體封裝結構的製造方式通常是以基板（核心介電層）作為蕊材，再將線路層鍍於基板上，其後再進行晶片配置以及封裝膠體包封晶片的程序。然而，目前的半導體封裝結構朝向薄型化的設計趨勢，要如何能夠縮減半導體封裝結構的厚度是本領域所欲研究的目標。
本發明提供一種無基板的半導體封裝結構，其不具有基板，而能夠提供薄型化的半導體封裝結構。
本發明提供一種無基板的半導體封裝結構的製造方法，其可製造出上述的無基板的半導體封裝結構。
本發明的一種無基板的半導體封裝結構，包括一線路層、一晶片、一封裝膠體及多個銲球。線路層包括多個晶片接墊與多個銲球接墊。晶片配置於線路層的一側且連接於這些晶片接墊。封裝膠體包封晶片與部分的線路層，其中這些銲球接墊外露於封裝膠體。這些銲球配置於線路層的另一側且連接於這些銲球接墊。
在本發明的一實施例中，上述的這些晶片接墊與這些銲球接墊位於同一平面。
在本發明的一實施例中，上述的線路層在靠近這些銲球的此側外露於封裝膠體。
在本發明的一實施例中，上述的晶片倒置於線路層上，晶片包括多個凸塊，這些凸塊分別連接於這些晶片接墊。
本發明的一種無基板的半導體封裝結構的製造方法，包括：提供一載板；形成一線路層於載板上，其中線路層包括多個晶片接墊與多個銲球接墊；配置一晶片於線路層的一側，其中晶片電性連接於這些晶片接墊；提供一封裝膠體至載板上，封裝膠體包封晶片與部分的線路層；以及移除載板。
在本發明的一實施例中，上述的在移除該載板的步驟之後，線路層在靠近這些銲球的此側外露於封裝膠體。
在本發明的一實施例中，上述的在移除該載板的步驟之後，更包括配置多個銲球於線路層的另一側且連接於這些銲球接墊。
在本發明的一實施例中，上述的在配置晶片於線路層上的步驟中，晶片倒置於線路層上，晶片包括多個凸塊，這些凸塊分別連接於這些晶片接墊。
在本發明的一實施例中，上述的這些晶片接墊與這些銲球接墊位於同一平面。
基於上述，本發明的無基板的半導體封裝結構的製造方法透過將線路層直接形成於載板上而省去傳統的基板，在將晶片配置於線路層且封裝膠體包封晶片與部分的線路層之後，再將載板移除於線路層，其後配置銲球便形成了本發明的無基板的半導體封裝結構。藉由上述方式，本發明的無基板的半導體封裝結構由於不具有基板，整體厚度可被縮減而達到薄型化的效果。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般來說，半導體封裝結構的製造方式通常是將線路層鍍於基板上，其後再進行晶片配置以及封裝膠體包封晶片的程序。然而，目前的半導體封裝結構朝向薄型化的設計趨勢，要如何能夠縮減半導體封裝結構的厚度是本領域所欲研究的目標。下面將提供一種能製作出較薄的半導體封裝結構的方式，詳細說明如下。
圖1至圖6是依照本發明的一實施例的一種無基板的半導體封裝結構的製造方法的示意圖。圖7是圖1至圖6的製造方法的流程示意圖。請同時參考圖1至圖7，本實施例的無基板的半導體封裝結構的製造方法10可製作出無基板的半導體封裝結構100（繪示於圖6），而達到半導體封裝結構薄型化的功效。無基板的半導體封裝結構的製造方法10包括下列步驟。
首先，如圖1所示，提供一載板20（步驟11）。在本實施例中，載板20可包括一離型層（未繪示）。接著，如圖2所示，形成一線路層110於載板20上，其中線路層110包括多個晶片接墊112與多個銲球接墊114（步驟12）。在本實施例中，線路層110的製作可以是先透過電鍍的方式將一金屬層（未繪示）形成在載板20上，其後可透過蝕刻的方式將金屬層圖案化為線路層110，而形成這些晶片接墊112、這些銲球接墊114以及連接這些晶片接墊112與這些銲球接墊114之間的線路。需說明的是，圖式僅是示意性地表示其中一個截面而未繪示出連接這些晶片接墊112與這些銲球接墊114之間的線路，實際上，這些晶片接墊112與這些銲球接墊114之間會有線路連接。此外，由於這些晶片接墊112與這些銲球接墊114是屬於同一層線路層，因此，這些晶片接墊112與這些銲球接墊114位於同一平面。
再來，如圖3所示，配置一晶片120於線路層110的一側，其中晶片120電性連接於這些晶片接墊112（步驟13）。在本實施例中，晶片120以覆晶接合技術連接於線路層110，更詳細地說，晶片120倒置於線路層110的晶片接墊112上方，晶片120包括多個凸塊122，這些凸塊122分別連接於這些晶片接墊112。當然，在其他實施例中，晶片120也可以打線接合的方式連接於線路層110，若是採取此方式，晶片接墊112的位置會在晶片120下方的周圍區域，而不會如圖式所示地位在晶片120的正下方。
接著，如圖4所示，提供一封裝膠體130至載板20上，封裝膠體130包封晶片120與部分的線路層110（步驟14）。詳細地說，封裝膠體130會包封整個晶片120以及線路層110的大部分區域，而僅暴露出線路層110的遠離晶片120的表面，在圖4中，線路層110的遠離晶片120的表面由於還連接於載板20，因此未被封裝膠體130所覆蓋。
再來，如圖5所示，移除載板20（步驟15）。在本實施例中，由於載板20具有離型層，線路層110形成在載板20的離型層上，因此，線路層110可輕易地分離於載板20。在移除離型層之後，本實施例可以例如是但不限制於電漿蝕刻的方式去除離型層移除後所殘留的膠渣。當然，將載板20移除於線路層110的方式並不以此為限制，只要是可以使載板20分離於線路層110並且不會損傷線路層110的方式均被囊括在本案的範圍之內。
由圖5可見，在載板20被移除之後，線路層110在靠近這些銲球140的此側外露。在一實施例中，製造者可在線路層110在靠近這些銲球140的此側上再配置一防銲層（未繪示），此防銲層僅會暴露出銲球接墊114而覆蓋住線路層110的其他部分（例如是晶片接墊112的下表面以及用來連接晶片接墊112與銲球接墊114的線路），以利後續與銲球140接合。
最後，如圖6所示，配置多個銲球140於線路層110的另一側且連接於這些銲球接墊114（步驟16），而完成了無基板的半導體封裝結構100。
在本實施例中，載板20作為一支撐結構，以支撐厚度較薄的線路層110。後續當將晶片120配置於線路層110上且完成封裝後，即可移除載板20。也就是說，於晶片120封裝之前，載板20可作為支撐結構之用，而於晶片120封裝之後，移除載板20來減少封裝結構的整體厚度。因此，相較於習知具有基板的半導體封裝結構而言，採用本實施例的無基板的半導體封裝結構的製造方法10所製造出的無基板的半導體封裝結構100可具有較薄的封裝厚度。
圖6是依照本發明的一實施例的一種無基板的半導體封裝結構的示意圖。請參閱圖6，本實施例的無基板的半導體封裝結構100包括一線路層110、一晶片120、一封裝膠體130及多個銲球140。線路層110包括了位於同一平面上的多個晶片接墊112與多個銲球接墊114。晶片120配置於線路層110的一側且連接於這些晶片接墊112。在本實施例中，晶片120以覆晶接合技術連接於線路層110，更詳細地說，晶片120倒置於線路層110的晶片接墊112上方，晶片120包括多個凸塊122，這些凸塊122分別連接於這些晶片接墊112。當然，在其他實施例中，晶片120也可以打線接合的方式連接於線路層110，若是採取此方式，晶片接墊112的位置會在晶片120下方的周圍區域，而不會如圖式所示地位在晶片120的正下方。
封裝膠體130包封晶片120與部分的線路層110，其中線路層110在靠近這些銲球140的此側外露於封裝膠體130。當然，在其他實施例中，無基板的半導體封裝結構100還可以包括一防銲層（未繪示），位在線路層110在靠近這些銲球140的此側上，此防銲層僅會暴露出銲球接墊114而覆蓋住線路層110的其他部分（例如是晶片接墊112的下表面以及用來連接晶片接墊12與銲球接墊114的線路）。也就是說，線路層110在靠近這些銲球140的此側中只有這些銲球接墊114會外露。這些銲球140配置於線路層110的另一側且連接於這些銲球接墊114。
如圖6所示，相較於傳統的半導體封裝結構的線路層設置在基板上，本實施例的無基板的半導體封裝結構100因為沒有基板或是介電層，整體的厚度尺寸可被縮減，而達到薄型化的效果。
綜上所述，本發明的無基板的半導體封裝結構的製造方法透過將線路層直接形成於載板上而省去傳統的基板，在將晶片配置於線路層且封裝膠體包封晶片與部分的線路層之後，再將載板移除於線路層，其後配置銲球便形成了本發明的無基板的半導體封裝結構。藉由上述方式，本發明的無基板的半導體封裝結構由於不具有基板，整體厚度可被縮減而達到薄型化的效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧無基板的半導體封裝結構的製造方法
11~16‧‧‧步驟
20‧‧‧載板
100‧‧‧無基板的半導體封裝結構
110‧‧‧線路層
112‧‧‧晶片接墊
114‧‧‧銲球接墊
120‧‧‧晶片
122‧‧‧凸塊
130‧‧‧封裝膠體
140‧‧‧銲球
圖1至圖6是依照本發明的一實施例的一種無基板的半導體封裝結構的製造方法的示意圖。 圖7是圖1至圖6的製造方法的流程示意圖。
100‧‧‧無基板的半導體封裝結構
110‧‧‧線路層
112‧‧‧晶片接墊
114‧‧‧銲球接墊
120‧‧‧晶片
122‧‧‧凸塊
130‧‧‧封裝膠體
140‧‧‧銲球

Claims (5)

  1. 一種無基板的半導體封裝結構的製造方法，包括：提供一載板；形成一線路層於該載板上，其中該線路層包括多個晶片接墊與多個銲球接墊；配置一晶片於該線路層的一側，其中該晶片電性連接於該些晶片接墊；提供一封裝膠體至該載板上，該封裝膠體包封該晶片與部分的該線路層；以及移除該載板。
  2. 如申請專利範圍第1項所述的無基板的半導體封裝結構的製造方法，其中在移除該載板的步驟之後，該線路層在靠近該些銲球的該側外露於該封裝膠體。
  3. 如申請專利範圍第1項所述的無基板的半導體封裝結構的製造方法，其中在移除該載板的步驟之後，更包括：配置多個銲球於該線路層的另一側且連接於該些銲球接墊。
  4. 如申請專利範圍第1項所述的無基板的半導體封裝結構的製造方法，其中在配置該晶片於該線路層上的步驟中，該晶片倒置於該線路層上，該晶片包括多個凸塊，該些凸塊分別連接於該些晶片接墊。
  5. 如申請專利範圍第1項所述的無基板的半導體封裝結構的製造方法，其中該些晶片接墊與該些銲球接墊位於同一平面。
TW104125631A 2015-08-06 2015-08-06 無基板的半導體封裝結構及其製造方法 TWI559470B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104125631A TWI559470B (zh) 2015-08-06 2015-08-06 無基板的半導體封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104125631A TWI559470B (zh) 2015-08-06 2015-08-06 無基板的半導體封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI559470B true TWI559470B (zh) 2016-11-21
TW201707158A TW201707158A (zh) 2017-02-16

Family

ID=57851750

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125631A TWI559470B (zh) 2015-08-06 2015-08-06 無基板的半導體封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI559470B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612587B (zh) * 2016-12-27 2018-01-21 冠寶科技股份有限公司 一種無基板半導體封裝製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201036113A (en) * 2009-03-17 2010-10-01 Chipmos Technologies Inc Substrateless chip package and fabricating method
TW201415589A (zh) * 2012-10-02 2014-04-16 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201036113A (en) * 2009-03-17 2010-10-01 Chipmos Technologies Inc Substrateless chip package and fabricating method
TW201415589A (zh) * 2012-10-02 2014-04-16 矽品精密工業股份有限公司 半導體封裝件及其製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612587B (zh) * 2016-12-27 2018-01-21 冠寶科技股份有限公司 一種無基板半導體封裝製造方法

Also Published As

Publication number Publication date
TW201707158A (zh) 2017-02-16

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
TWI469283B (zh) 封裝結構以及封裝製程
US20090127682A1 (en) Chip package structure and method of fabricating the same
TWI455269B (zh) 晶片封裝結構及其製作方法
TW201644024A (zh) 晶片封裝結構及其製造方法
JP2007088453A (ja) スタックダイパッケージを製造する方法
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
TWI474449B (zh) 封裝載板及其製作方法
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
TWI664756B (zh) 用於ｍｒａｍ裝置之磁屏蔽封裝結構及其製造方法
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
TWI559470B (zh) 無基板的半導體封裝結構及其製造方法
TWI550732B (zh) 晶片封裝結構的製作方法
TWI595616B (zh) 晶片封裝體及其形成方法
TWI508197B (zh) 半導體封裝件及其製法
TW202115852A (zh) 半導體裝置及製造方法
US20140284803A1 (en) Semiconductor package and fabrication method thereof
TWI590349B (zh) 晶片封裝體及晶片封裝製程
US20120223425A1 (en) Semiconductor device and fabrication method thereof
TWI428997B (zh) 半導體封裝結構及其製作方法
TWI814678B (zh) 半導體封裝的製造方法
JP5382889B2 (ja) パッケージ構造の製造方法
TWI541952B (zh) 半導體封裝件及其製法
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof