TW201721824A - 半導體封裝結構及其製作方法 - Google Patents
半導體封裝結構及其製作方法 Download PDFInfo
- Publication number
- TW201721824A TW201721824A TW104141648A TW104141648A TW201721824A TW 201721824 A TW201721824 A TW 201721824A TW 104141648 A TW104141648 A TW 104141648A TW 104141648 A TW104141648 A TW 104141648A TW 201721824 A TW201721824 A TW 201721824A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric layer
- wafer
- semiconductor package
- package structure
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- BVKZGUZCCUSVTD-UHFFFAOYSA-L Carbonate Chemical compound [O-]C([O-])=O BVKZGUZCCUSVTD-UHFFFAOYSA-L 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000012994 photoredox catalyst Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一種半導體封裝結構的製作方法，其包括以下步驟。提供封裝基材。封裝基材包括介電層與連接介電層的金屬層。圖案化金屬層，以形成圖案化線路層。圖案化線路層包括多個彼此分離的接墊。形成第一封裝膠體於介電層上，並填充於這些接墊之間，以形成預鑄模導線層。移除其中一個接墊或部分介電層，以形成第一開口。配置晶片於第一開口內，並使晶片電性連接預鑄模導線層。形成第二封裝膠體於介電層或預鑄模導線層上，以包覆晶片。
Description
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種半導體封裝結構及其製作方法。
在半導體產業中，積體電路(IC)的生產主要可分為三個階段：積體電路的設計、積體電路的製作以及積體電路的封裝。在晶圓的積體電路製作完成之後，晶圓的主動面配置有多個接墊。最後，由晶圓切割所得的裸晶片可透過接墊，電性連接於承載器(carrier)。通常而言，承載器可以是導線架(lead frame)、基板(substrate)或印刷電路板(printed circuit board)，而晶片可透過打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式連接至承載器上，以使晶片的接墊與承載器的接點電性連接，進而構成晶片封裝體。
晶片封裝體的整體厚度例如是封裝膠體的厚度、承載器的厚度以及外部端子的高度之總和。為滿足晶片封裝體微型化(miniaturization)的發展需求，常見的作法是降低承載器的厚度。然而，承載器的厚度之縮減有限，且會對其結構剛性造成影響。
本發明提供一種半導體封裝結構的製作方法，其能製作得到整體厚度較薄且具有良好的結構強度的半導體封裝結構。
本發明提供一種半導體封裝結構，其整體厚度較薄，且具有良好的結構強度。
本發明提出一種半導體封裝結構的製作方法，其包括以下步驟。提供封裝基材。封裝基材包括介電層與連接介電層的金屬層。圖案化金屬層，以形成圖案化線路層。圖案化線路層包括多個彼此分離的接墊。形成第一封裝膠體於介電層上，並使第一封裝膠體填充於這些接墊之間，以形成預鑄模導線層。移除其中一個接墊或部分介電層，以形成第一開口。配置晶片於第一開口內，並使晶片電性連接預鑄模導線層。形成第二封裝膠體於介電層或預鑄模導線層上，使第二封裝膠體包覆晶片。
在本發明的一實施例中，上述的在移除其中一個接墊之後，第一開口暴露出部分介電層，且晶片配置於介電層上。
在本發明的一實施例中，上述的半導體封裝結構的製作方法更包括以下步驟。移除部分介電層，以形成多個第二開口。這些第二開口暴露出部分預鑄模導線層。形成多個外部連接端子於這些第二開口內，並使這些外部連接端子電性連接預鑄模導線層。
在本發明的一實施例中，上述的晶片以多條導線電性接合預鑄模導線層的圖案化線路層。
在本發明的一實施例中，上述的在移除部分介電層之後，第一開口暴露出部分預鑄模導線層，且晶片配置於預鑄模導線層上。
在本發明的一實施例中，上述的半導體封裝結構的製作方法更包括在移除部分介電層時，形成多個第二開口。
在本發明的一實施例中，上述的晶片以多條導線通過這些第二開口電性接合於預鑄模導線層。
本發明提出一種半導體封裝結構，其包括預鑄模導線層、介電層、晶片以及第二封裝膠體。預鑄模導線層包括圖案化線路層與第一封裝膠體。圖案化線路層包括多個彼此分離的接墊。第一封裝膠體填充於這些接墊之間。介電層連接預鑄模導線層，其中預鑄模導線層或介電層具有第一開口。晶片配置於第一開口內，並且電性連接預鑄模導線層。第二封裝膠體配置於介電層或預鑄模導線層上，且包覆晶片。
在本發明的一實施例中，上述的預鑄模導線層具有第一開口。第一開口暴露出部分介電層，且晶片配置於介電層上。
在本發明的一實施例中，上述的半導體封裝結構更包括多個外部連接端子。介電層具有多個第二開口，以暴露出部分預鑄模導線層，其中這些外部連接端子分別配置於這些第二開口內，並與預鑄模導線層電性連接。
在本發明的一實施例中，上述的介電層具有第一開口。第一開口暴露出部分預鑄模導線層，且晶片配置於預鑄模導線層上。
在本發明的一實施例中，上述的介電層具有多個第二開口，且晶片以多條導線通過這些第二開口電性接合於預鑄模導線層。
基於上述，本發明的半導體封裝結構的製作方法是使金屬層與介電層相連接，並利用第一封裝膠體包覆圖案化後之金屬層(即圖案化線路層)。因此，圖案化線路層的厚度可大幅縮減，並藉由介電層與第一封裝膠體的支撐來提高結構剛性。反觀習知的導線架需維持一定的厚度，否則容易因結構剛性的不足而彎曲變形。在使晶片透過打線接合的方式電性連接於預鑄模導線層的過程中，圖案化線路層可受到介電層與第一封裝膠體的支撐而不易彎曲變形，故能提高導線與圖案化線路層之間的接合精度及強度，並且確保晶片與圖案化線路層之間的電性連接關係。另一方面，由於晶片可埋設於預鑄模導線層或介電層的第一開口內，因此有助於縮減半導體封裝結構的整體厚度，以符合薄型化的發展需求。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G是本發明一實施例的半導體封裝結構的製作方法的剖面示意圖。首先，請參考圖1A，提供封裝基材110。封裝基材110包括介電層111以及金屬層112，其中金屬層112與介電層111相連接。在本實施例中，介電層111的材質可以是聚乙烯對苯二甲酸酯(polyethylene terephthalate, PET)、聚醯亞胺(Polyimide, PI)、聚醚(polyethersulfone, PES)或碳酸脂(polycarbonate, PC)，或者是其他的可撓性材料。金屬層112的材質可以是銅、鋁、金、銀、鎳或前述金屬的合金。
接著，請參考圖1B，例如以光微影蝕刻技術圖案化金屬層112，以形成圖案化線路層113。在本實施例中，圖案化線路層113包括多個彼此分離的接墊115，並暴露出部分介電層111。接著，請參考圖1C，形成第一封裝膠體120於介電層111上，並使第一封裝膠體120填充於這些接墊115之間，以形成預鑄模導線層102。在本實施例中，由於圖案化線路層113與介電層111相連接，且被第一封裝膠體120所包覆，因此圖案化線路層113的厚度可大幅縮減，並藉由介電層111與第一封裝膠體120的支撐以提高結構剛性。反觀習知的導線架需維持一定的厚度，否則容易因結構剛性的不足而彎曲變形。另一方面，各個接墊115相對遠離介電層111的表面可暴露於第一封裝膠體120。如圖1C所示，各個接墊115的厚度例如是與第一封裝膠體120的厚度相等。
接著，請參考圖1D，例如以蝕刻的方式移除其中一個接墊115，以形成第一開口102a，進而暴露出部分介電層111的表面111a。接著，請參考圖1E，例如透過曝光顯影、雷射或機械鑽孔等方式移除部分介電層111，以於介電層111的表面111c上形成多個第二開口111b。這些第二開口111b暴露出部分預鑄模導線層102，且分別對應於這些接墊115。詳細而言，各個接墊115具有第一端面115a以及相對於第一端面115a的第二端面115b，其中各個接墊115的第二端面115b暴露於對應的第二開口111b。
接著，請參考圖1F，使晶片130配置於第一開口102a內，並以背表面132貼合於介電層111的表面111a上，且晶片130的主動表面131暴露於第一開口102a。接著，使多條導線140分別電性接合主動表面131與這些接墊115的第一端面115a。換言之，本實施例可採用打線接合的方式使晶片130與預鑄模導線層102電性連接。在使晶片130透過這些導線140電性連接於預鑄模導線層102的過程中，圖案化線路層113可受到介電層111與第一封裝膠體120的支撐而不易彎曲變形，故能提高導線140與圖案化線路層113之間的接合精度及強度，並且確保晶片130與圖案化線路層113之間的電性連接關係。
之後，請參考圖1G，形成第二封裝膠體150於預鑄模導線層102上，使第二封裝膠體150包覆晶片130與導線140，並填滿第一開口102a。至此，本實施例的半導體封裝結構100的製作已大致完成。由於晶片130埋設於預鑄模導線層102的第一開口102a內，因此有助於縮減半導體封裝結構100的整體厚度，以符合薄型化的發展需求。另一方面，在製作得到半導體封裝結構100之後，可進一步形成多個外部連接端子160於這些接墊115的第二端面115b上。如圖1G所示，這些外部連接端子160分別位於介電層111的第二開口111b內。在本實施例中，外部連接端子160為錫球，且可採用植球或電鍍的方式形成於第二開口111b內。於其他未繪示的實施例中，外部連接端子160也可為錫膏、電鍍金屬層或其他形式，本發明對此並不限制。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2A至圖2F是本發明另一實施例的半導體封裝結構的製作方法的剖面示意圖。首先，請參考圖2A，提供封裝基材110。封裝基材110包括介電層111以及金屬層112，其中金屬層112與介電層111相連接。接著，請參考圖2B，例如以光微影蝕刻技術圖案化金屬層112，以形成圖案化線路層114。在本實施例中，圖案化線路層114包括多個彼此分離的接墊116，而暴露出部分介電層111。接著，請參考圖2C，形成第一封裝膠體120於介電層111上，並使第一封裝膠體120填充於這些接墊116之間，以形成預鑄模導線層103。在本實施例中，由於圖案化線路層114與介電層111相連接，且被第一封裝膠體120所包覆，因此圖案化線路層114的厚度可大幅縮減，並藉由介電層111與第一封裝膠體120的支撐以提高結構剛性。反觀習知的導線架需維持一定的厚度，否則容易因結構剛性的不足而彎曲變形。另一方面，各個接墊116相對遠離介電層111的表面可暴露於第一封裝膠體120。如圖2C所示，各個接墊116的厚度例如是與第一封裝膠體120的厚度相等。
接著，請參考圖2D，例如透過曝光顯影、雷射或機械鑽孔等方式移除部分介電層111，以形成第一開口111d與多個第二開口111e。在本實施例中，第一開口111d暴露出部分預鑄模導線層103，而這些第二開口111e分別暴露出部分接墊116的第一端面116a。如圖2D所示，各個第二開口111e的截面積例如是小於第一開口111d的截面積。
接著，請參考圖2E，使晶片130配置於第一開口111d內，並以背表面132貼合於預鑄模導線層103上。另一方面，晶片130的主動表面131暴露於第一開口111d。接著，使多條導線140通過這些第二開口111e而分別電性接合晶片130的主動表面131與這些接墊116的第一端面116a。換言之，本實施例可採用打線接合的方式使晶片130與預鑄模導線層103電性連接。在使晶片130透過這些導線140電性連接於預鑄模導線層103的過程中，圖案化線路層114可受到介電層111與第一封裝膠體120的支撐而不易彎曲變形，故能提高導線140與圖案化線路層114之間的接合精度及強度，並且確保晶片130與圖案化線路層114之間的電性連接關係。
之後，請參考圖2F，形成第二封裝膠體150於介電層111上，使第二封裝膠體150包覆晶片130與導線140，並填滿第一開口111d與這些第二開口111e。至此，本實施例的半導體封裝結構100A的製作已大致完成。由於晶片130埋設於介電層111的第一開口111d內，因此有助於縮減半導體封裝結構100A的整體厚度，以符合薄型化的發展需求。另一方面，在製作得到半導體封裝結構100A之後，可進一步形成多個外部連接端子160於這些接墊116的第二端面116b上。在本實施例中，外部連接端子160為錫球，且可採用植球或電鍍的方式形成於這些接墊116的第二端面116b上。於其他未繪示的實施例中，外部連接端子160也可為錫膏、電鍍金屬層或其他形式，本發明對此並不限制。
綜上所述，本發明的半導體封裝結構的製作方法是使金屬層與介電層相連接，並利用第一封裝膠體包覆圖案化後之金屬層(即圖案化線路層)。因此，圖案化線路層的厚度可大幅縮減，並藉由介電層與第一封裝膠體的支撐來提高結構剛性。反觀習知的導線架需維持一定的厚度，否則容易因結構剛性的不足而彎曲變形。在使晶片透過打線接合的方式電性連接於預鑄模導線層的過程中，圖案化線路層可受到介電層與第一封裝膠體的支撐而不易彎曲變形，故能提高導線與圖案化線路層之間的接合精度及強度，並且確保晶片與圖案化線路層之間的電性連接關係。另一方面，由於晶片可埋設於預鑄模導線層或介電層的第一開口內，因此有助於縮減半導體封裝結構的整體厚度，以符合薄型化的發展需求。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100A‧‧‧半導體封裝結構
102、103‧‧‧預鑄模導線層
102a、111d‧‧‧第一開口
110‧‧‧封裝基材
111‧‧‧介電層
111a、111c‧‧‧表面
111b、111e‧‧‧第二開口
112‧‧‧金屬層
113、114‧‧‧圖案化線路層
115、116‧‧‧接墊
115a、116a‧‧‧第一端面
115b、116b‧‧‧第二端面
120‧‧‧第一封裝膠體
130‧‧‧晶片
131‧‧‧主動表面
132‧‧‧背表面
140‧‧‧導線
150‧‧‧第二封裝膠體
160‧‧‧外部連接端子
102、103‧‧‧預鑄模導線層
102a、111d‧‧‧第一開口
110‧‧‧封裝基材
111‧‧‧介電層
111a、111c‧‧‧表面
111b、111e‧‧‧第二開口
112‧‧‧金屬層
113、114‧‧‧圖案化線路層
115、116‧‧‧接墊
115a、116a‧‧‧第一端面
115b、116b‧‧‧第二端面
120‧‧‧第一封裝膠體
130‧‧‧晶片
131‧‧‧主動表面
132‧‧‧背表面
140‧‧‧導線
150‧‧‧第二封裝膠體
160‧‧‧外部連接端子
圖1A至圖1G是本發明一實施例的半導體封裝結構的製作方法的剖面示意圖。 圖2A至圖2F是本發明另一實施例的半導體封裝結構的製作方法的剖面示意圖。
100‧‧‧半導體封裝結構
102‧‧‧預鑄模導線層
102a‧‧‧第一開口
111‧‧‧介電層
111a、111c‧‧‧表面
111b‧‧‧第二開口
113‧‧‧圖案化線路層
115‧‧‧接墊
115a‧‧‧第一端面
115b‧‧‧第二端面
120‧‧‧第一封裝膠體
130‧‧‧晶片
131‧‧‧主動表面
132‧‧‧背表面
140‧‧‧導線
150‧‧‧第二封裝膠體
160‧‧‧外部連接端子
Claims (13)
- 一種半導體封裝結構的製作方法，包括： 提供一封裝基材，該封裝基材包括一介電層與連接該介電層的一金屬層； 圖案化該金屬層，以形成一圖案化線路層，該圖案化線路層包括多個彼此分離的接墊； 形成一第一封裝膠體於該介電層上，並使該第一封裝膠體填充於該些接墊之間，以形成一預鑄模導線層； 移除其中一該接墊或部分該介電層，以形成一第一開口； 配置一晶片於該第一開口內，並使該晶片電性連接該預鑄模導線層；以及 形成一第二封裝膠體於該介電層或該預鑄模導線層上，使該第二封裝膠體包覆該晶片。
- 如申請專利範圍第1項所述的半導體封裝結構的製作方法，其中在移除其中一該接墊之後，該第一開口暴露出部分該介電層，且該晶片配置於該介電層上。
- 如申請專利範圍第2項所述的半導體封裝結構的製作方法，更包括： 移除部分該介電層，以形成多個第二開口，該些第二開口暴露出部分該預鑄模導線層；以及 形成多個外部連接端子於該些第二開口內，並使該些外部連接端子電性連接該預鑄模導線層。
- 如申請專利範圍第2項所述的半導體封裝結構的製作方法，其中該晶片以多條導線電性接合該預鑄模導線層的該圖案化線路層。
- 如申請專利範圍第1項所述的半導體封裝結構的製作方法，其中在移除部分該介電層之後，該第一開口暴露出部分該預鑄模導線層，且該晶片配置於該預鑄模導線層上。
- 如申請專利範圍第5項所述的半導體封裝結構的製作方法，更包括： 在移除部分該介電層時，形成多個第二開口。
- 如申請專利範圍第6項所述的半導體封裝結構的製作方法，其中該晶片以多條導線通過該些第二開口電性接合於該預鑄模導線層。
- 一種半導體封裝結構，包括： 一預鑄模導線層，包括一圖案化線路層與一第一封裝膠體，該圖案化線路層包括多個彼此分離的接墊，該第一封裝膠體填充於該些接墊之間； 一介電層，連接該預鑄模導線層，其中該預鑄模導線層或該介電層具有一第一開口； 一晶片，配置於該第一開口內，並且電性連接該預鑄模導線層；以及 一第二封裝膠體，配置於該介電層或該預鑄模導線層上，且包覆該晶片。
- 如申請專利範圍第8項所述的半導體封裝結構，其中該預鑄模導線層具有該第一開口，該第一開口暴露出部分該介電層，且該晶片配置於該介電層上。
- 如申請專利範圍第9項所述的半導體封裝結構，其中該晶片以多條導線電性接合於該預鑄模導線層。
- 如申請專利範圍第9項所述的半導體封裝結構，更包括： 多個外部連接端子，該介電層具有多個第二開口，以暴露出部分該預鑄模導線層，其中該些外部連接端子分別配置於該些第二開口內，並與該預鑄模導線層電性連接。
- 如申請專利範圍第8項所述的半導體封裝結構，其中該介電層具有該第一開口，該第一開口暴露出部分該預鑄模導線層，且該晶片配置於該預鑄模導線層上。
- 如申請專利範圍第12項所述的半導體封裝結構，其中該介電層具有多個第二開口，且該晶片以多條導線通過該些第二開口電性接合於該預鑄模導線層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104141648A TWI590407B (zh) | 2015-12-11 | 2015-12-11 | 半導體封裝結構及其製作方法 |
| CN201610098987.4A CN106876340B (zh) | 2015-12-11 | 2016-02-23 | 半导体封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104141648A TWI590407B (zh) | 2015-12-11 | 2015-12-11 | 半導體封裝結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201721824A true TW201721824A (zh) | 2017-06-16 |
| TWI590407B TWI590407B (zh) | 2017-07-01 |
Family
ID=59239378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104141648A TWI590407B (zh) | 2015-12-11 | 2015-12-11 | 半導體封裝結構及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106876340B (zh) |
| TW (1) | TWI590407B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190013214A1 (en) * | 2017-07-10 | 2019-01-10 | Powertech Technology Inc. | Package structure and manufacturing method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534859B1 (en) * | 2002-04-05 | 2003-03-18 | St. Assembly Test Services Ltd. | Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package |
| US8987022B2 (en) * | 2011-01-17 | 2015-03-24 | Samsung Electronics Co., Ltd. | Light-emitting device package and method of manufacturing the same |
| US8937382B2 (en) * | 2011-06-27 | 2015-01-20 | Intel Corporation | Secondary device integration into coreless microelectronic device packages |
| US8866286B2 (en) * | 2012-12-13 | 2014-10-21 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Single layer coreless substrate |
| TWI500130B (zh) * | 2013-02-27 | 2015-09-11 | 矽品精密工業股份有限公司 | 封裝基板及其製法暨半導體封裝件及其製法 |
| CN103500713A (zh) * | 2013-09-28 | 2014-01-08 | 宁波康强电子股份有限公司 | 预包封引线框架的制造方法 |
| MY184608A (en) * | 2013-12-10 | 2021-04-07 | Carsem M Sdn Bhd | Pre-molded integrated circuit packages |
-
2015
- 2015-12-11 TW TW104141648A patent/TWI590407B/zh active
-
2016
- 2016-02-23 CN CN201610098987.4A patent/CN106876340B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876340A (zh) | 2017-06-20 |
| CN106876340B (zh) | 2019-04-02 |
| TWI590407B (zh) | 2017-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6762118B2 (en) | Package having array of metal pegs linked by printed circuit lines | |
| TWI582921B (zh) | 半導體封裝結構及其製作方法 | |
| US20140367850A1 (en) | Stacked package and method of fabricating the same | |
| US7834469B2 (en) | Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame | |
| CN107424973B (zh) | 封装基板及其制法 | |
| US8772089B2 (en) | Chip package structure and manufacturing method thereof | |
| TWI455213B (zh) | 無外引腳封裝結構及其製作方法 | |
| US20090278243A1 (en) | Stacked type chip package structure and method for fabricating the same | |
| TWM563659U (zh) | 薄膜覆晶封裝結構 | |
| US10573590B2 (en) | Multi-layer leadless semiconductor package and method of manufacturing the same | |
| US6344687B1 (en) | Dual-chip packaging | |
| US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
| TWI590407B (zh) | 半導體封裝結構及其製作方法 | |
| TWI757133B (zh) | 四方扁平無引腳封裝結構 | |
| US20080164601A1 (en) | Chip package structure | |
| TWI720687B (zh) | 晶片封裝結構及其製作方法 | |
| US9318354B2 (en) | Semiconductor package and fabrication method thereof | |
| TWI582864B (zh) | 半導體封裝結構及其製作方法 | |
| TWI582903B (zh) | 半導體封裝結構及其製作方法 | |
| TWI575619B (zh) | 半導體封裝結構及其製作方法 | |
| TWI590349B (zh) | 晶片封裝體及晶片封裝製程 | |
| TWI718947B (zh) | 半導體封裝元件及其製造方法 | |
| KR101187913B1 (ko) | 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 | |
| JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| TWI596678B (zh) | 半導體封裝結構及其製作方法 |