CN103500713A - 预包封引线框架的制造方法 - Google Patents

预包封引线框架的制造方法 Download PDF

Info

Publication number
CN103500713A
CN103500713A CN201310455725.5A CN201310455725A CN103500713A CN 103500713 A CN103500713 A CN 103500713A CN 201310455725 A CN201310455725 A CN 201310455725A CN 103500713 A CN103500713 A CN 103500713A
Authority
CN
China
Prior art keywords
base material
male
female mold
lead frame
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310455725.5A
Other languages
English (en)
Inventor
郑康定
黎超丰
邓道斌
曹光伟
李昌文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NINGBO KANGQIANG ELECTRONICS CO Ltd
Original Assignee
NINGBO KANGQIANG ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NINGBO KANGQIANG ELECTRONICS CO Ltd filed Critical NINGBO KANGQIANG ELECTRONICS CO Ltd
Priority to CN201310455725.5A priority Critical patent/CN103500713A/zh
Publication of CN103500713A publication Critical patent/CN103500713A/zh
Priority to TW103102247A priority patent/TW201513285A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明提供一种预包封引线框架的制造方法,它包括以下步骤:蚀刻;对基材的蚀刻区采用环氧树脂材料进行预包封;通过电解或机械抛光去除基材表面残留的环氧树脂;对基材正面的电镀区域进行电镀。该方法使引线框架制造成本低,使用该方法制得的引线框架进行制造集成电路元件,得到的集成电路元件表面平整、保证其整体性能。

Description

预包封引线框架的制造方法
技术领域
本发明涉及引线框架技术领域,具体涉及一种预包封引线框架的制造方法。
背景技术
引线框架作为集成电路的芯片载体,是制作生产集成电路半导体元件的基本部件。现有技术中引线框架的制作一般以铜合金片为基材,经过蚀刻、电镀、背面贴胶带后成为引线框架,该引线框架继续上芯片、焊引线、塑封、撕胶带、背面镀锡、切割成型等一系列步骤后,制成集成电路(IC)元件。该引线框架的制作方法存在以下缺陷:(1)背面贴胶带时需要使用的胶带价格比较昂贵,导致引线框架的制作成本高;(2)胶带的材质为塑料、基材为铜合金片,塑料和铜合金的热物理性能、热膨胀系数都不相同,导致后续焊引线过程中温度升高时基材和胶带的弯曲程度不同,从而导致制作成的集成电路元件变形、表面不平整,影响集成电路元件的整体性能。
发明内容
本发明所要解决的技术问题是提供一种预包封引线框架的制造方法,该方法使引线框架制造成本低,使用该方法制得的引线框架进行制造集成电路元件,得到的集成电路元件表面平整、保证其整体性能。
本发明所采用的技术方案为:
一种预包封引线框架的制造方法,包括以下步骤:
(1)蚀刻:对铜合金片基材进行蚀刻;
(2)预包封:在凹凸模具上进行,所述凹凸模具为表面设置有与铜合金片基材蚀刻形成的蚀刻槽尺寸和位置匹配的凹槽、并设置有与凹槽连通的流道,将基材蚀刻面朝向凹凸模具放置于凹凸模具上,并将基材的蚀刻槽与凹凸模具上的凹槽位置一一对应后将基材与凹凸模具进行定位,然后使用外用泵将液化的环氧树脂材料通过流道打入凹凸模具的凹槽,待环氧树脂固化粘合于基材后将基材从凹凸模具上取下;
(3)去溢料:通过电解去除基材表面残留的环氧树脂,或采用机械抛光去除基材表面残留的环氧树脂;
(4)电镀:对基材正面的电镀区域进行电镀,电镀金属为银或镍钯金,当为镍钯金时在基材表面依次电镀镍层0.5-2.0um、钯层20-150nm、金层3-15nm。
所述步骤(3)中电解去除具体为将基材置于钠盐浓度25.0-40.0%(质量体积百分比)、磷酸盐浓度25.0-40.0%(质量体积百分比)、氢氧化钠浓度15.0-20.0%(质量体积百分比)、硅酸盐浓度7.0-10.0%(质量体积百分比)、焦磷酸钾浓度3.0-5.0%(质量体积百分比)的溶液中进行电解,其中电流大小为10-30A,电解时间为10-30分钟。
所述步骤(3)中机械抛光具体为使用180-200目的细砂轮,通过细砂轮的高速转轮对基材表面残留的环氧树脂进行物理抛光去除。
为完整说明本发明在整个集成电路元件制作过程中的情况,以下是包含了本发明预包封引线框架制造方法技术方案的集成电路元件的制作过程:
(1)蚀刻:对铜合金片基材进行蚀刻,蚀刻的具体方法与现有技术中同。所述对铜合金片基材的蚀刻可以是蚀穿、也可以是半蚀、又或者既有蚀穿又有半蚀,具体根据引线框架和客户需求进行调整设计。
(2)预包封:在凹凸模具上进行,所述凹凸模具为表面设置有与蚀刻形成的蚀刻槽尺寸和位置匹配的凹槽、并设置有与凹槽连通的流道,预包封过程为将基材放置于凹凸模具上,并将基材的蚀刻槽与凹凸模具上的凹槽位置一一对应后将基材与凹凸模具进行定位,然后使用外用泵将液化的环氧树脂材料通过流道打入凹凸模具的凹槽,待环氧树脂固化粘合于基材后将基材从凹凸模具上取下。
(3)去溢料:通过电解去除基材表面残留的环氧树脂,或采用机械抛光去除基材表面残留的环氧树脂,其中电解去除具体为将基材置于钠盐浓度25.0-40.0%(质量体积百分比)、磷酸盐浓度25.0-40.0%(质量体积百分比)、氢氧化钠浓度15.0-20.0%(质量体积百分比)、硅酸盐化合物浓度7.0-10.0%(质量体积百分比)、焦磷酸钾浓度3.0-5.0%(质量体积百分比)的溶液中进行电解,其中电流大小为10-30A,电解时间为10-30分钟;机械抛光具体为使用180-200目的细砂轮,通过细砂轮的高速转轮对基材表面残留的环氧树脂进行物理抛光去除。
(4)电镀:在基材正面根据需要对局部区域进行电镀,电镀金属为银或镍钯金,当为镍钯金时在基材表面依次电镀镍层0.5-2.0um、钯层20-150nm、金层3-15nm。
(5)上芯片:在基材的正面中心区域装上芯片。
(6)焊线:在芯片与电镀区之间进行焊接引线。
(7)塑封:对基材正面进行塑封,塑封的材料为环氧树脂。
(8)镀锡:对基材背面进行镀锡处理。
(9)切割成型:根据客户或使用需要切割一定尺寸,得到集成电路元件。
与现有技术相比,本发明具有以下显著优点和有益效果:本发明采用预包封加上去溢料来代替现有技术的贴胶带,省去了使用价格昂贵的胶带材料,使引线框架乃至集成电路元件的制作成本降低;更为重要的是,将环氧树脂填充于铜合金片基材蚀刻形成的空隙内,而不是粘贴在基材的表面,所以不存在不同材质热膨胀系数不同的问题,进而在后续焊引线过程中温度升高时基材便不会弯曲,从而保证了制作成的集成电路元件的表面平整度,保证了制成的集成电路元件的整体性能。
附图说明
图1所示的是包含了本发明预包封引线框架制造方法的集成电路元件的制作方法。其中:1、铜合金片;2、第一塑封区;3、电镀层;4、芯片;5、引线;6、第二塑封区;7、锡层;8、集成电路元件。
具体实施方式
以下结合实施例对本发明作进一步具体描述,但不局限于此。
本实施例提供一种包含了本发明预包封引线框架制造方法的集成电路元件的制作方法,以铜合金片1为基材,依次经过以下步骤:
(1)蚀刻:对铜合金片1基材进行蚀刻,得到图1(a)所示,蚀刻的具体方法与现有技术中同。本实施例采用的是蚀穿加半蚀。
(2)预包封:在凹凸模具上进行,所述凹凸模具为表面设置有与蚀刻形成的蚀刻槽尺寸和位置匹配的凹槽、并设置有与凹槽连通的流道,预包封过程为将基材放置于凹凸模具上,并将基材的蚀刻槽与凹凸模具上的凹槽位置一一对应后将基材与凹凸模具进行定位,然后使用外用泵将液化的环氧树脂材料通过流道打入凹凸模具的凹槽,待环氧树脂固化粘合于基材后形成第一塑封区2,将基材从凹凸模具上取下,得到如图1(b)所示。
(3)去溢料:通过电解去除基材表面残留的环氧树脂,或采用机械抛光去除基材表面残留的环氧树脂,其中电解去除具体为将基材置于钠盐(如氯化钠、硫酸钠、碳酸钠、碳酸氢钠)浓度25.0-40.0%(质量体积百分比)、磷酸盐(如磷酸钙、磷酸二氢钠、磷酸氢二钠、磷酸钠)浓度25.0-40.0%(质量体积百分比)、氢氧化钠浓度15.0-20.0%(质量体积百分比)、硅酸盐(如硅酸钠、硅酸铝)浓度7.0-10.0%(质量体积百分比)、焦磷酸钾浓度3.0-5.0%(质量体积百分比)的溶液中进行电解,其中电流大小为10-30A,电解时间为10-30分钟;机械抛光具体为使用180-200目的细砂轮,通过细砂轮的高速转轮对基材表面残留的环氧树脂进行物理抛光去除,得到如图1(c)所示。
(4)电镀:在基材正面根据需要对局部区域进行电镀,形成电镀层3,电镀金属为银或镍钯金,当为镍钯金时在基材表面依次电镀镍层0.5-2.0um、钯层20-150nm、金层3-15nm,得到如图1(d)所示。
(5)上芯片:在基材的正面中心区域装上芯片4,得到如图1(e)所示。
(6)焊线:在芯片与电镀区之间进行焊接引线5,得到如图1(f)所示。
(7)塑封:对基材正面进行塑封,塑封的材料为环氧树脂,形成第二塑封区6,得到如图1(g)所示。
(8)镀锡:对基材背面进行镀锡处理,形成锡层7,得到如图1(h)所示。
(9)切割成型:根据客户或使用需要切割一定尺寸,得到集成电路元件8,如图1(i)所示。
本发明的上述实施例是对本发明的说明而不能用于限制本发明,与本发明的权利要求书相当的含义和范围内的任何改变,都应认为是包括在权利要求书的范围内。

Claims (3)

1.一种预包封引线框架的制造方法,其特征在于:包括以下步骤:
(1)蚀刻:对铜合金片基材进行蚀刻;
(2)预包封:在凹凸模具上进行,所述凹凸模具为表面设置有与铜合金片基材蚀刻形成的蚀刻槽尺寸和位置匹配的凹槽、并设置有与凹槽连通的流道,将基材蚀刻面朝向凹凸模具放置于凹凸模具上,并将基材的蚀刻槽与凹凸模具上的凹槽位置一一对应后将基材与凹凸模具进行定位,然后使用外用泵将液化的环氧树脂材料通过流道打入凹凸模具的凹槽,待环氧树脂固化粘合于基材后将基材从凹凸模具上取下;
(3)去溢料:通过电解去除基材表面残留的环氧树脂,或采用机械抛光去除基材表面残留的环氧树脂;
(4)电镀:对基材正面的电镀区域进行电镀,电镀金属为银或镍钯金,当为镍钯金时在基材表面依次电镀镍层0.5-2.0um、钯层20-150nm、金层3-15nm。
2.根据权利要求1所述的预包封引线框架的制造方法,其特征在于:所述步骤(3)中电解去除具体为将基材置于钠盐浓度25.0-40.0%、磷酸盐浓度25.0-40.0%、氢氧化钠浓度15.0-20.0%、硅酸盐浓度7.0-10.0%、焦磷酸钾浓度3.0-5.0%的溶液中进行电解,其中电流大小为10-30A,电解时间为10-30分钟,以上百分数均为质量体积百分比。
3.根据权利要求1所述的预包封引线框架的制造方法,其特征在于:所述步骤(3)中机械抛光具体为使用180-200目的细砂轮,通过细砂轮的高速转轮对基材表面残留的环氧树脂进行物理抛光去除。
CN201310455725.5A 2013-09-28 2013-09-28 预包封引线框架的制造方法 Pending CN103500713A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310455725.5A CN103500713A (zh) 2013-09-28 2013-09-28 预包封引线框架的制造方法
TW103102247A TW201513285A (zh) 2013-09-28 2014-01-22 預包封導線架的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310455725.5A CN103500713A (zh) 2013-09-28 2013-09-28 预包封引线框架的制造方法

Publications (1)

Publication Number Publication Date
CN103500713A true CN103500713A (zh) 2014-01-08

Family

ID=49865906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310455725.5A Pending CN103500713A (zh) 2013-09-28 2013-09-28 预包封引线框架的制造方法

Country Status (2)

Country Link
CN (1) CN103500713A (zh)
TW (1) TW201513285A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244347A (zh) * 2014-07-07 2016-01-13 万国半导体股份有限公司 一种新型嵌入式封装及封装方法
CN105470232A (zh) * 2015-12-30 2016-04-06 宁波康强电子股份有限公司 一种预包封引线框架的制造方法
CN106011993A (zh) * 2016-05-16 2016-10-12 昆山艾森半导体材料有限公司 一种电解去溢料溶液及其制备方法
CN106378682A (zh) * 2016-09-30 2017-02-08 西安微电子技术研究所 一种基于环氧树脂包封的待镀电路的加工方法
CN106876340A (zh) * 2015-12-11 2017-06-20 南茂科技股份有限公司 半导体封装结构及其制作方法
CN115093542A (zh) * 2022-07-20 2022-09-23 杜彪 降低环氧树脂总氯含量的方法、超高纯环氧树脂及其应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101336156A (zh) * 2005-11-25 2008-12-31 第一精工株式会社 树脂密封模具装置及树脂密封方法
CN102324415A (zh) * 2011-09-13 2012-01-18 江苏长电科技股份有限公司 无基岛预填塑封料先刻后镀引线框结构及其生产方法
CN102473651A (zh) * 2009-07-06 2012-05-23 瑞萨电子株式会社 半导体器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101336156A (zh) * 2005-11-25 2008-12-31 第一精工株式会社 树脂密封模具装置及树脂密封方法
CN102473651A (zh) * 2009-07-06 2012-05-23 瑞萨电子株式会社 半导体器件的制造方法
CN102324415A (zh) * 2011-09-13 2012-01-18 江苏长电科技股份有限公司 无基岛预填塑封料先刻后镀引线框结构及其生产方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244347A (zh) * 2014-07-07 2016-01-13 万国半导体股份有限公司 一种新型嵌入式封装及封装方法
CN105244347B (zh) * 2014-07-07 2018-09-11 万国半导体股份有限公司 一种嵌入式封装及封装方法
CN106876340A (zh) * 2015-12-11 2017-06-20 南茂科技股份有限公司 半导体封装结构及其制作方法
CN106876340B (zh) * 2015-12-11 2019-04-02 南茂科技股份有限公司 半导体封装结构及其制作方法
CN105470232A (zh) * 2015-12-30 2016-04-06 宁波康强电子股份有限公司 一种预包封引线框架的制造方法
CN106011993A (zh) * 2016-05-16 2016-10-12 昆山艾森半导体材料有限公司 一种电解去溢料溶液及其制备方法
CN106378682A (zh) * 2016-09-30 2017-02-08 西安微电子技术研究所 一种基于环氧树脂包封的待镀电路的加工方法
CN115093542A (zh) * 2022-07-20 2022-09-23 杜彪 降低环氧树脂总氯含量的方法、超高纯环氧树脂及其应用
CN115093542B (zh) * 2022-07-20 2023-12-05 智仑超纯环氧树脂(西安)有限公司 降低环氧树脂总氯含量的方法、超高纯环氧树脂及其应用

Also Published As

Publication number Publication date
TW201513285A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
CN103500713A (zh) 预包封引线框架的制造方法
CN213546266U (zh) 用于半导体器件的引线框和半导体器件
CN103022321B (zh) 一种chip-led的制作方法及chip-led
CN202259243U (zh) 一种球焊后框架贴膜封装件
CN106128965A (zh) 一种无基板封装器件的制作方法
JP2014187122A (ja) Ledパッケージとその製造方法
TWI625837B (zh) 預包封引線框架的製造方法
JP2010287741A (ja) リードフレームとその製造方法、及び半導体装置
JP5678980B2 (ja) 回路部材の製造方法
CN105225972A (zh) 一种半导体封装结构的制作方法
CN105514079A (zh) 集成电路封装结构及其生产工艺
CN103258933B (zh) 晶片型led线路板运用镀铜防止封装过程中溢胶的方法
US20140061921A1 (en) Gold bonding in semiconductor devices using porous gold
JP2014146827A (ja) 回路部材の表面積層構造
CN105321867B (zh) 一种互联载板的制作方法
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
CN204216033U (zh) 引线框架、半导体封装体
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
CN103247539B (zh) 引线框架的环氧树脂流出防止方法及用其制造的引线框架
CN105870100A (zh) 一种超薄封装件及其制作工艺
JP5353954B2 (ja) 回路部材、及び半導体装置
CN105206594A (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
CN105895615A (zh) 一种超薄封装元件及其制作工艺
CN102024711B (zh) 一种提高plcc封装集成电路合格率的方法
CN105355567A (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140108