CN105870100A - 一种超薄封装件及其制作工艺 - Google Patents

一种超薄封装件及其制作工艺 Download PDF

Info

Publication number
CN105870100A
CN105870100A CN201510002443.9A CN201510002443A CN105870100A CN 105870100 A CN105870100 A CN 105870100A CN 201510002443 A CN201510002443 A CN 201510002443A CN 105870100 A CN105870100 A CN 105870100A
Authority
CN
China
Prior art keywords
silver coating
chip
copper
layer
articulamentum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510002443.9A
Other languages
English (en)
Inventor
宋波
梁大钟
施保球
刘兴波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Style Science And Technology Ltd
Original Assignee
Guangdong Style Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Style Science And Technology Ltd filed Critical Guangdong Style Science And Technology Ltd
Priority to CN201510002443.9A priority Critical patent/CN105870100A/zh
Publication of CN105870100A publication Critical patent/CN105870100A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

本发明公开了一种超薄封装件，包括塑封体以及封装在塑封体内的芯片、镀银层、镀NiPdAu层、铜连接层和键合线，芯片、镀银层、铜连接层、镀NiPdAu层和键合线构成了电路的电源和信号通道，所述的铜连接层有多个，每个铜连接层的上表面和下表面分别设置有镀银层和镀NiPdAu层，所述的多个镀银层相互独立，所述的芯片设置在部分镀银层上，无芯片的镀银层通过键合线与芯片连接，由于可以免电镀、免贴膜，生产成本可以大幅降低，产品更有竞争力；还公开了上述超薄封装件的制作工艺，采用普通框架即可进行产品制作流程，无需过多加工框架载体，缩短设计周期，降低成本，更好地实现芯片与载体的互联，使I/O 更加密集。

Description

一种超薄封装件及其制作工艺
技术领域
本发明属于集成电路封装技术领域，具体涉及一种超薄封装件及其制作工艺。
背景技术
集成电路的QFN(Quad Flat No-leadPackage，方形扁平无引脚封装)和DFN(Dual Flat Package，双侧引脚扁平封装)近几年随着通讯设备(如基站、交换机)、智能手机、便携式设备(如平板电脑)、可穿戴设备(如智能手表、智能眼镜、智能手环等)的普及而迅速发展，特别适用于有高频、高带宽、低噪声、高导热、小体积、高速度等电性需求的大规模集成电路的封装。
QFN/DFN有效地利用了引线脚的封装空间，从而大幅度地提高了封装效率。该封装由于引线短小、塑封体尺寸小、封装体薄，可以使CPU体积缩小30％-50％，同时具有良好的散热性能。
传统的QFN/DFN主要存在以下不足：一是设计及制作周期长，成本比较高；二是凸点的排布以及I/O的密集程度受到框架设计及框架制造工艺的限制；三是框架在腐蚀变薄后，在模具内有滑动的风险，封装可靠性得不到保障；四是传统的QFN/DFN产品厚度仍然比较大，无法满足当前的便携式设备对小体积、高密度封装的需求。
发明内容
本发明的目的之一是针对上述现有技术的不足，提供一种基于键合线连接的免贴膜、免电镀的超薄封装件。
本发明解决其技术问题所采用的技术方案是：一种超薄封装件，包括塑封体以及封装在塑封体内的芯片、镀银层、镀NiPdAu层、铜连接层和键合线，芯片、镀银层、铜连接层、镀NiPdAu层和键合线构成了电路的电源和信号通道，所述的铜连接层有多个，每个铜连接层的上表面和下表面分别设置有镀银层和镀NiPdAu层，所述的多个镀银层相互独立，所述的芯片设置在部分镀银层上，无芯片的镀银层段通过键合线与芯片连接。
所述的一种超薄封装件，其无芯片的镀银层上设置有与键合线连接的金属凸点，所述的金属凸点、芯片、镀银层、铜连接层、镀NiPdAu层和键合线构成了电路的电源和信号通道。
所述的一种超薄封装件，其镀银层和镀NiPdAu层的厚度为3—5um。
所述的一种超薄封装件，其塑封体的厚度小于0.35mm。
所述的一种超薄封装件，其铜连接层下端的一组相对边设置有倒角。
所述的一种超薄封装件，其倒角为直角倒角。
本发明的另一目的是提供一种上述超薄封装件的制作工艺，该生产方法制作出来的超薄封装件制作周期短、成本较低、I/O的密集程度和封装可靠性更高。
本发明解决其技术问题所采用的技术方案是：一种超薄封装件的制作工艺，按照如下步骤进行
a)、框架镀NiPdAu：在引线框架上镀一层3—5um厚度的NiPdAu；
b)、生长铜倒角连接层：在镀NiPdAu层上生长一层厚度为50—100um的铜连接层，并将铜连接层下端的一组相对边腐蚀成倒角形状；
c)、铜连接层镀银：在铜连接层上表面镀一层厚度为3—5um的镀银层；
d)、晶圆减薄：减薄至厚度为50—200μm，粗糙度Ra为0.10mm—0.05mm；
e)、划片：厚度在150μm以上晶圆与普通集成电路扁平封装件划片工艺相 同，但厚度在150μm以下晶圆，使用双刀划片机划片；
f)、上芯：芯片通过镀银层和引线框架连通；
g)、压焊或做金属凸点：芯片和无芯片的镀银层通过键合线直接压焊连接，或无芯片的镀银层上做金属凸点，然后在芯片焊区直接打键合线到所述的金属凸点上；
h)、塑封：塑封料填充满铜连接层下端的倒角凹槽，形成有效的防拖拉结构；
i)、框架腐蚀：用化学溶液腐蚀掉全部引线框架，直至露出镀NiPdAu层；
j)、切割，包装。
所述的一种超薄封装件的制作工艺，其步骤b)中的铜连接层采用A194。
本发明的有益效果是：通过电镀银之后在植有的金属凸点上直接压焊，也可通过电镀银后直接打线的方法实现与外部电路的连通，封装件将镀NiPdAu层作为与外部电路的信号连接通道，相当于普通封装的“管脚”，可以省去电镀环节；在镀银层和框架基板之间增加一层铜连接层，铜连接层下端的一组相对边设置有倒角，塑封之后塑封料填充满铜倒角层的凹槽，形成有效的防拖拉结构，极大地降低了框架在腐蚀变薄后，在模具内滑动的风险。
本发明制作工艺采用普通框架即可进行产品制作流程，无需过多加工框架载体，缩短设计周期，降低成本，更好地实现芯片与载体的互联，使I/O更加密集。
附图说明
图1为引线框架的剖面图；
图2为引线框架镀NiPdAu后的剖面图；
图3为引线框架的镀NiPdAu层上生长出铜连接层并腐蚀出倒角后的剖面 图；
图4为铜连接层上镀银后的剖面图；
图5为产品上芯后的剖面图；
图6为框架植金属凸点后的剖面图；
图7为产品压焊后的剖面图；
图8为产品塑封后的剖面图；
图9为产品腐蚀框架后产品成品的剖面图；
图10为产品无金属凸点压焊后的剖面图；
图11为产品无金属凸点塑封后的剖面图；
图12为无金属凸点产品腐蚀框架后的产品成品剖面图。
各附图标记为：1—引线框架，2—金属凸点，3—芯片，4—塑封体，5—镀银层，6—镀NiPdAu层，7—铜连接层，8—键合线。
具体实施方式
下面结合附图对本发明作进一步详细说明。
参照图12所示，本发明公开了一种超薄封装件，包括塑封体4以及封装在塑封体4内的芯片3、镀银层5、镀NiPdAu层6、铜连接层7和键合线8，所述的芯片3、镀银层5、铜连接层7、镀NiPdAu层6和键合线8构成了电路的电源和信号通道，所述的铜连接层7有多个，每个铜连接层7的上表面设置有镀银层5，下表面设置有镀NiPdAu层6，所述的多个镀银层5相互独立，所述的芯片3设置在部分镀银层5上，无芯片3的镀银层5通过键合线8与芯片3连接。
进一步，如图9所示，在无芯片3的镀银层5上设置有与键合线8连接的金属凸点2，所述的金属凸点2、芯片3、镀银层5、铜连接层7、镀NiPdAu层6和键合线8构成了电路的电源和信号通道。
由于镀银层5和镀NiPdAu层6的厚度为3—5um，大大降低了QFN/DFN封装产品的厚度，可将塑封体4的厚度设置为小于0.35mm，而传统的QFN/DFN封装体厚度在0.7mm以上，本发明提供的技术可使封装体厚度减小100％。
更进一步，铜连接层7下端的一组相对边设置有倒角，作为一种优选的实施例，还可以将倒角设置成直角倒角，不仅形成有效的防拖拉结构，塑封之后塑封料填充满铜倒角层的凹槽，形成有效的防拖拉结构，极大地降低了框架在腐蚀变薄后，在模具内滑动的风险，还大大方便了铜连接层7的加工，同时，降低了塑封料压力，增加了塑封料与金属框架的接合面积，封装可靠性大幅提升。
一种上述超薄封装件的制作工艺，按照如下步骤进行：
第一步、框架镀NiPdAu
如图1所示，在引线框架1上镀一层3—5um厚度的NiPdAu，从而得到如图2所示的镀NiPdAu层6。
第二步、生长铜倒角连接层7
如图3所示，在镀NiPdAu层6上生长一层厚度为50—100um的铜连接层7，并将铜连接层7下端的一组相对边腐蚀成倒角形状，作为一种具体的实施例，铜连接层7采用牌号为A194的铜。
第三步、铜连接层7镀银
如图4所示，在铜连接层7上表面镀一层厚度为3—5um的镀银层5。
第四步、晶圆减薄。
减薄厚度50—200μm，粗糙度Ra 0.10—0.05mm。
第五步、划片
厚度在150μm以上晶圆与普通集成电路扁平封装件划片工艺相同，但厚度 在150μm以下晶圆，使用双刀划片机划片。
第六步、上芯
如图5所示，芯片3通过镀银层5和铜连接层7连通。
第七步、压焊或做金属凸点2
芯片3和无芯片3的镀银层5通过键合线8直接压焊连接，可以省略做金属凸点2的步骤，无金属凸点2的产品如图10所示。
或者，如图6所示，在无芯片3的镀银层5上做金属凸点2，然后在芯片3焊区直接打键合线8到所述的金属凸点2上，最终得到如图7所示产品。
第八步、塑封
如图8所示，同常规方法，塑封料填充满铜连接层7下端的倒角凹槽，形成有效的防拖拉结构，这样就极大地提高了封装可靠性。
无金属凸点2的产品塑封之后如图11所示。
第九步、框架腐蚀
用化学溶液腐蚀掉全部引线框架1，直至露出镀NiPdAu层6用化学溶液腐蚀掉全部引线框架1，露出镀NiPdAu层6，最终得到如图9所示产品成品。
无金属凸点2的产品框架腐蚀之后如图12所示。
第十步、切割，包装
此步骤同常规方法。
本发明采用普通框架即可进行产品制作流程，无需过多加工框架载体，缩短设计周期，降低成本，更好地实现芯片与载体的互联，使I/O更加密集。
传统的QFN/DFN框架，为了防止塑封时发生“溢胶”，在框架背面贴有一层膜，而本发明由于框架上面镀了一层NiPdAu，可以起到隔离塑封料的作用，塑 封后腐蚀掉框架，同样可以起到防止“溢胶”的作用，这样就可以省去框架厂商“贴膜”的过程。
由于本发明提供的封装件可以免电镀、免贴膜，生产成本可以大幅降低，产品更有竞争力。
上述实施例仅例示性说明本发明的原理及其功效，以及部分运用的实施例，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (8)

1.一种超薄封装件，其特征在于：包括塑封体（4）以及封装在塑封体（4）内的芯片（3）、镀银层（5）、镀NiPdAu层（6）、铜连接层（7）和键合线（8），芯片（3）、镀银层（5）、铜连接层（7）、镀NiPdAu层（6）和键合线（8）构成了电路的电源和信号通道，所述的铜连接层（7）有多个，每个铜连接层（7）的上表面和下表面分别设置有镀银层（5）和镀NiPdAu层（6），所述的多个镀银层（5）相互独立，所述的芯片（3）设置在部分镀银层（5）上，无芯片（3）的镀银层（5）通过键合线（8）与芯片（3）连接。
2.根据权利要求1所述的一种超薄封装件，其特征在于，所述无芯片（3）的镀银层（5）上设置有与键合线（8）连接的金属凸点（2），所述的金属凸点（2）、芯片（3）、镀银层（5）、铜连接层（7）、镀NiPdAu层（6）和键合线（8）构成了电路的电源和信号通道。
3.根据权利要求1或2所述的一种超薄封装件，其特征在于，所述的镀银层（5）和镀NiPdAu层（6）的厚度为3—5um。
4.根据权利要求3所述的一种超薄封装件，其特征在于，所述的塑封体（4）的厚度小于0.35mm。
5.根据权利要求4所述的一种超薄封装件，其特征在于，所述的铜连接层（7）下端的一组相对边设置有倒角。
6.根据权利要求5所述的一种超薄封装件，其特征在于，所述的倒角为直角倒角。
7.一种如根据权利要求1所述超薄封装件的制作工艺，其特征在于，按照如下步骤进行：
a）、框架镀NiPdAu在引线框架（1）上镀一层3—5um厚度的NiPdAu；
b）、生长铜倒角连接层在镀NiPdAu层（6）上生长一层厚度为50—100um的铜连接层（7），并将铜连接层（7）下端的一组相对边腐蚀成倒角形状；
c）、铜连接层（7）镀银在铜连接层（7）上表面镀一层厚度为3—5um的镀银层（5）；
d）、晶圆减薄减薄至厚度为50—200μm，粗糙度Ra为0.10—0.05mm；
e）、划片厚度在150μm以上晶圆与普通集成电路扁平封装件划片工艺相同，但厚度在150μm以下晶圆，使用双刀划片机划片；
f）、上芯芯片（3）通过镀银层（5）和引线框架（1）连通；
g）、压焊或做金属凸点（2）芯片（3）和无芯片（3）的镀银层（5）通过键合线（8）直接压焊连接或者，无芯片（3）的镀银层（5）上做金属凸点（2），然后在芯片（3）焊区直接打键合线（8）到所述的金属凸点（2）上；
h）、塑封塑封料填充满铜连接层（7）下端的倒角凹槽，形成有效的防拖拉结构；
i）、框架腐蚀用化学溶液腐蚀掉全部引线框架（1），直至露出镀NiPdAu层（6）；
j）、切割，包装。
8. 根据权利要求7所述的一种超薄封装件的制作工艺，其特征在于，所述步骤b）中的铜连接层（7）采用A194。
CN201510002443.9A 2015-01-05 2015-01-05 一种超薄封装件及其制作工艺 Pending CN105870100A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510002443.9A CN105870100A (zh) 2015-01-05 2015-01-05 一种超薄封装件及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510002443.9A CN105870100A (zh) 2015-01-05 2015-01-05 一种超薄封装件及其制作工艺

Publications (1)

Publication Number Publication Date
CN105870100A true CN105870100A (zh) 2016-08-17

Family

ID=56622727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510002443.9A Pending CN105870100A (zh) 2015-01-05 2015-01-05 一种超薄封装件及其制作工艺

Country Status (1)

Country Link
CN (1) CN105870100A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653625A (zh) * 2017-02-04 2017-05-10 常州银河世纪微电子股份有限公司 超薄封装元件的制作工艺
CN112349673A (zh) * 2020-11-10 2021-02-09 江西芯世达微电子有限公司 一种基于键合线连接的超薄封装件及其制作工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131980A (zh) * 2006-08-23 2008-02-27 南茂科技股份有限公司 具有阵列接垫的晶片封装构造及其制造方法
CN101218673A (zh) * 2005-07-08 2008-07-09 Nxp股份有限公司 半导体装置
CN103346135A (zh) * 2013-06-10 2013-10-09 孙青秀 一种基于框架采用键合线连接技术的封装件及其制作工艺
CN203260570U (zh) * 2012-09-19 2013-10-30 孙青秀 一种基于框架腐蚀凸点的无载体式新型封装件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101218673A (zh) * 2005-07-08 2008-07-09 Nxp股份有限公司 半导体装置
CN101131980A (zh) * 2006-08-23 2008-02-27 南茂科技股份有限公司 具有阵列接垫的晶片封装构造及其制造方法
CN203260570U (zh) * 2012-09-19 2013-10-30 孙青秀 一种基于框架腐蚀凸点的无载体式新型封装件
CN103346135A (zh) * 2013-06-10 2013-10-09 孙青秀 一种基于框架采用键合线连接技术的封装件及其制作工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653625A (zh) * 2017-02-04 2017-05-10 常州银河世纪微电子股份有限公司 超薄封装元件的制作工艺
CN106653625B (zh) * 2017-02-04 2019-03-26 常州银河世纪微电子股份有限公司 超薄封装元件的制作工艺
CN112349673A (zh) * 2020-11-10 2021-02-09 江西芯世达微电子有限公司 一种基于键合线连接的超薄封装件及其制作工艺

Similar Documents

Publication Publication Date Title
US9627303B2 (en) Etching-before-packaging three-dimensional system-level metal circuit board structure inversely provided with chip, and technological method
CN105720034B (zh) 引线框架、半导体装置
US20070278701A1 (en) Semiconductor package and method for fabricating the same
CN103021994A (zh) 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
CN103346135A (zh) 一种基于框架采用键合线连接技术的封装件及其制作工艺
CN105514079A (zh) 集成电路封装结构及其生产工艺
CN204348715U (zh) 一种超薄封装件
CN105870100A (zh) 一种超薄封装件及其制作工艺
CN105895615A (zh) 一种超薄封装元件及其制作工艺
CN210743964U (zh) 基于光伏模块的封装框架
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN101090077A (zh) 半导体封装件及其制法
CN112349673A (zh) 一种基于键合线连接的超薄封装件及其制作工艺
CN107093588B (zh) 一种芯片双面垂直封装结构及封装方法
CN105225972A (zh) 一种半导体封装结构的制作方法
CN105470232A (zh) 一种预包封引线框架的制造方法
CN203260570U (zh) 一种基于框架腐蚀凸点的无载体式新型封装件
CN105551971A (zh) 基于Flip-chip连接的集成电路封装结构及封装工艺
CN103094128A (zh) 一种Fan-out Panel Level BGA封装件的制作工艺
CN204407321U (zh) 一种多圈超薄封装件
CN203589000U (zh) 一种基于无框架csp封装背面植球塑封封装件
CN203481213U (zh) 一种基于框架采用键合线连接技术的封装件
CN204348707U (zh) 一种超薄的封装元件
CN214956854U (zh) 芯片封装结构
CN112349674A (zh) 一种基于Flip-chip连接的超薄封装件及其制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160817

RJ01 Rejection of invention patent application after publication