CN107093588B - 一种芯片双面垂直封装结构及封装方法 - Google Patents

一种芯片双面垂直封装结构及封装方法 Download PDF

Info

Publication number
CN107093588B
CN107093588B CN201710266949.XA CN201710266949A CN107093588B CN 107093588 B CN107093588 B CN 107093588B CN 201710266949 A CN201710266949 A CN 201710266949A CN 107093588 B CN107093588 B CN 107093588B
Authority
CN
China
Prior art keywords
chip
pcb board
layer
several
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710266949.XA
Other languages
English (en)
Other versions
CN107093588A (zh
Inventor
张小辛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Chongqing Ltd
Original Assignee
China Resources Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Chongqing Ltd filed Critical China Resources Microelectronics Chongqing Ltd
Priority to CN201710266949.XA priority Critical patent/CN107093588B/zh
Publication of CN107093588A publication Critical patent/CN107093588A/zh
Application granted granted Critical
Publication of CN107093588B publication Critical patent/CN107093588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种芯片双面垂直封装结构及封装方法，通过在制备具有导电材料层的PCB板结构后，将芯片键合于PCB板结构键合区的导电材料上，并于PCB板结构的背面形成第一焊锡层后，利用塑封料对芯片进行塑封，之后对塑封料进行开窗，并于窗口中形成第二焊锡层，从而以极小的尺寸实现了芯片超薄、高性能的垂直封装，具有体积小巧，可靠性高等特点。

Description

一种芯片双面垂直封装结构及封装方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种芯片双面垂直封装结构及封装方法。
背景技术
目前，芯片封装技术不断追求薄型化、小型化、便携、高可靠性、低功耗和成本低廉发展。
传统常见的芯片主流封装形式大致分为：引线框架型，例如DIP(Dual In-linePackage，双列直插式封装)、SOP(Small Outline Package，小尺寸封装)、QFN(QuadFlatNo-lead Package，方形扁平无引脚封装)及QFP(Plastic Quad Flat Package，方形扁平式封装)等；球栅阵列型，例如：BGA(Ball Grid Array Package，球栅阵列封装)、FC-BGA(FlipChip BGA，覆晶技术球栅阵列封装)及μBGA等，这些封装方式都是需将芯片各极通过引线和外部引脚、框架连接，或者直接和引脚、框架连接键合，这样就造成最终封装成品的体积往往比芯片本身体积大好几倍，尤其是在垂直方向上，厚度较大，且封装成品内部易存在较大应力分布，同时，容易产生较不平整的上下接触表面，从而带来在线精度不高的问题，局限了在超薄型电子系统(如电子智能穿戴设备等)上的应用，这是本领域技术人员所不期望见到的。
发明内容
针对上述存在的问题，本发明公开了一种芯片双面垂直封装结构，包括：
PCB板，包括键合区和非键合区，且所述键合区的PCB板中贯穿设置有若干导电结构；
导电材料层，包括覆盖所述键合区的所述PCB板上表面的第一导电层和覆盖所述键合区的PCB板下表面的第二导电层，且所述第一导电层和所述第二导电层通过所述若干导电结构电连接；
第一焊锡层，覆盖所述键合区的所述第二导电层的下表面；
PCB阻焊层，设置于所述非键合区的所述PCB板的裸露的表面上，并将所述导电材料层的侧壁、所述第一焊锡层的侧壁以及部分所述的第二导电层下表面均予以覆盖；
设置有若干焊盘芯片，若干所述芯片的正面和背面均覆盖有银膜，且所述芯片设置于所述键合区的所述第一导电层的上表面，
塑封层，设置于所述第一导电层之上，以将所述第一导电层裸露的表面、所述PCB阻焊层的上表面、所述芯片除所述若干焊盘上表面之外的表面均予以覆盖；
第二焊锡层，设置于所述若干焊盘之上并与所述若干焊盘电连接。
上述的芯片双面垂直封装结构，其中，所述PCB板的材质为高分子聚合物。
上述的芯片双面垂直封装结构，其中，所述导电结构、所述第一导电层和所述第二导电层的材质均为铜。
上述的芯片双面垂直封装结构，其中，所述芯片的厚度为30-500μm。
上述的芯片双面垂直封装结构，其中，所述银膜的厚度为1-9μm。
本发明还公开了一种芯片双面垂直封装方法，包括如下步骤：
步骤S1，提供若干上表面设置有焊盘的芯片，且所述芯片的正面和背面均覆盖有银膜；
步骤S2，提供一PCB板结构，且所述PCB板结构设置有若干键合区和非键合区，且所述键合区和所述非键合区交替设置，所述PCB板结构包括PCB板、导电材料层和PCB阻焊层，所述键合区的PCB板中贯穿设置有若干导电结构，所述导电材料层包括覆盖所述键合区的PCB板上表面的第一导电层和覆盖所述键合区的所述PCB板下表面的第二导电层，且所述第一导电层和所述第二导电层通过所述若干导电结构电连接，所述PCB阻焊层设置于所述PCB板和所述第二导电层的部分表面；
步骤S3，将所述芯片的背面贴附于所述键合区的所述第一导电层的上表面；
步骤S4，于所述键合区的所述第二导电层的下表面形成第一焊锡层；
步骤S5，于所述芯片的上表面及其侧壁涂覆塑封材料以形成塑封层；
步骤S6，部分刻蚀所述塑封层以形成将覆盖所述若干焊盘上表面的所述银膜予以暴露的若干窗口；
步骤S7，于所述窗口中形成第二焊锡层；
步骤S8，于所述非键合区对所述PCB板结构进行切割，以形成独立的芯片封装结构。
上述的芯片双面垂直封装方法，其中，所述步骤S1包括：
步骤S11，提供一包括若干芯片的晶圆；
步骤S12，于所述晶圆的正面形成一层银膜，并从背面对所述晶圆进行减薄工艺后，于所述晶圆的背面形成一层银膜；
步骤S13，沿划片道对所述晶圆进行划片，以将若干所述芯片予以分离。
上述的芯片双面垂直封装方法，其中，所述步骤S2包括：
步骤S21，制备PCB板；
步骤S22，形成第一导电材料以将所述PCB板的上表面和下表面均予以覆盖；
步骤S23，刻蚀部分所述键合区的所述第一导电材料和PCB板，以形成暴露位于所述PCB板的下表面的所述第一导电材料的上表面的若干通孔，于所述通孔中充满第二导电材料以形成所述导电结构；
步骤S24，刻蚀部分所述非键合区中的所述第一导电材料以形成若干暴露所述PCB板上表面和下表面的开口，并于所述开口中和所述非键合区的所述第二导电层的部分下表面形成PCB阻焊层以形成所述PCB板结构。
上述的芯片双面垂直封装方法，其中，所述步骤S21具体为：采用高分子聚合物制备所述PCB板。
上述的芯片双面垂直封装方法，其中，所述步骤S3具体为：将所述芯片的背面通过导电胶粘结或焊料键合的方式贴附于所述键合区的所述第一导电层的上表面。
上述的芯片双面垂直封装方法，其中，所述步骤S4具体为：在280-320℃的温度条件下于所述键合区的所述第二导电层的下表面进行化学镀焊锡工艺以形成所述第一焊锡层。
上述的芯片双面垂直封装方法，其中，所述步骤S7具体为：在170-210℃的温度条件下于所述窗口中进行化学镀焊锡工艺以形成所述第二焊锡层。
上述的芯片双面垂直封装方法，其中，所述芯片的厚度为30-500μm。
上述的芯片双面垂直封装方法，其中，所述银膜的厚度为1-9μm。
上述发明具有如下优点或者有益效果：
1、超薄，小巧的封装尺寸；该封装方法主要是直接在芯片厚度基础上进行，提供超薄的负极PCB板和在接近芯片本身几百微米厚度范围内进行塑封，因此封装成品非常薄，且体积小巧。
2、封装应力可调，提高器件可靠性；和传统封装直接将芯片贴附在外框架底部基板上的做法相比，通过本方法制备所得PCB板，可通过调整中间层高分子聚合物的组分和配比，或者通孔(Via)之间的间距，孔径大小来获得和不同芯片之间的最佳应力匹配，从而达到减小内应力，提高了封装体可靠性的作用。
3、良好的可焊性；最终封装成品正面背面均有锡焊料保护，既有对Cu，Sn，Ag等金属良好的可焊性，同时又对芯片正面、背面金属具有保护作用，提高了可靠性。
4、侧壁保护佳，封装作业中不宜造成短路；由于本方法是将侧壁保护起来后才进行正面连接开窗和Pad的制作，所以有效地防止了封装打线作业中较常因淌料出现的短路现象，成品率大大提高。
5、良好的表面平整度；因芯片厚度减薄到很薄的程度，最多只有几百微米厚度，所以表面涂覆的塑封料厚度可做的比较薄，这样既可以获得较好的平整度，增加封装在线精密度，又可以减小封装的尺寸。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明实施例中芯片双面垂直封装的结构示意图；
图2是本发明实施例中制备芯片双面垂直封装的方法流程图；
图3～10是本发明实施例中芯片双面垂直封装方法的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
实施例一
如图1所示，本实施例涉及一种芯片104双面垂直封装结构，该封装结构包括PCB板100、导电材料层101、第一焊锡层102、PCB阻焊层103、设置有若干焊盘1041芯片104、塑封层105以及第二焊锡层106；具体的，上述PCB板100包括键合区和非键合区的PCB板100，且该键合区的PCB板100中贯穿设置有若干导电结构；导电材料层101包括覆盖键合区的PCB板100上表面的第一导电层和覆盖键合区的PCB板100下表面的第二导电层，且第一导电层和第二导电层通过上述若干导电结构电连接；第一焊锡层102覆盖键合区的第二导电层的下表面；PCB阻焊层103设置于非键合区的PCB板100的裸露的表面上，并将导电材料层101的侧壁、第一焊锡层102的侧壁以及部分的第二导电层下表面均予以覆盖；若干芯片104设置于键合区的第一导电层的上表面，且芯片104的正面和背面均覆盖有银膜；塑封层105设置于第一导电层之上，以将第一导电层裸露的表面、PCB阻焊层103的上表面、芯片104除若干焊盘1041上表面之外的表面(即塑封层105未覆盖若干焊盘1041之上的铜膜的尚表面)均予以覆盖；第二焊锡层106设置于若干焊盘1041之上并与若干焊盘1041电连接。
在本发明一个优选的实施例中，上述PCB板100的材质为高分子聚合物。
在本发明一个优选的实施例中，上述导电结构、第一导电层和第二导电层的材质均为铜。
在本发明一个优选的实施例中，上述芯片104的厚度为30-500μm(例如30μm、200μm、265μm或者500μm)。
在本发明一个优选的实施例中，上述银膜的厚度为1-9μm(例如1μm、3μm、5μm或者9μm等)。
实施例二
如图2所示，本发明涉及一种芯片200双面垂直封装方法，具体的，该封装方法包括如下步骤：
步骤S1，提供若干上表面设置有焊盘2001的芯片200，且该若干芯片200的正面和背面均覆盖有银膜(图中未示出)，如图3所示的结构。
在本发明一个优选的实施例中，上述芯片200的厚度为30-500μm(例如30μm、200μm、265μm或者500μm)。
在本发明一个优选的实施例中，银膜的厚度为1-9μm(例如1μm、3μm、5μm或者9μm等)。
在本发明一个优选的实施例中，上述步骤S1包括：
步骤S11，提供一包括若干芯片200的晶圆，且每个芯片200的上表面均设置有若干焊盘2001(可以为一个或多个焊盘2001)。
步骤S12，于晶圆的正面淀积形成一层银膜，并从背面对晶圆进行减薄工艺以将芯片200减薄到几十或者几百微米厚度不等后，于晶圆的背面淀积形成一层银膜；其中，银膜作为连接电极。
步骤S13，沿划片道对晶圆进行划片，以将若干芯片200予以分离；具体的，首先将晶圆背面贴附在带有绷环的划片膜上，然后沿划片道将晶圆划成单独的芯片200。
步骤S2，提供一PCB板结构201，且该PCB板结构201设置有若干键合区和非键合区，且键合区(该键合区即需芯片200键合的位置)和非键合区交替设置，该PCB板结构包括PCB板2011、导电材料层2012和PCB阻焊层2013，键合区的PCB板2011中贯穿设置有若干导电结构，该导电材料层2012包括覆盖键合区的PCB板2011上表面的第一导电层和覆盖键合区的PCB板2011下表面的第二导电层，且第一导电层和第二导电层通过若干导电结构电连接，上述PCB阻焊层2013覆盖部分PCB板2011的表面和部分第二导电层表面，如图4所示的结构。
在本发明一个优选的实施例中，上述步骤S2具体包括：
步骤S21，制备PCB板2011；具体的，采用高分子聚合物，例如：环氧树脂，聚酰亚胺树脂或者酚醛树脂等材料制备该PCB板2011。
步骤S22，形成第一导电材料以将PCB板2011的上表面和下表面均予以覆盖；具体的，通过电镀或者贴装等方式，使得PCB板2011的上表面和下表面覆盖一层第一导电材料(例如Cu)。
步骤S23，刻蚀部分键合区的第一导电材料和PCB板2011，以形成暴露位于PCB板2011的下表面的第一导电材料的上表面的若干通孔(VIA)，于通孔中充满第二导电材料(例如Cu)以形成将PCB板2011上下表面的第一导电材料(覆盖PCB板2011上表面的第一导电材料为第一导电层，覆盖PCB下表面的第一导电层材料为第二导电层)予以电连接的导电结构。
步骤S24，刻蚀部分非键合区中的第一导电材料以形成若干暴露PCB板2011上表面和下表面的开口，并于开口中和非键合区的第二导电层的部分下表面形成PCB阻焊层以形成PCB板结构。本实施例中的封装方法和传统封装直接将芯片200贴附在外框架底部基板上的做法相比，通过本方法制备所得PCB板结构，可通过调整中间高分子聚合物的组分和配比、通孔(Via)之间的间距或者孔径大小来获得和不同芯片之间的最佳应力匹配，从而达到减小应力，提高封装体可靠性的作用。
步骤S3，将芯片200的背面贴附于键合区的第一导电层的上表面，如图5所示的结构。
在本发明一个优选的实施例中，上述步骤S3具体为：将芯片200的背面通过导电胶粘结或焊料键合的方式贴附于键合区的第一导电层的上表面。
步骤S4，于键合区的第二导电层的下表面形成第一焊锡层202，如图6所示的结构。
在本发明一个优选的实施例中，步骤S4具体为：在280-320℃(例如280℃、290℃、300℃或者320℃等)的温度条件下于键合区的第二导电层的下表面进行化学镀焊锡工艺以形成第一焊锡层202。
在此，值得一提的是，在PCB板2011背面进行化学镀高温焊锡作业，例如温度在300℃的高温焊锡，作为背面连接Pad(第一焊锡层)，如此在获得优异的可焊性(可针对Cu、Sn、Ag等不同金属进行焊接)的同时，也提供芯片200背部银膜的抗氧化保护，大大提高了可靠性。需要注意，所上锡需为高温焊锡，例如温度在300℃左右，以保证可耐受后续工艺高温过程，上锡位置和芯片200在PCB板2011正面的位置一一对应。需要特别说明：背面上锡方法可以是化学镀锡方法，但不局限于此方法。
步骤S5，于芯片200的上表面及其侧壁涂覆塑封材料以形成塑封层203，如图7所示的结构。
具体的，对贴好在PCB板2011上的芯片200进行塑封作业，以在芯片200正面均匀涂覆塑封料(molding compound)，要求塑封料将芯片200表面和侧壁完全包裹，从而实现芯片200的隔离绝缘。需要说明的是，因芯片200厚度减薄到很薄的程度，只有几十或几百微米厚，所以表面涂覆的塑封料可做得很薄，这样既可以获得较好的平整度，增加封装在线精密度，减小封装的尺寸，同时，侧壁早早就实现了绝缘隔离，不仅有较好的侧壁物理保护，提高耐压，而且此方法还可大大防止二极器件在传统封装工艺中因为打线淌料而造成的短路问题，大大提高封装良率，
步骤S6，部分刻蚀塑封层203以形成将覆盖若干焊盘2001上表面的银膜予以暴露的若干窗口204，该窗口204可以为圆形或方形等，如图8所示的结构。
具体的，利用激光对芯片200正面上方的塑封料进行刻蚀，打开正极外连窗口204，需要特别说明：1、刻蚀终止层是在芯片200正面的银膜表面，因此银膜须有一定厚度要求，一般为1至几微米。2、窗口204的位置取决于需要外连的焊盘pad位置，因此本方法不局限于2极器件，可以针对多极多焊盘的芯片200封装(图中仅示出了单一焊盘，但并不限定为单一焊盘)，对位可通过版图信息实现。
步骤S7，于窗口204中形成第二焊锡层205，如图9所示的结构。
在本发明一个优选的实施例中，上述步骤S7具体为：在170-210℃的温度条件下于窗口204中进行化学镀焊锡工艺以形成第二焊锡层205。
具体的，在正面所开窗口204处进行上锡作业，即将铅锡焊料上在正面所开窗口204处，作为正极外连的焊接Pad；所喷涂的铅锡焊料实现对不同金属良好的可焊性，同时也提供芯片200表面银膜的抗氧化保护。注意，此处铅锡焊料为低温焊料，例如温度在190℃的铅锡焊料。
步骤S8，于非键合区对PCB板结构(即上述步骤S7中形成的封装体)进行切割，以形成独立的芯片封装结构，如图10所示的结构。
具体的，对上述步骤S7中形成的封装体进行切割，以获得独立完整的封装成品，芯片200本身和PCB铜板均完全保护在封装体内部，只留铅锡焊盘和外部连接。
不难发现，本实施例为与上述芯片双面垂直封装结构的实施例相对应的方法实施例，本实施例可与上述芯片双面垂直封装结构的实施例互相配合实施。上述芯片双面垂直封装结构的实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述芯片双面垂直封装结构的实施例中。
综上，本发明公开了一种芯片双面垂直封装结构及封装方法，一种芯片双面垂直封装结构及封装方法，通过在制备具有导电材料层的PCB板结构后，将芯片键合于PCB板结构键合区的导电材料上，并于PCB板结构的背面形成第一焊锡层后，利用塑封料对芯片进行塑封，之后对塑封料进行开窗，并于窗口中形成第二焊锡层，从而以极小的尺寸实现了芯片超薄、高性能的垂直封装，具有体积小巧，可靠性高等特点。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (14)

1.一种芯片双面垂直封装结构，其特征在于，包括：
PCB板，包括键合区和非键合区，且所述键合区的PCB板中贯穿设置有若干导电结构；
导电材料层，包括覆盖所述键合区的所述PCB板上表面的第一导电层和覆盖所述键合区的PCB板下表面的第二导电层，且所述第一导电层和所述第二导电层通过所述若干导电结构电连接；
第一焊锡层，覆盖所述键合区的所述第二导电层的下表面；
PCB阻焊层，设置于所述非键合区的所述PCB板的裸露的表面上，并将所述导电材料层的侧壁、所述第一焊锡层的侧壁以及部分所述的第二导电层下表面均予以覆盖；
设置有若干焊盘芯片，若干所述芯片的正面和背面均覆盖有银膜，且所述芯片设置于所述键合区的所述第一导电层的上表面，
塑封层，设置于所述第一导电层之上，以将所述第一导电层裸露的表面、所述PCB阻焊层的上表面、所述芯片除所述若干焊盘上表面之外的表面均予以覆盖；
第二焊锡层，设置于所述若干焊盘之上并与所述若干焊盘电连接。
2.如权利要求1所述的芯片双面垂直封装结构，其特征在于，所述PCB板的材质为高分子聚合物。
3.如权利要求1所述的芯片双面垂直封装结构，其特征在于，所述导电结构、所述第一导电层和所述第二导电层的材质均为铜。
4.如权利要求1所述的芯片双面垂直封装结构，其特征在于，所述芯片的厚度为30-500μm。
5.如权利要求1所述的芯片双面垂直封装结构，其特征在于，所述银膜的厚度为1-9μm。
6.一种芯片双面垂直封装方法，其特征在于，包括如下步骤：
步骤S1，提供若干上表面设置有焊盘的芯片，且所述芯片的正面和背面均覆盖有银膜；
步骤S2，提供一PCB板结构，且所述PCB板结构设置有若干键合区和非键合区，且所述键合区和所述非键合区交替设置，所述PCB板结构包括PCB板、导电材料层和PCB阻焊层，所述键合区的PCB板中贯穿设置有若干导电结构，所述导电材料层包括覆盖所述键合区的PCB板上表面的第一导电层和覆盖所述键合区的所述PCB板下表面的第二导电层，且所述第一导电层和所述第二导电层通过所述若干导电结构电连接，所述PCB阻焊层设置于所述PCB板和所述第二导电层的部分表面；
步骤S3，将所述芯片的背面贴附于所述键合区的所述第一导电层的上表面；
步骤S4，于所述键合区的所述第二导电层的下表面形成第一焊锡层；
步骤S5，于所述芯片的上表面及其侧壁涂覆塑封材料以形成塑封层；
步骤S6，部分刻蚀所述塑封层以形成将覆盖所述若干焊盘上表面的所述银膜予以暴露的若干窗口；
步骤S7，于所述窗口中形成第二焊锡层；
步骤S8，于所述非键合区对所述PCB板结构进行切割，以形成独立的芯片封装结构。
7.如权利要求6所述的芯片双面垂直封装方法，其特征在于，所述步骤S1包括：
步骤S11，提供一包括若干芯片的晶圆；
步骤S12，于所述晶圆的正面形成一层银膜，并从背面对所述晶圆进行减薄工艺后，于所述晶圆的背面形成一层银膜；
步骤S13，沿划片道对所述晶圆进行划片，以将所述若干芯片予以分离。
8.如权利要求6所述的芯片双面垂直封装方法，其特征在于，所述步骤S2包括：
步骤S21，制备PCB板；
步骤S22，形成第一导电材料以将所述PCB板的上表面和下表面均予以覆盖；
步骤S23，刻蚀部分所述键合区的所述第一导电材料和PCB板，以形成暴露位于所述PCB板的下表面的所述第一导电材料的上表面的若干通孔，于所述通孔中充满第二导电材料以形成所述导电结构；
步骤S24，刻蚀部分所述非键合区中的所述第一导电材料以形成若干暴露所述PCB板上表面和下表面的开口，并于所述开口中和所述非键合区的所述第二导电层的部分下表面形成所述PCB阻焊层以形成所述PCB结构。
9.如权利要求8所述的芯片双面垂直封装方法，其特征在于，所述步骤S21具体为：采用高分子聚合物制备所述PCB板。
10.如权利要求6所述的芯片双面垂直封装方法，其特征在于，所述步骤S3具体为：将所述芯片的背面通过导电胶粘结或焊料键合的方式贴附于所述键合区的所述第一导电层的上表面。
11.如权利要求6所述的芯片双面垂直封装方法，其特征在于，所述步骤S4具体为：在280-320℃的温度条件下于所述键合区的所述第二导电层的下表面进行化学镀焊锡工艺以形成所述第一焊锡层。
12.如权利要求6所述的芯片双面垂直封装方法，其特征在于，所述步骤S7具体为：在170-210℃的温度条件下于所述窗口中进行化学镀焊锡工艺以形成所述第二焊锡层。
13.如权利要求6所述的芯片双面垂直封装方法，其特征在于，所述芯片的厚度为30-500μm。
14.如权利要求6所述的芯片双面垂直封装方法，其特征在于，所述银膜的厚度为1-9μm。
CN201710266949.XA 2017-04-21 2017-04-21 一种芯片双面垂直封装结构及封装方法 Active CN107093588B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710266949.XA CN107093588B (zh) 2017-04-21 2017-04-21 一种芯片双面垂直封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710266949.XA CN107093588B (zh) 2017-04-21 2017-04-21 一种芯片双面垂直封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN107093588A CN107093588A (zh) 2017-08-25
CN107093588B true CN107093588B (zh) 2019-09-03

Family

ID=59637848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710266949.XA Active CN107093588B (zh) 2017-04-21 2017-04-21 一种芯片双面垂直封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN107093588B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349920A (zh) * 2019-06-27 2019-10-18 深圳第三代半导体研究院 一种二极管芯片封装结构及其封装方法
CN117038623A (zh) * 2023-08-18 2023-11-10 上海纳矽微电子有限公司 用于将芯片打线至框架的载具组件和芯片打线方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433070A (zh) * 2001-12-27 2003-07-30 三星电机株式会社 芯片封装及其制造方法
CN1577815A (zh) * 2003-06-28 2005-02-09 三星电机株式会社 高密度芯片尺寸封装及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
TWI500135B (zh) * 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433070A (zh) * 2001-12-27 2003-07-30 三星电机株式会社 芯片封装及其制造方法
CN1577815A (zh) * 2003-06-28 2005-02-09 三星电机株式会社 高密度芯片尺寸封装及其制造方法

Also Published As

Publication number Publication date
CN107093588A (zh) 2017-08-25

Similar Documents

Publication Publication Date Title
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
US8330267B2 (en) Semiconductor package
JP2000340714A (ja) 半導体パッケージ及びその製造方法
WO2003061006A2 (en) Stacked die in die bga package
CN102446882A (zh) 一种半导体封装中封装系统结构及制造方法
CN207320103U (zh) 半导体封装
EP3017469B1 (en) Heat isolation structures for high bandwidth interconnects
CN102543937A (zh) 一种芯片上倒装芯片封装及制造方法
TW200839971A (en) Chip package module
US9812420B2 (en) Die packaging with fully or partially fused dielectric leads
CN107093588B (zh) 一种芯片双面垂直封装结构及封装方法
CN108878398B (zh) 包括导电凸块互连的半导体器件
CN208767298U (zh) 传感器封装
CN107958882A (zh) 芯片的封装结构及其制作方法
CN104412380B (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及制造封装系统的方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
CN102522394A (zh) 一种芯片上芯片封装及制造方法
CN207517664U (zh) 封装结构及半导体元件
CN207503967U (zh) 指纹识别芯片的封装结构
CN202633291U (zh) 一种芯片上芯片封装结构
JP6290987B2 (ja) 半導体パッケージ基板及びその製造方法
CN108183096A (zh) 封装结构及其制备方法
CN105355567B (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
US9472532B2 (en) Leadframe area array packaging technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing

Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd.

Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing

Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd.

GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Zhang Xiaoxin

Inventor after: Su Di

Inventor after: Zheng Chenyan

Inventor before: Zhang Xiaoxin