JP2000340714A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JP2000340714A
JP2000340714A JP2000122786A JP2000122786A JP2000340714A JP 2000340714 A JP2000340714 A JP 2000340714A JP 2000122786 A JP2000122786 A JP 2000122786A JP 2000122786 A JP2000122786 A JP 2000122786A JP 2000340714 A JP2000340714 A JP 2000340714A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
semiconductor package
hole
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000122786A
Other languages
English (en)
Other versions
JP3398721B2 (ja
Inventor
Genzen Shin
元 善 辛
Zenkyu Ri
善 九 李
Sang-Ho Lee
相 昊 李
Dosei Zen
道 成 全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Korea Inc
Amkor Technology Inc
Original Assignee
Amkor Technology Korea Inc
Amkor Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019990018244A external-priority patent/KR20000074350A/ko
Priority claimed from KR10-1999-0037928A external-priority patent/KR100369394B1/ko
Priority claimed from KR1019990037925A external-priority patent/KR100365054B1/ko
Application filed by Amkor Technology Korea Inc, Amkor Technology Inc filed Critical Amkor Technology Korea Inc
Publication of JP2000340714A publication Critical patent/JP2000340714A/ja
Application granted granted Critical
Publication of JP3398721B2 publication Critical patent/JP3398721B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体パッケージの厚さを超薄型化し熱放出性
能を向上させる半導体パッケージ及び製造方法を提供す
る。 【解決手段】半導体パッケージは、第１、２面を有し、
第２面に多数の入出力パッドが形成された半導体チップ
と、第１、２面を有する樹脂層と、この第１面には多数
のボールランドが形成され、樹脂層の第２面には多数の
ボンドフィンガーが形成され、ボールランドとボンドフ
ィンガーは導電性ビアホールで連結される回路パターン
と、多数のボンドフィンガーとボールランドとをオープ
ンさせ回路パターンをコーティングするカバーコートと
で構成され、中央の貫通孔には半導体チップが位置する
回路基板と、半導体チップの入出力パッドと回路基板の
ボンドフィンガーとを接続させる電気的接続手段と、半
導体チップ、接続手段及び回路基板の貫通孔を覆う封止
材と、回路基板のボールランドに融着された多数の導電
性ボールとで構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の屬する技術分野】本発明は半導体パッケージ及
びその製造方法に関するもので、より詳しくは、厚が薄
く放熱性能が優秀な半導体パッケージ及びその製造方法
に関するものである。
【０００２】
【従来の技術】近年、半導体パッケージは、ボールグリ
ッドアレイ(ｂａｌｌ ｇｒｉｄ ａｒｒａｙ)半導体パ
ッケージ(以下、ＢＧＡ半導体パッケージという)、チッ
プスケール(ｃｈｉｐ ｓｃａｌｅ)半導体パッケージ及
びマイクローボールグリッドアレイ(ｍｉｃｒｏ ｂａ
ｌｌ ｇｒｉｄ ａｒｒａｙ)半導体パッケージ等のよ
うに漸次小型化及び薄型化の趨勢にある。また、このよ
うな半導体パッケージに搭載される半導体チップも集積
技術及び製造装備の発達により電力回路の高性能化、動
作周波数の増加及び回路機能の拡大に付随して、半導体
チップの作動中に発生するチップの単位体積当たり熱発
生量も増加する傾向にある。
【０００３】このような従来の一般的な半導体パッケー
ジ中で従来の一般的なＢＧＡ半導体パッケージ(１０
０')を図１７で図示する。多数の電子回路が集積されて
おり、その上面には入出力パッド２'が形成されている
半導体チップ１'が中央に位置されており、前記半導体
チップ１'の下面には接着剤３'が介在されたままで回路
基板１０'の上面中央部が接着されている。
【０００４】前記回路基板１０'は中央の樹脂層１５'を
中心層にしてその上部には前記半導体チップ１'を中心
にその外周縁にボンドフィンガー１１'を包含する回路
パターン１２'が形成されており、下部には多数のボー
ルランド１３'を包含する回路パターンが形成されてい
る。勿論、前記回路パターンをなすボンドフィンガー１
１'及びボールランド１３'は銅(Ｃｕ)等の導電性薄膜系
列であり、前記樹脂層１５'上部の回路パターン１２'と
下部の回路パターンは導電性ビアホール１４'により相
互連結されている。また、前記ボンドフィンガー１１'
及びボールランド１３'を除外した樹脂層１５'の上下面
はカバーコート１６'でコッティングされて外部環境か
ら前記回路パターン１２'を保護する。
【０００５】一方、前記半導体チップ１'の入出力パッ
ド２'は回路基板１０'の上面に形成されたボンドフィン
ガー１１'に導電性ワイア４'で接続されており、前記半
導体チップ１'及び導電性ワイア４'を外部環境から保護
するために回路基板１０'上面は封止材２０'で封止され
ている。また、前記印刷回路基板１０'の下面に形成さ
れたボールランド１３'には導電性ボール４０'が融着さ
れたままでマザーボード(図示せず)に実装され、半導体
チップ１'とマザーボード間に所定の電気的信号を媒介
でき得るようになっている。
【０００６】このような構成のＢＧＡ半導体パッケージ
１００'は、半導体チップ１'の電気的信号が入出力パッ
ド２'、導電性ワイア４'、ボンドフィンガー１１'、ビ
アホール１４'、ボールランド１３'及び導電性ボール４
０'を通じてマザーボードと電気信号を交換するように
なる。しかし、このような従来のＢＧＡ半導体パッケー
ジは、半導体チップが比較的厚さが厚い回路基板上面に
接着されるので、全体的な半導体パッケージの厚さも併
せて大きくなる。これは前述のように最近の超小型化、
超薄型化の趨勢に滿足には付随できないので、結局いろ
いろな超小型電子機器、例えば、携帶フォン、セリュー
ラフォン、無線呼出器等の使用時に不滿足であるという
問題点がある。
【０００７】また、前述のように、半導体チップの作動
時の単位体積当たり熱発生量は相対的に増加する趨勢で
ある反面、放熱効率が低くなるので半導体チップの電気
的性能が低下すると共に、場合によっては半導体チップ
の機能の麻痺を招来し、これによって前記半導体チップ
を採用した半導体パッケージまたは電子機器の性能低下
まは技能停止を惹起するという憂いがある。
【０００８】一方、半導体チップの作動時、溌生する熱
を外部へ容易易に発散させるための従来の方案として放
熱板搭載半導体パッケージが提案されているが、この場
合、前記放熱板の搭載によりその厚さだけ半導体パッケ
ージの厚さも増大すると共に、製造価格も相伴って上昇
するという問題点がある。
【０００９】
【発明が解決しようとする課題】したがって、本発明は
上記のような従来の問題点を解決すべく案出したもので
あり、本発明の一番目の目的は、厚さを超薄型に製造で
きる半導体パッケージ及びその製造方法の提供にある。
本発明のほかの目的は、半導体チップの熱を外部に容易
易に放出し得る半導体パッケージ及びその製造方法の提
供にある。
【００１０】
【課題を解決するための手段】前記目的を達成するため
の本発明による半導体パッケージは、第１面と第２面を
有し、前記第２面には多数の入出力パッドが形成された
半導体チップと；第１面と第２面を有する樹脂層と、前
記樹脂層の第１面には多数のボールランドが形成され前
記樹脂層の第２面には多数のボンドフィンガーが形成さ
れ前記ボールランドとボンドフィンガーは導電性ビアホ
ールにより連結される回路パターンと、前記多数のボン
ドフィンガーとボールランドとをオープンさせ回路パタ
ーンをコッティングするカバーコートとで構成され、中
央には貫通孔が形成されており、この貫通孔には前記半
導体チップが位置する回路基板と；前記半導体チップの
入出力パッドと前記回路基板のボンドフィンガーを電気
的に接続させる電気的接続手段と；前記半導体チップ、
接続手段及び回路基板の貫通孔を覆い被せている封止材
と；前記回路基板のボールランドに融着された多数の導
電性ボールを包含してなるのを特徴とする。
【００１１】前記半導体チップの第２面と、ボンドフィ
ンガーが形成された回路基板の第２面は同一の方向に形
成されており、前記半導体チップの第１面と、ボールラ
ンドが形成された前記回路基板の第１面及び封止材の一
面は同一の平面でなることができる。前記封止材はボン
ドフィンガーが形成された回路基板の第２面全体に形成
することもできる。前記ボールランドはボンドフィンガ
ーが形成された回路基板の第２面に形成することもでき
る。前記回路基板の第２面に形成されたボールランドに
導電性ボールが融着することもできる。前記半導体チッ
プの第１面には回路基板の貫通孔を覆うように閉鎖部材
をさらに接着することもできる。前記閉鎖部材としては
絶縁テープ、紫外線テープまたは銅層が望ましい。
【００１２】また、前記目的を達成するための本発明に
よる半導体パッケージの製造方法は、ほぼ、直四角板状
で第１面と第２面を有し、半導体チップが位置するよう
に多数の貫通孔が一定の長さのサブスロットを境界とし
て行並びに列を成し一つのサブストリップをなし、前記
サブストリップは一定の長さのメインスロットを境界と
して多数が一列に連結されて一つのメインストリップを
なす樹脂層と；前記各サブストリップ内の貫通孔とサブ
スロットとの間の樹脂層の第１面には多数のボールラン
ドが、第２面には多数のボンドフィンガーが形成されて
いる多数の回路パターンと；前記回路パターン中、ボン
ドフィンガー及びボールランドは外側にオープンさせ前
記樹脂層表面にコーティングされたカバーコートを包含
する回路基板を提供する段階と；第１面と第２面を有
し、前記第２面に多数の入出力パッドを有する半導体チ
ップを前記回路基板の各貫通孔内に位置させる段階と；
前記半導体チップの入出力パッドと回路基板のボンドフ
ィンガーとを電気的に接続させる段階と；前記半導体チ
ップ、接続手段、及び回路基板の貫通孔を封止材で封止
する段階と；前記回路基板のボールランドに導電性ボー
ルを融着させる段階と；前記回路基板から各サブスロッ
ト間の領域を除去して個個の半導体パッケージにシンギ
ュレーションする段階とでなるを特徴とする。
【００１３】前記半導体チップを回路基板の貫通孔内に
位置させる段階前に、多数のボールランドが形成された
前記回路基板の第１面に貫通孔閉鎖部材が付着される段
階がさらに包含できる。前記半導体チップを回路基板の
貫通孔内に位置させる段階前に、前記ボールランドが形
成された回路基板のメインストリップの第１面全体に閉
鎖部材が付着される段階がさらに包含できる。
【００１４】前記閉鎖部材は、おのおののサブストリッ
プに個々に付着され、前記閉鎖部材の一側がサブストリ
ップとサブストリップとの間のメインスロットに位置す
るようにするのが望ましい。また、前記閉鎖部材は回路
基板の各メインスロットに対応する領域に切断用小孔が
付着形成できる。
【００１５】前記回路基板のボールランドに導電性ボー
ルを融着する段階前、または導電性ボールを融着する段
階後、またはシンギュレーション段階後の中、いずれか
一つの段階で前記閉鎖部材を除去することができる。前
記回路基板のボールランドに導電性ボールを融着する段
階前、または導電性ボールを融着する段階後、またはシ
ンギュレーション段階後の中、いずれか一つの段階で前
記回路基板の各メインスロットに回路基板の第２面から
第１面を向かう板状のバーを貫通させて閉鎖部材の一側
が回路基板から分離されるようにして閉鎖部材を除去す
ることもできる。前記閉鎖部材としては絶縁性テープか
または銅層がよい。前記絶縁テープとして紫外線テープ
でもよい。前記封止段階はボンドフィンガーが形成され
た回路基板の第２面全体に形成することもできる、前記
シンギュレーション段階は封止材と回路基板とを共にシ
ンギュレーションするのが望ましい。
【００１６】前記封止段階は回路基板を上型と下型でな
る金型の間に位置させ、前記半導体チップの第２面に対
応する金型にゲートを形成することによって、前記封止
材が前記半導体チップの第２面上部から充填することも
できる。前記回路基板提供段階はボンドフィンガーが形
成された回路基板の第２面にも多数のボールランドが形
成されて提供できる。この時、前記導電性ボール融着段
階は前記ボンドフィンガーが形成された回路基板の第２
面のボールランドにも多数の導電性ボールの融着ができ
る。
【００１７】このようにして、本発明による半導体パッ
ケージ及びその製造方法によれば、回路基板に一定の面
積の貫通孔が形成され、その貫通孔に半導体チップが位
置することによって、その半導体チップの厚さが前記回
路基板の厚さにより相殺され、結局、半導体パッケージ
の厚さを超薄型に製造及び具備できるようになる。ま
た、半導体チップの一面(第１面)が封止材の外部(下部)
に直接露出されることによって、その半導体チップから
発生する熱が空気中へ直接発散され、半導体チップの熱
的、電気的性能が向上される。
【００１８】また、回路基板の一面全体に封止材が封止
されることによって回路基板の曲がる現象を抑制するこ
ともできる。さらに、半導体パッケージの製造工程中に
閉鎖部材を利用することによって、その封止作業が容易
易に、また、回路基板に個々の予め分離された閉鎖部材
を付着するか、または切断用小孔が形成された閉鎖部材
を利用することによって容易易にその閉鎖部材を除去す
ることができる。また、半導体パッケージの製造工程
中、封止工程は半導体チップの第２面から封止材が充填
されるようにすることによって封止が均一に遂行され、
また、ワイアスウィーピング現象を抑制することができ
る。
【００１９】
【発明の実施の形態】以下、本発明を添付図面を参照し
ながら、詳細に説明することにする。図１乃至図５は本
発明による半導体パッケージを示す断面図である。
【００２０】まず、図１の半導体パッケージ１０１を参
照すれば、下部と上部に各々、半導体チップの第１面３
０ａ及び半導体チップの第２面３０ｂを有し、前記上部
の第２面３０ｂには多数の入出力パッド３１が形成され
た半導体チップ３０が具備されている。前記半導体チッ
プ３０は回路基板１０に形成された一定の大きさの貫通
孔１２内側に位置されている。前記貫通孔１２の広さは
前記半導体チップ３０の第１面３０ａまたは第２面３０
ｂの面積より大きく形成されている。
【００２１】前記回路基板１０は前記のように、下部と
上部に各々回路基板の第１面１１ａ及び回路基板の第２
面１１ｂを有する樹脂層１７を中心に、前記半導体チッ
プ３０が位置する領域に貫通孔１２が形成されており、
前記貫通孔１２の外側である樹脂層１７の前記第１面１
１ａにはボールランド１８ｂを包含する多数の導電性回
路パターン１８が形成されている。また、前記樹脂層１
７の第２面１１ｂにはボンドフィンガー１８a等を包含
する多数の導電性回路パターン１８が形成されており、
前記第１面１１ａ及び第２面１１ｂの回路パターン１８
は導電性ビアホール２０により互いに電気的に連結され
ている。
【００２２】ここで、前記ボンドフィンガー１８aに
は、今後接続手段４０との容易なボンディングのために
金(Ａｕ)または銀(Ａｇ)が鍍金されており、前記ボール
ランド１８ｂには、今後導電性ボール６０との容易易な
ボンディングのために金(Ａｕ)、銀(Ａｇ)、ニッケル
(Ｎｉ)及びパラジウム(Ｐｄ)等が鍍金されている。ま
た、前記樹脂層１７としては硬性を有するＢＴ(ｂｉｓ
ｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ)系エポキシ樹
脂が望ましいが、本発明ではこれに限定するのではな
い。
【００２３】前記導電性回路パターン１８は外部の物理
的、化学的、電気的及び機械的衝撃等から保護するよう
にカバーコート１９がコーティングされているが、前記
回路パターン１８中にボンドフィンガー１８a及びボー
ルランド１８ｂはカバーコート１９により外側にオープ
ンされている。前記半導体チップ３０の入出力パッド３
１と前記回路基板１０の回路パターン１８中、ボンドフ
ィンガー１８aとは相互電気的に接続されるように接続
手段４０で連結されている。ここで、前記接続手段４０
としては金(Ａｕ)ワイアやアルミニユウム(Ａｌ)ワイア
のような導電性ワイアを利用するか、またはボンドフィ
ンガー１８aに延長形成されたリード(ｌｅａｄ)を利用
することもできる。
【００２４】一方、前記半導体チップ３０、接続手段４
０等は外部の物理的、化学的及び機械的衝撃等から保護
するように封止材５０で封止されている。この時、前記
封止材５０は図１のように、回路基板１０の上面全体に
形成できる。前記のように、回路基板１０の上面全体に
封止材５０が形成されることによって、回路基板１０の
曲がる現象を防止し得る利点がある。また、図２に示し
た半導体パッケージ１０２のように、半導体チップ３
０、接続手段４０及びボンドフィンガー１８aが形成さ
れた回路基板１０の一部領域だけが封止材５０で封止す
ることもできる。
【００２５】さらに、前記封止材５０は図１、２でのよ
うに、金型を使用するエポキシモルディングコンパウン
ド(Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ)の
利用ができ、図３の半導体パッケージ１０３でのように
ディスペンサー(Ｄｉｓｐｅｎｓｅｒ)を使用して封止す
る液相封止材５０の利用もできる。この時、回路基板１
０の上面には封止中、液相封止材５０が外側へ流れない
ようにするダム２５の形成もできる。また、前記図１及
び図２の半導体パッケージ１０１、１０２でも同様に液
相封止材５０の使用ができるが、ここでは、封止材の材
質を限定するのではない。
【００２６】前記半導体チップ３０の第２面３０bと、
ボンドフィンガー１８aが形成された回路基板１０面(第
２面１１ｂ)は同一の方向に形成されており、前記半導
体チップ３０の第１面３０aとボールランド１８ｂが形
成された回路基板１０面(第１面１１ａ)、封止材５０の
下面は同一の平面をなすことによって、半導体パッケー
ジが薄型化され、また前記半導体チップ３０の第１面３
０aは封止材５０の外側へ露出されることによって、半
導体チップ３０の熱が外部に容易に放出される。
【００２７】ここで、図示はしていないが、前記回路基
板１０の貫通孔１２を包含する半導体チップ３０の第１
面３０aには絶縁テープまたは銅層が接着できる。前記
絶縁テープが接着された場合は前記半導体チップ３０の
第１面３０aを外部衝撃から保護するためであり、銅層
が接着された場合はその半導体チップ３０の放熱性能を
向上させるためである。継いで、前記回路基板１０の回
路パターン１８中、即ち、樹脂層１７の第１面１１ａに
形成された多数のボールランド１８ｂには錫(Ｓｎ)、鉛
(Ｐｂ)またはこれらの合金でなる多数の導電性ボール６
０が融着されることによって、今後マザーボードに実装
が可能となるようになっている。
【００２８】一方、図４に図示した半導体パッケージ１
０4のように、前記樹脂層１７の第２面１１ｂに形成さ
れた回路パターン１８にも多数のボールランド１８ｂが
さらに形成することもできる。前記ボールランド１８ｂ
はカバーコート１９が形成されることなくオープンされ
ており、これは以降多数の半導体パッケージが積層でき
ることを意味する。即ち、図５に図示した半導体パッケ
ージ１０５のように、前記樹脂層１７の第２面１１ｂに
形成されたボールランド１８ｂに多数の導電性ボール６
０がさらに融着することによって、多数の半導体パッケ
ージが積層可能になる。
【００２９】また、図示はしていないが、前記ボールラ
ンド１８ｂが形成された第２面１１ｂ全体が封止材で封
止できる。したがって、封止材は前記樹脂層１７のボー
ルランド１８ｂにも接着するため、封止材と前記樹脂層
との間の接着力が強化され(インターロッキング力の向
上)、前記樹脂層、特に回路パターンを通じて伝達され
る熱が封止材を通じて伝達することによって、半導体パ
ッケージの全体的な放熱性能も向上される。
【００３０】図６及び図７は本発明による半導体パッケ
ージの製造に使用された回路基板を図示した平面図及び
底面図で、まず、前記回路基板１０の構造を簡単に設明
すれば次のようになる。本発明に利用された回路基板１
０は樹脂層１７、回路パターン１８、カバーコート１９
等でなっている。まず、樹脂層１７はほぼ直四角板状
で、第１面１１ａと第２面１１ｂを有し、半導体チップ
(図示ぜす)が位置するように多数の貫通孔１２が一定の
長さのサブスロット１３を境界として行並びに列を成し
一つのサブストリップ１４をなし、前記サブストリップ
１４は一定の長さのメインスロット１５を境界として多
数が一列に連結され一つのメインストリップ１６をなし
ている。
【００３１】ここで、前記サブスロット１３やメインス
ロット１５全部は樹脂層１７が貫通されて形成したもの
である。また、前記回路パターン１８は各サブストリッ
プ１４内の貫通孔１２とサブスロット１３との間の樹脂
層１７に形成されており、これは通常の銅薄膜である。
【００３２】一方、前記カバーコート１９は前記回路パ
ターン１８を外部環境から保護するために前記回路パタ
ーン１８及び樹脂層１７表面にコッティングされてお
り、前記カバーコートは通常の高分子樹脂である。ここ
で、前記回路パターン１８は、次後半導体チップと連結
される多数のボンドフィンガー１８aと、次後導電性ボ
ールが融着される多数のボールランド１８ｂとを包含
し、前記ボンドフィンガー１８aとボールランド１８ｂ
は図示したようにカバーコート１９外側へオープンされ
ている。
【００３３】また、前記回路パターン１８は図６に図示
したように、樹脂層１７の第２面１１ｂにボンドフィン
ガー１８a及びボールランド１８ｂのすべて形成でき、
図７に図示したように樹脂層１７の第１面１１ａにボー
ルランド１８ｂが形成することもできる。この時、前記
ボンドフィンガー１８aとボールランド１８ｂは導電性
ビアホール(図示せず)により相互連結される。
【００３４】また、図面では前記ボールランド１８ｂが
２列に形成されているが、これは３列乃至５列に構成す
ることもでき、これは、当業者の選択事項に過ぎなく、
ここでその列の数を限定するのではない。継いで、図８
乃至図１３は本発明による半導体パッケージの製造方法
を図示した設明図であり、これを利用してその製造方法
を設明すれば次のようになる。前記半導体パッケージの
製造に使用された回路基板は前記のような構造の回路基
板であり、ここでは一部の構造だけを設明するようにす
る。また、前記サブスロットの図示は設明の便宜上、省
略することにする。
【００３５】まず、図６及び図７で設明した回路基板１
０を提供する(図８)。継いで、前記回路基板１０の貫通
孔１２内に半導体チップ３０を位置させる。この時、前
記半導体チップ３０の入出力パッド３１が、回路基板１
０のボンドフィンガー１８aが形成された面(第２面１１
ｂ)と同一の方向をなすようにする。望ましくは、前記
回路基板１０の貫通孔１２底面を覆うように閉鎖部材７
０をその貫通孔１２底面に予め接着した後、半導体チッ
プ３０の第１面３０aが前記閉鎖部材７０に位置するこ
とにする。
【００３６】前記貫通孔閉鎖部材７０としては絶縁テー
プが望ましく、更に望ましくは、熱や紫外線により容易
に剥げ得る紫外線テープを利用することもできる。さら
に、前記閉鎖部材７０として放熱性能が優秀な銅層を付
着することもでき、この時には以降の前記閉鎖部材を除
去しない(図９)。
【００３７】一方、前記閉鎖部材７０は回路基板(多数
のサブストリップを有するメインストリップ)１０全体
に付着ができ、これは以降、図１４及び１５を参照して
もっと詳細に設明することにする。
【００３８】前記半導体チップ３０の入出力パッド３１
と、回路基板１０のボンドフィンガー１８aが電気的に
接続し得るようにゴールドワイアやアルミニユウムワイ
アのような導電性ワイアまたはボンドフィンガー１８a
に延長されたリード等の接続手段４０で前記入出力パッ
ド３１とボンドフィンガー１８aとを電気的に接続する
(図１０)。
【００３９】前記閉鎖部材７０上面の半導体チップ３
０、接続手段４０、回路基板１０の上面全体をエポキシ
モルディングコンパウンドまたは液相封止材のような封
止材５０で封止する。この時、前記半導体チップ３０、
接続手段４０及び回路基板１０の一定領域だけを封止材
５０で封止することもでき、これは、当業者の選択事項
に過ぎない(図１１)。ここで、前記封止工程は以降、図
１６でもっと詳細に設明することにする。
【００４０】前記回路基板１０の底面に形成されたボー
ルランド１８ｂに多数の導電性ボール６０を融着して、
以降マザーボードに実装が可能な形態にする(図１２)。
また、前記ボンドフィンガー１８aが形成された回路基
板１０の上面にもボールランド１８ｂが形成された場合
は、そのボールランド１８ｂにも導電性ボール６０を融
着して次後、多数の半導体パッケージが積層可能にす
る。
【００４１】前記導電性ボール６０を融着する方法とし
ては多様な方法が可能であるが、スクリーンフリンティ
ング(ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ)方法を利用する
のが望ましい。即ち、前記回路基板１０のボールランド
１８ｂに比較的大きい粘性を有するフラックスをドッテ
ィング(ｄｏｔｔｉｎｇ)し、前記ドッティングされたフ
ラックス上に導電性ボール６０を仮接着した後、前記回
路基板１０をファーネス(ｆｕｒｎａｃｅ)に入れて前記
導電性ボール６０がボールランド１８ｂに融着されるよ
うにする。
【００４２】最終に、前記ストリップ形態の回路基板１
０を所定のシンギュレーションツール８０を利用してお
のおの独立した半導体パッケージに分離する(図１３)。
ここで、前記シンギュレーションツールは多数のサブス
ロットとサブスロットとの間の領域を貫通するようにな
り、図面では前記サブスロットが図示していない。
【００４３】また、前記回路基板１０のボールランド１
８ｂに導電性ボール６０を融着して入出力端子を形成す
る段階前、導電性ボール６０を融着して入出力端子を形
成する段階後、またはシンギュレーション段階後の中、
いずれかーつの段階で前記閉鎖部材７０を除去して、半
導体チップ３０の第１面３０aが外部に露出させるのが
望ましい。また、前記閉鎖部材を除去することなくその
まま製品化することもできる。これは前記閉鎖部材が銅
層である場合、特に望ましい。また、前記回路基板１０
の上面全体に封止材５０が封止されている場合は、前記
封止材５０及び回路基板１０を共にシンギュレーション
することによって図１のような半導体パッケージに製造
される。
【００４４】ー方、図１４及び図１５は、本発明による
半導体パッケージの製造方法中、閉鎖部材のほかの付着
方法を図示した回路基板の底面図である。まず、図１４
に図示したように前記閉鎖部材７０はおのおののサブス
トリップ１４に個々に付着ができる。この時、前記閉鎖
部材７０の一側がサブストリップ１４とサブストリップ
との間のメインスロット１５に位置するのが望ましい。
これは以降、前記閉鎖部材７０を除去する時に、ほぼ板
状のバー(図示せず)が前記メインスロット１５を貫通し
て、前記閉鎖部材７０の一側を押すことによって前記閉
鎖部材７０が容易に除去される。勿論、前記板状のバー
は回路基板１０の第２面１１ｂから第１面１１ａを向か
うように運動する。
【００４５】また、図１５に図示したように、前記閉鎖
部材７０は回路基板１０の各メインスロット１５と対応
する領域に切断用小孔７１が形成されたものを使用する
こともできる。この時、前記閉鎖部材７０は多数のサブ
ストリップ１４に一体に付着される。
【００４６】このような閉鎖部材７０も又、ほぼ板状の
バー(図示せず)が前記メインスロット１５を貫通して、
前記閉鎖部材７０の一側を押すことによって前記閉鎖部
材７０が容易に除去される。前記閉鎖部材は、例えば、
郵便切手を容易に分離するために、その分離される部分
に小孔等が形成されたものと同一の原理である。図１６
は本発明による半導体パッケージの製造方法中、封止方
法を示す断面図である。
【００４７】まず、回路基板１０を上型９１と下型９２
でなる金型の間に位置させる。前記下型９２は、図示し
たように回路基板１０が安着される面が平坦になってお
り、前記上型９１は半導体チップ３０の第２面(３０a)
に対向する部分に一定空間のキャビティ９３が形成され
ている。また、前記上型９１には前記半導体チップ３０
の第２面(３０a)の中央部に対向する部分に一定の口径
を有するゲート９４が形成されている。
【００４８】したがって、封止材は前記上型９２のゲー
ト９４に沿って注入され、結局、前記封止材は半導体チ
ップ３０の第２面の中央部からその側面へ移動しながら
封止するようになる。ここで、図面では上型が上部に、
下型が下部に位置しているが、前記上型が下部に、下型
が上部に位置することもできる。
【００４９】前記のように上型及び下型の位置が取り換
えられた場合は、勿論封止材が下部から上部に向って流
れるようになる。前記のようにして、従来の回路基板の
一側から封止する方法に比べてボール封止の作業中、ワ
イアスウィーピング(ｓｗｅｅｐｉｎｇ)現象が最小化さ
れる。即ち、高圧の封止圧力が半導体チップの入出力パ
ッドが形成された表面の中央部に作用した後、多少緩和
された封止圧でワイア部分に封止材が流れるようにな
る。
【００５０】
【発明の効果】このようにして、本発明による半導体パ
ッケージ及びその製造方法によれば、回路基板に一定の
面積の貫通孔が形成され、その貫通孔に半導体チップが
位置することによって、その半導体チップの厚さが前記
回路基板の厚さにより相殺され、その結果、半導体パッ
ケージの厚さを超薄型に製造できる効果がある。また、
半導体チップの一面が封止材の外部に直接露出されるこ
とによって、その半導体チップから発生する熱が外部の
空気中へ容易に発散され、半導体チップの熱的、電気的
性能が向上される効果がある。また、回路基板の一面全
対に封止材が封止されることによって、回路基板の曲が
る現象の抑制効果もある。
【００５１】さらに、半導体パッケージの製造工程中に
閉鎖部材を利用することによって、その封止作業を容易
に遂行し、また、回路基板に個々の予め分離された閉鎖
部材を付着するか、または切断用小孔が形成された閉鎖
部材を利用して、その閉鎖部材の除去を容易に遂行し得
る効果もある。また、半導体パッケージの製造工程中、
封止工程は半導体チップの第２面から封止材が充填され
るので、封止が均一に遂行され、また、ワイアスウィー
ピング現象を抑制し得る効果がある。
【図面の簡単な説明】
【図１】本発明による半導体パッケージを示す断面図で
ある。
【図２】本発明による半導体パッケージを示す断面図で
ある。
【図３】本発明による半導体パッケージを示す断面図で
ある。
【図４】本発明による半導体パッケージを示す断面図で
ある。
【図５】本発明による半導体パッケージを示す断面図で
ある。
【図６】本発明による半導体パッケージの製造に使用さ
れた回路基板を示す平面図
【図７】本発明による半導体パッケージの製造に使用さ
れた回路基板を示す底面図
【図８】本発明による半導体パッケージの製造方法を図
示した設明図である。
【図９】本発明による半導体パッケージの製造方法を図
示した設明図である。
【図１０】本発明による半導体パッケージの製造方法を
図示した設明図である。
【図１１】本発明による半導体パッケージの製造方法を
図示した設明図である。
【図１２】本発明による半導体パッケージの製造方法を
図示した設明図である。
【図１３】本発明による半導体パッケージの製造方法を
図示した設明図である。
【図１４】本発明による半導体パッケージの製造方法
中、閉鎖部材のほかの付着方法を図示した回路基板の底
面図である。
【図１５】本発明による半導体パッケージの製造方法
中、閉鎖部材のほかの付着方法を図示した回路基板の底
面図である。
【図１６】本発明による半導体パッケージの製造方法
中、封止方法を示す断面図である。
【図１７】従来の半導体パッケージを図示した断面図で
ある。
【符号の説明】
１０ 本発明による回路基板 １１ａ 回路基板の第１面 １１ｂ 回路基板の第２面 １２ 貫通孔 １３ スブスロット １４ サブストリップ １５ メインスロット １６ メインストリップ １７ 樹脂層 １８ 回路パターン １８a ボンドフィンガー １８ｂ ボールランド １９ カバーコート ２０ 導電性ビアホール ２５ ダム ３０ 半導体チップ ３０a 半導体チップの第１面 ３０b 半導体チップの第２面 ３１入出力パッド ４０ 接続手段 ５０ 封止材 ６０ 導電性ボール ７０閉鎖部材 ８０シンギュレーションツール ９１上型 ９２下型 ９３キャビティ ９４ゲート １０１半導体パッケージ １０２半導体パッケージ １０３半導体パッケージ １０４半導体パッケージ １０5 半導体パッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 相 昊 大韓民国 ソウル特別市 中浪區 中和洞 284−13 (72)発明者 全 道 成 アメリカ アリゾーナ 85226 チャンド ール スート 900 ノース ルールロー ド 1347

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 第１面と第２面を有し、前記第２面には
    多数の入出力パッドが形成された半導体チップと；第１
    面と第２面を有する樹脂層と、前記樹脂層の第１面には
    多数のボールランドが形成され前記樹脂層の第２面には
    多数のボンドフィンガーが形成され前記ボールランドと
    ボンドフィンガーとは導電性ビアホールにより連結され
    る回路パターンと、前記多数のボンドフィンガーとボー
    ルランドとをオープンさせ回路パターンをコッティング
    するカバーコートとで構成され、中央には貫通孔が形成
    されており、前記貫通孔には前記半導体チップが位置す
    る回路基板と；前記半導体チップの入出力パッドと前記
    回路基板のボンドフィンガーとを電気的に接続させる電
    気的接続手段と；前記半導体チップ、接続手段及び回路
    基板の貫通孔を覆う封止材と；前記回路基板のボールラ
    ンドに融着された多数の導電性ボールとを包含してなる
    ことを特徴とする半導体パッケージ。
  2. 【請求項２】前記半導体チップの第２面と、ボンドフィ
    ンガーが形成された回路基板の第２面とは同一の方向に
    形成されており、前記半導体チップの第１面と、ボール
    ランドが形成された前記回路基板の第１面及び封止材の
    一面とは同一の平面であることを特徴とする請求項１記
    載の半導体パッケージ。
  3. 【請求項３】前記封止材はボンドフィンガーが形成され
    た回路基板の第２面全体に形成されることを特徴とする
    請求項１記載の半導体パッケージ。
  4. 【請求項４】前記ボールランドはボンドフィンガーが形
    成された回路基板の第２面にも形成されることを特徴と
    する請求項２又は３記載の半導体パッケージ。
  5. 【請求項５】前記回路基板の第２面に形成されたボール
    ランドには導電性ボールが融着されることを特徴とする
    請求項３記載の半導体パッケージ。
  6. 【請求項６】前記半導体チップの第１面には回路基板の
    貫通孔を覆うように閉鎖部材がさらに付着されることを
    特徴とする請求項４記載の半導体パッケージ。
  7. 【請求項７】前記閉鎖部材は絶縁テープまたは銅層であ
    ることを特徴とする請求項６記載の半導体パッケージ。
  8. 【請求項８】ほぼ直四角板状であり、第１面と第２面を
    有し、半導体チップが位置するように多数の貫通孔が一
    定の長さのサブスロットを境界として行並びに列を成し
    て一つのサブストリップをなし、前記サブストリップは
    一定の長さのメインスロットを境界として多数が一列に
    連結されて一つのメインストリップをなす樹脂層と；前
    記各サブストリップ内の貫通孔とサブスロットとの間の
    樹脂層の第１面には多数のボールランドが、第２面には
    多数のボンドフィンガーが形成されている多数の回路パ
    ターンと；前記回路パターン中、ボンドフィンガー及び
    ボールランドは外側にオープンさせ前記樹脂層表面にコ
    ーティングされたカバーコートを包含する回路基板を提
    供する段階と；第１面と第２面を有し、前記第２面に多
    数の入出力パッドを有する半導体チップを前記回路基板
    の各貫通孔内に位置させる段階と；前記半導体チップの
    入出力パッドと回路基板のボンドフィンガーとを電気的
    に接続させる段階と；前記半導体チップ、接続手段、及
    び回路基板の貫通孔を封止材で封止する段階と；前記回
    路基板のボールランドに導電性ボールを融着させる段階
    と；前記回路基板から各サブスロット間の領域を除去し
    て個々の半導体パッケージにシンギュレーションする段
    階とでなることを特徴とする半導体パッケージの製造方
    法。
  9. 【請求項９】前記半導体チップを回路基板の貫通孔内に
    位置させる段階前に、多数のボールランドが形成された
    前記回路基板の第１面に貫通孔閉鎖部材を付着する段階
    をさらに包含することを特徴とする請求項８記載の半導
    体パッケージの製造方法。
  10. 【請求項１０】前記半導体チップを回路基板の貫通孔内
    に位置させる段階前に、前記回路基板でボールランドが
    形成されたメインストリップの第１面全体に閉鎖部材を
    付着する段階をさらに包含することを特徴とする請求項
    ８記載の半導体パッケージの製造方法。
  11. 【請求項１１】前記閉鎖部材は、おのおののサブストリ
    ップに個々に付着するが、前記閉鎖部材の一側がサブス
    トリップとサブストリップとの間のメインスロットに位
    置することを特徴とする請求項１０記載の半導体パッケ
    ージの製造方法。
  12. 【請求項１２】前記閉鎖部材は回路基板の各メインスロ
    ットに対応する領域に切断用小孔を形成して付着するこ
    とを特徴とする請求項１０記載の半導体パッケージの製
    造方法。
  13. 【請求項１３】前記回路基板のボールランドに導電性ボ
    ールを融着する段階前、または導電性ボールを融着する
    段階後、またはシンギュレーション段階後のうち、いず
    れかのーつの段階で前記閉鎖部材を除去することを特徴
    とする請求項９乃至１１のいずれかーつに記載の半導体
    パッケージの製造方法。
  14. 【請求項１４】前記回路基板のボールランドに導電性ボ
    ールを融着する段階前、または導電性ボールを融着する
    段階後、またはシンギュレーション段階後のうち、いず
    れかーつの段階で前記回路基板の各メインスロットに回
    路基板の第２面から第１面に向かう板状のバーを貫通さ
    せて閉鎖部材の一側が回路基板から分離するようにして
    閉鎖部材を除去することを特徴とする請求項１１又は１
    ２記載の半導体パッケージの製造方法。
  15. 【請求項１５】前記閉鎖部材は絶縁性テープ、紫外線テ
    ープまたは銅層を利用することを特徴とする請求項９乃
    至１２のいずれかーつに記載の半導体パッケージの製造
    方法。
  16. 【請求項１６】前記封止段階はボンドフィンガーが形成
    された回路基板の第２面全体に形成することを特徴とす
    る請求項８記載の半導体パッケージの製造方法。
  17. 【請求項１７】前記シンギュレーション段階は封止材と
    回路基板とを共にシンギュレーションすることを特徴と
    する請求項１６記載の半導体パッケージの製造方法。
  18. 【請求項１８】前記封止段階は回路基板を金型の間に位
    置させ、前記半導体チップの第２面に対応する金型にゲ
    ートを形成することによって、前記封止材が前記半導体
    チップの第２面から充填することを特徴とする請求項８
    記載の半導体パッケージの製造方法。
  19. 【請求項１９】前記回路基板の提供段階はボンドフィン
    ガーが形成された回路基板の第２面にも多数のボールラ
    ンドを形成して提供することを特徴とする請求項８記載
    の半導体パッケージの製造方法。
  20. 【請求項２０】前記導電性ボールの融着段階は前記ボン
    ドフィンガーが形成された回路基板の第２面のボールラ
    ンドにも多数の導電性ボールを融着することを特徴とす
    る請求項１９記載の半導体パッケージの製造方法。
JP2000122786A 1999-05-20 2000-04-24 半導体パッケージ及びその製造方法 Expired - Fee Related JP3398721B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1019990018244A KR20000074350A (ko) 1999-05-20 1999-05-20 반도체패키지 및 그 제조방법
KR1999/P37925 1999-09-07
KR1999/P37928 1999-09-07
KR10-1999-0037928A KR100369394B1 (ko) 1999-09-07 1999-09-07 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR1999/P18244 1999-09-07
KR1019990037925A KR100365054B1 (ko) 1999-09-07 1999-09-07 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법

Publications (2)

Publication Number Publication Date
JP2000340714A true JP2000340714A (ja) 2000-12-08
JP3398721B2 JP3398721B2 (ja) 2003-04-21

Family

ID=27349969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000122786A Expired - Fee Related JP3398721B2 (ja) 1999-05-20 2000-04-24 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (3) US6395578B1 (ja)
JP (1) JP3398721B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078108A (ja) * 2001-08-31 2003-03-14 Hitachi Chem Co Ltd 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法
JP2007123942A (ja) * 2007-02-09 2007-05-17 Sony Corp 半導体装置
WO2011036840A1 (ja) * 2009-09-24 2011-03-31 パナソニック株式会社 半導体装置、半導体実装体、および半導体装置の製造方法
JP2012060096A (ja) * 2010-09-10 2012-03-22 Samsung Electro-Mechanics Co Ltd 埋め込みボールグリッドアレイ基板及びその製造方法
JP2013533122A (ja) * 2010-05-20 2013-08-22 エプコス アーゲー 平坦構造の電子部品及びその製造方法
JP2017224706A (ja) * 2016-06-15 2017-12-21 ローム株式会社 半導体装置

Families Citing this family (227)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) * 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6545345B1 (en) * 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6967124B1 (en) 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US7605479B2 (en) * 2001-08-22 2009-10-20 Tessera, Inc. Stacked chip assembly with encapsulant layer
US6538313B1 (en) * 2001-11-13 2003-03-25 National Semiconductor Corporation IC package with integral substrate capacitor
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
US6982485B1 (en) * 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6683795B1 (en) 2002-04-10 2004-01-27 Amkor Technology, Inc. Shield cap and semiconductor package including shield cap
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US7042072B1 (en) 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
ATE409107T1 (de) * 2002-08-05 2008-10-15 Nxp Bv Verfahren zur herstellung einer verpackten halbleitervorrichtung, mit solch einem verfahren erhaltene verpackte halbleitervorrichtung und zur verwendung in solch einem verfahren geeigneter metallträger
US6747352B1 (en) 2002-08-19 2004-06-08 Amkor Technology, Inc. Integrated circuit having multiple power/ground connections to a single external terminal
TW567563B (en) * 2002-10-02 2003-12-21 Advanced Semiconductor Eng Semiconductor package and manufacturing method thereof
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
JP2004184797A (ja) * 2002-12-05 2004-07-02 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
TW582106B (en) * 2003-02-19 2004-04-01 Advanced Semiconductor Eng Package and manufacturing method thereof
JP2004253518A (ja) * 2003-02-19 2004-09-09 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
TWI225292B (en) * 2003-04-23 2004-12-11 Advanced Semiconductor Eng Multi-chips stacked package
US6936922B1 (en) 2003-09-26 2005-08-30 Amkor Technology, Inc. Semiconductor package structure reducing warpage and manufacturing method thereof
KR100510556B1 (ko) * 2003-11-11 2005-08-26 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
US7465368B2 (en) * 2003-12-24 2008-12-16 Intel Corporation Die molding for flip chip molded matrix array package using UV curable tape
US7009296B1 (en) 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
KR100639702B1 (ko) * 2004-11-26 2006-10-30 삼성전자주식회사 패키지된 반도체 다이 및 그 제조방법
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) * 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7763963B2 (en) * 2005-05-04 2010-07-27 Stats Chippac Ltd. Stacked package semiconductor module having packages stacked in a cavity in the module substrate
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
KR100791576B1 (ko) * 2005-10-13 2008-01-03 삼성전자주식회사 볼 그리드 어레이 유형의 적층 패키지
US7994619B2 (en) * 2005-11-01 2011-08-09 Stats Chippac Ltd. Bridge stack integrated circuit package system
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20070170571A1 (en) * 2006-01-26 2007-07-26 Gerber Mark A Low profile semiconductor system having a partial-cavity substrate
TWI294172B (en) * 2006-02-21 2008-03-01 Via Tech Inc Chip package structure and stacked structure of chip package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
KR100771874B1 (ko) * 2006-07-06 2007-11-01 삼성전자주식회사 반도체 탭 패키지 및 그 제조방법
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US8169067B2 (en) * 2006-10-20 2012-05-01 Broadcom Corporation Low profile ball grid array (BGA) package with exposed die and method of making same
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
KR100800486B1 (ko) * 2006-11-24 2008-02-04 삼성전자주식회사 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
JP5068990B2 (ja) * 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
JP4843515B2 (ja) * 2007-02-01 2011-12-21 パナソニック株式会社 半導体チップの積層構造
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
JP4864810B2 (ja) * 2007-05-21 2012-02-01 新光電気工業株式会社 チップ内蔵基板の製造方法
US20080315406A1 (en) * 2007-06-25 2008-12-25 Jae Han Chung Integrated circuit package system with cavity substrate
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US20090096076A1 (en) * 2007-10-16 2009-04-16 Jung Young Hy Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US8258614B2 (en) * 2007-11-12 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with package integration
US8074350B2 (en) * 2007-12-11 2011-12-13 Palo Also Research Center Incorporated Method of printing electronic circuits
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US8841782B2 (en) * 2008-08-14 2014-09-23 Stats Chippac Ltd. Integrated circuit package system with mold gate
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US9059050B2 (en) 2008-11-17 2015-06-16 Advanpack Solutions Pte. Ltd. Manufacturing methods of semiconductor substrate, package and device
CN102144291B (zh) * 2008-11-17 2015-11-25 先进封装技术私人有限公司 半导体基板、封装与装置
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
JP5403789B2 (ja) * 2009-01-19 2014-01-29 矢崎総業株式会社 電流検出装置の組付け構造
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8159830B2 (en) * 2009-04-17 2012-04-17 Atmel Corporation Surface mounting chip carrier module
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US20110147908A1 (en) * 2009-12-17 2011-06-23 Peng Sun Module for Use in a Multi Package Assembly and a Method of Making the Module and the Multi Package Assembly
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US20110193235A1 (en) * 2010-02-05 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Architecture with Die Inside Interposer
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
JP5642473B2 (ja) * 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
CN102683221B (zh) 2011-03-17 2017-03-01 飞思卡尔半导体公司 半导体装置及其组装方法
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8828802B1 (en) 2011-11-01 2014-09-09 Amkor Technology, Inc. Wafer level chip scale package and method of fabricating wafer level chip scale package
CN103140027A (zh) * 2011-11-22 2013-06-05 金绽科技股份有限公司 电路板模块及其堆栈和制作方法
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101917247B1 (ko) * 2012-05-03 2018-11-09 에스케이하이닉스 주식회사 적층 반도체 패키지 및 그 제조방법
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9177903B2 (en) 2013-03-29 2015-11-03 Stmicroelectronics, Inc. Enhanced flip-chip die architecture
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
KR102133448B1 (ko) * 2014-03-26 2020-07-13 에스케이하이닉스 주식회사 반도체 패키지
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN107464888A (zh) 2017-08-01 2017-12-12 京东方科技集团股份有限公司 一种封装结构及其制备方法和显示装置
CN117038532B (zh) * 2023-10-09 2024-01-16 成都汉芯国科集成技术有限公司 一种基于可塑性基板的芯片3d堆叠的封装系统及其封装方法

Family Cites Families (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
US3851221A (en) 1972-11-30 1974-11-26 P Beaulieu Integrated circuit package
US3838984A (en) 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
JPS54128274A (en) 1978-03-29 1979-10-04 Hitachi Ltd Resin-sealed semiconductor device
JPS5662351A (en) 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor device for memory
US4398235A (en) 1980-09-11 1983-08-09 General Motors Corporation Vertical integrated circuit package integration
FR2524707B1 (fr) 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
US4567643A (en) 1983-10-24 1986-02-04 Sintra-Alcatel Method of replacing an electronic component connected to conducting tracks on a support substrate
JPS60182731A (ja) 1984-02-29 1985-09-18 Toshiba Corp 半導体装置
JPH0612796B2 (ja) 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPS6159862A (ja) 1984-08-31 1986-03-27 Fujitsu Ltd 半導体装置
JPS61117858A (ja) 1984-11-14 1986-06-05 Hitachi Micro Comput Eng Ltd 半導体装置
US4729061A (en) 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JPS62119952A (ja) 1985-11-19 1987-06-01 Nec Corp 集積回路装置
JPS62126661A (ja) 1985-11-27 1987-06-08 Nec Corp 混成集積回路装置
JPS62142341A (ja) 1985-12-17 1987-06-25 Matsushita Electronics Corp 半導体装置およびその製造方法
US4756080A (en) 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
US4730232A (en) 1986-06-25 1988-03-08 Westinghouse Electric Corp. High density microelectronic packaging module for high speed chips
US4763188A (en) 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
JPS63128736A (ja) 1986-11-19 1988-06-01 Olympus Optical Co Ltd 半導体素子
JPS63211663A (ja) 1987-02-26 1988-09-02 Mitsubishi Electric Corp 回路基板
JPS63244654A (ja) 1987-03-31 1988-10-12 Toshiba Corp 樹脂封止型集積回路装置
JP2603636B2 (ja) 1987-06-24 1997-04-23 株式会社日立製作所 半導体装置
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JPS6428856A (en) 1987-07-23 1989-01-31 Mitsubishi Electric Corp Multilayered integrated circuit
JPH0199248A (ja) 1987-10-13 1989-04-18 Mitsubishi Electric Corp 半導体装置
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5040052A (en) 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
US5025306A (en) 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5012323A (en) 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH03169062A (ja) 1989-11-28 1991-07-22 Nec Kyushu Ltd 半導体装置
GB8927164D0 (en) 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
EP0473796A4 (en) 1990-03-15 1994-05-25 Fujitsu Ltd Semiconductor device having a plurality of chips
JPH0428260A (ja) 1990-05-23 1992-01-30 Matsushita Electric Ind Co Ltd 半導体チップの実装方法
JPH0456262A (ja) 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体集積回路装置
JPH0496358A (ja) 1990-08-13 1992-03-27 Casio Comput Co Ltd 印刷配線装置
US5140404A (en) 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JPH04179264A (ja) 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
JP3011510B2 (ja) 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
JPH04284661A (ja) 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH04368154A (ja) 1991-06-15 1992-12-21 Sony Corp 半導体装置
US5614766A (en) 1991-09-30 1997-03-25 Rohm Co., Ltd. Semiconductor device with stacked alternate-facing chips
JPH05190721A (ja) 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
EP0586888B1 (en) 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
JP2750248B2 (ja) * 1992-10-07 1998-05-13 京セラ株式会社 半導体素子収納用パッケージ
JPH06151645A (ja) * 1992-11-11 1994-05-31 Sumitomo Metal Mining Co Ltd 半導体装置及びその製造方法
JPH06163751A (ja) * 1992-11-17 1994-06-10 Kyocera Corp 半導体装置
US5859471A (en) 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
FR2701153B1 (fr) 1993-02-02 1995-04-07 Matra Marconi Space France Composant et module de mémoire à semi-conducteur.
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
DE69426695T2 (de) 1993-04-23 2001-08-09 Irvine Sensors Corp Elektronisches modul mit einem stapel von ic-chips
US5474958A (en) 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5323060A (en) 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
FR2709020B1 (fr) 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
WO1995005676A1 (en) 1993-08-13 1995-02-23 Irvine Sensors Corporation Stack of ic chips as substitute for single ic chip
JP3230348B2 (ja) 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
KR970000214B1 (ko) 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
KR950027550U (ko) 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5760471A (en) 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
JPH088389A (ja) 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5474957A (en) 1994-05-09 1995-12-12 Nec Corporation Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps
US5583378A (en) 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5650593A (en) 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5527740A (en) 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5604376A (en) 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
MY114888A (en) 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
JPH0878574A (ja) 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
DE69530037T2 (de) 1994-09-22 2003-10-16 Nec Electronics Corp Automatische Bandmontage für Halbleiteranordnung
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
KR0147259B1 (ko) 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5495394A (en) 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US5622588A (en) 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5491612A (en) 1995-02-21 1996-02-13 Fairchild Space And Defense Corporation Three-dimensional modular assembly of integrated circuits
TW373308B (en) 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5514907A (en) 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5801446A (en) 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5652185A (en) 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US5620928A (en) 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
DE19519370A1 (de) * 1995-05-26 1996-11-28 Philips Patentverwaltung Schaltungsanordnung zum Speisen eines Zweiphasen-Asynchronmotors
JP3007023B2 (ja) 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
US5682062A (en) 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US6005778A (en) 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5691248A (en) 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
GB9515651D0 (en) 1995-07-31 1995-09-27 Sgs Thomson Microelectronics A method of manufacturing a ball grid array package
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5721452A (en) 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
JP2894254B2 (ja) 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
JP2814966B2 (ja) 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
US5696666A (en) 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
KR0178255B1 (ko) 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US5739581A (en) 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5674785A (en) 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
KR0184076B1 (ko) 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US5689135A (en) 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
JP3207738B2 (ja) * 1996-01-15 2001-09-10 株式会社東芝 樹脂封止型半導体装置及びその製造方法
KR100443484B1 (ko) * 1996-02-19 2004-09-18 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법
JPH09232368A (ja) 1996-02-20 1997-09-05 Fujitsu Ltd 半導体装置
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2806357B2 (ja) 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US5917242A (en) 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5723907A (en) 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
JP3169062B2 (ja) 1996-07-11 2001-05-21 日産化学工業株式会社 液晶セル用配向処理剤
JPH1028856A (ja) 1996-07-12 1998-02-03 Asano Seiki Kk 粉体供給装置
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
JPH1098072A (ja) 1996-09-20 1998-04-14 Hitachi Ltd 半導体装置及びその製造方法
JP3664552B2 (ja) 1996-09-27 2005-06-29 ユニ・チャーム株式会社 拭き取りシート
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
JP3266815B2 (ja) 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
US5909633A (en) * 1996-11-29 1999-06-01 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronic component
US5866949A (en) 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
WO1998033217A1 (en) 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
US6057598A (en) 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US6180696B1 (en) * 1997-02-19 2001-01-30 Georgia Tech Research Corporation No-flow underfill of epoxy resin, anhydride, fluxing agent and surfactant
US5815372A (en) 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
US5835355A (en) 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US5952611A (en) 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6172419B1 (en) 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6034423A (en) 1998-04-02 2000-03-07 National Semiconductor Corporation Lead frame design for increased chip pinout
US6184463B1 (en) 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US5903052A (en) 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP3169907B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 多層配線構造およびその製造方法
US6127833A (en) 1999-01-04 2000-10-03 Taiwan Semiconductor Manufacturing Co. Test carrier for attaching a semiconductor device
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3416737B2 (ja) * 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6242279B1 (en) * 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
US6261869B1 (en) * 1999-07-30 2001-07-17 Hewlett-Packard Company Hybrid BGA and QFP chip package assembly and process for same
US6277672B1 (en) * 1999-09-03 2001-08-21 Thin Film Module, Inc. BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
US6262490B1 (en) * 1999-11-05 2001-07-17 Advanced Semiconductor Engineering, Inc. Substrate strip for use in packaging semiconductor chips
US6271057B1 (en) * 1999-11-19 2001-08-07 Advanced Semiconductor Engineering, Inc. Method of making semiconductor chip package
US6257857B1 (en) * 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package
US6404046B1 (en) * 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
TW466723B (en) * 2000-12-01 2001-12-01 Siliconware Precision Industries Co Ltd Super thin package having high heat-dissipation property
US6564454B1 (en) * 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6399418B1 (en) * 2001-07-26 2002-06-04 Amkor Technology, Inc. Method for forming a reduced thickness packaged electronic device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078108A (ja) * 2001-08-31 2003-03-14 Hitachi Chem Co Ltd 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法
JP2007123942A (ja) * 2007-02-09 2007-05-17 Sony Corp 半導体装置
WO2011036840A1 (ja) * 2009-09-24 2011-03-31 パナソニック株式会社 半導体装置、半導体実装体、および半導体装置の製造方法
JP2013533122A (ja) * 2010-05-20 2013-08-22 エプコス アーゲー 平坦構造の電子部品及びその製造方法
JP2012060096A (ja) * 2010-09-10 2012-03-22 Samsung Electro-Mechanics Co Ltd 埋め込みボールグリッドアレイ基板及びその製造方法
JP2017224706A (ja) * 2016-06-15 2017-12-21 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20040175916A1 (en) 2004-09-09
US7061120B2 (en) 2006-06-13
US6395578B1 (en) 2002-05-28
JP3398721B2 (ja) 2003-04-21
US20010005601A1 (en) 2001-06-28
US6762078B2 (en) 2004-07-13

Similar Documents

Publication Publication Date Title
JP3398721B2 (ja) 半導体パッケージ及びその製造方法
JP3416737B2 (ja) 半導体パッケージの製造方法
US6717248B2 (en) Semiconductor package and method for fabricating the same
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
US7678610B2 (en) Semiconductor chip package and method of manufacture
US6555412B1 (en) Packaged semiconductor chip and method of making same
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
USRE40112E1 (en) Semiconductor package and method for fabricating the same
KR100308393B1 (ko) 반도체패키지및그제조방법
KR100542671B1 (ko) 반도체패키지 및 그 제조방법
KR20000074351A (ko) 반도체패키지 및 그 제조방법
KR20000073182A (ko) 반도체패키지 및 그 제조 방법
KR20000074350A (ko) 반도체패키지 및 그 제조방법
JP2001127195A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2004356133A (ja) 半導体装置および半導体装置の製造方法
JP2001044333A (ja) Ｉｃパッケージの製造方法
KR20020082295A (ko) 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법
KR20020028016A (ko) 적층형 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees