JPH06151645A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06151645A
JPH06151645A JP32467092A JP32467092A JPH06151645A JP H06151645 A JPH06151645 A JP H06151645A JP 32467092 A JP32467092 A JP 32467092A JP 32467092 A JP32467092 A JP 32467092A JP H06151645 A JPH06151645 A JP H06151645A
Authority
JP
Japan
Prior art keywords
die pad
resin
leads
semiconductor chip
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32467092A
Other languages
English (en)
Inventor
Kenichi Saito
健一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP32467092A priority Critical patent/JPH06151645A/ja
Publication of JPH06151645A publication Critical patent/JPH06151645A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【目的】 樹脂モールドによるボンディング細線の変形
の小さい半導体装置とその製造方法を提供する。 【構成】 ダイパッド及びリードの内側先端部を含むリ
ードフレーム平面領域の裏面に絶縁シートを貼着した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂モールドによるボン
ディング細線の変形の小さい半導体装置とその製造方法
に関する。
【0002】
【従来の技術】半導体装置1は通常、図2に示すよう
に、ダイパッド2と、該ダイパッド2の周辺から外方に
延びる多数のリード3及びこれらパッド2及びリード3
を支持するフレーム部とが一体に形成されるリードフレ
ーム4を用い、ダイパッド2上に半導体チップ5を搭載
し、該半導体チップ5上の電極と前記リード3の内側先
端とをボンディング細線6で電気的に接続し、これを上
金型7と下金型8からなる樹脂成形機に供して熱硬化性
樹脂により、前記ダイパッド2、半導体チップ5、ボン
ディング細線6及びリード3の内側先端部を含む空間的
領域をモールドした後、フレーム部を切断除去して製造
される。
【0003】前記成形金型はキャビティ9を成形した上
金型7と、ランナ10、ゲート11及びキャビティ9を
形成した下金型8からなり、ボンディングされたリード
フレーム4を下金型8のキャビティ9に位置合せして並
べ、上下金型7,8を閉じ、タブレット状の樹脂12を
金型ポット13内に投入すれば、金型はヒーター14に
より加熱されていて樹脂12は溶融を開始し、トランス
ファ成形機のプランジャー15を降下させるとポット1
3内の樹脂はランナ10及びゲート11を通ってキャビ
ティ9内に注入される。所定時間経過して樹脂が硬化後
の金型7,8を開き、成形品16を取出す。
【0004】
【発明が解決しようとする課題】ところで上記従来モー
ルディングプロセスはいくつかの欠点を有する。これを
図3を用いて説明する。図3は上金型7と下金型8で構
成されるキャビティ9内に、ダイパッド3、半導体チッ
プ4、多数のリード5の内側先端部及びボンディング細
線6を閉じ込めてあり、このキャビティ9に樹脂がゲー
ト11から注入されてどのような経路で流入し、先端さ
れて行くかを(A)〜(E)に模式的に示してある。
【0005】図3において樹脂は(A)先ず下金型8側
のキャビティにより多く流れ込み、(B)ゲート11に
近いダイパッド3とリード5の間から、又リード5とリ
ード5の間から上方に向う流れも生じ、(C)勢いの強
いこの上昇流によりボンディング細線6を押し上げて変
形したり、ボンディング部を剥離したり、断線に至らし
めることもある。同様のことは(D)ゲート11から離
れても起こり得るし、(E)半導体チップ上方で樹脂が
合流した際に空気が閉じ込められ、ボイドになる恐れも
ある。
【0006】本発明の目的は上記欠点を解消し、モール
ディングによるボンディング細線への悪影響を小さくで
きる構造の半導体装置とその製造方法を提供することに
ある。
【0007】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置は、ダイパッド及び多数のリードの
内側先端部を含む平面領域の裏面に絶縁性シートを貼着
せしめた点に特徴がある。又、この半導体装置の製造方
法は、ダイパッド及び多数のリードの内側先端部を含む
平面領域の裏面に絶縁性シートを貼着したリードフレー
ムに半導体チップを搭載し、ボンディング細線で接続
し、これを樹脂モールディングに供して半導体チップ、
ダイパッド、ボンディング細線及び多数の内側先端部を
含む空間的領域に熱硬化性樹脂を上下ほぼ等速度で注入
して前記領域をモールドした後、リードフレームのフレ
ーム部を切断除去する点に特徴がある。
【0008】
【作用】図1は本発明法によるモールドプロセス及び本
発明の半導体装置構造を模式的に説明するための図であ
る。図1において、上金型7と下金型8で構成されるキ
ャビティ9内に、ダイパッド2及び多数のリード3の内
側先端を含む平面領域の裏面に絶縁性シート17が貼着
されたリードフレーム部分が閉じられ、樹脂は(A)右
端のゲート11から上下にほぼ等速度で注入される。
(B)樹脂は上記絶縁性シート17で上下に仕切られて
いるので、キャビティ9内を上昇したり、下降したりす
ることなく、そのまま前進し、(C)上下ほぼ同様のタ
イミングで左端へ達し、キャビティ9内の最後の残留空
気はリードと金型の隙間から排出され、(D)樹脂が硬
化した後、金型を開いてモールドが完了する。
【0009】
【発明の効果】本発明によれば、樹脂はリードとダイパ
ッドとの間又はリードとリードの内から勢い良く出るこ
とはなくなり、ボンディング細線に悪影響を及ぼすこと
がなくなる。又、樹脂の上下の流れがほぼ等速度とな
り、樹脂注入側の他端で合流するのでボイドが形成され
にくいという利点もある。
【図面の簡単な説明】
【図1】本発明法におけるモールド金型中の樹脂の流れ
方を模式的に示す断面図である。
【図2】従来のモールドプロセスを説明する図である。
【図3】従来法におけるモールド金型中の樹脂の流れ方
を模式的に示す断面図である。
【符号の説明】
2 ダイパッド 3 リード 5 半導体チップ 6 ボンディング細線 7 上金型 8 下金型 9 キャビティ 11 ゲート 17 絶縁性シート

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ダイパッド上に半導体チップが搭載さ
    れ、該半導体チップ上の電極と前記ダイパッドの周辺か
    ら外方に延びる多数のリードの内側先端とがボンディン
    グ細線で電気的に接続され、これら半導体チップ、ダイ
    パッド、ボンディング細線及び多数のリードの内側先端
    部を含む空間的領域が熱硬化性樹脂によりモールドされ
    た半導体装置において、前記ダイパッド及び多数のリー
    ドの内側先端部を含む平面領域の裏面に絶縁性シートが
    貼着されていることを特徴とする半導体装置。
  2. 【請求項2】 ダイパッドと、該ダイパッドの周辺から
    外方に延びる多数のリード及びこれらパッド、リードを
    外側で支持するフレーム部とが一体に形成されたリード
    フレームの、該ダイパッド及び多数のリードの内側先端
    部を含む平面領域の裏面に絶縁性シートを貼着し、該ダ
    イパッド上に半導体チップを搭載し、該半導体チップ上
    の電極と多数のリードの内側先端部とをボンディング細
    線で電気的に接続し、これを樹脂モールド金型に供して
    半導体チップ、ダイパッド、ボンディング細線及び多数
    のリードの内側先端部を含む空間的領域に、熱硬化性樹
    脂を上下ほぼ等速度で注入して前記領域をモールドした
    後、リードフレームのフレーム部を切断除去することを
    特徴とする半導体装置の製造方法。
JP32467092A 1992-11-11 1992-11-11 半導体装置及びその製造方法 Pending JPH06151645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32467092A JPH06151645A (ja) 1992-11-11 1992-11-11 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32467092A JPH06151645A (ja) 1992-11-11 1992-11-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06151645A true JPH06151645A (ja) 1994-05-31

Family

ID=18168426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32467092A Pending JPH06151645A (ja) 1992-11-11 1992-11-11 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06151645A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395578B1 (en) * 1999-05-20 2002-05-28 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US7067963B2 (en) * 2000-10-24 2006-06-27 Nihon Dempa Kogyo Co., Ltd. Surface acoustic wave device
US9768124B2 (en) 2007-02-21 2017-09-19 Amkor Technology, Inc. Semiconductor package in package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395578B1 (en) * 1999-05-20 2002-05-28 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US7067963B2 (en) * 2000-10-24 2006-06-27 Nihon Dempa Kogyo Co., Ltd. Surface acoustic wave device
US9768124B2 (en) 2007-02-21 2017-09-19 Amkor Technology, Inc. Semiconductor package in package

Similar Documents

Publication Publication Date Title
JP2586831B2 (ja) 樹脂封止用金型および半導体装置の製造方法
US5052907A (en) Resin sealing apparatus for use in manufacturing a resin-sealed semiconductor device
US5563103A (en) Method for manufacturing thermoplastic resin molded semiconductor
JPH06151645A (ja) 半導体装置及びその製造方法
JP3727446B2 (ja) 半導体装置の樹脂封止成形金型
JP2004153045A (ja) 電子部品の樹脂封止成形方法及び金型
JP2000031180A (ja) 半導体装置の製造方法
JP2834257B2 (ja) 半導体装置の製造方法およびモールド装置
JP2000003923A (ja) 半導体装置の樹脂封止方法及びその樹脂封止装置
JPH0574999A (ja) 半導体装置及びその製造方法
JP2838981B2 (ja) 半導体装置の樹脂封止装置および樹脂封止方法
JPS6144430Y2 (ja)
JP2742638B2 (ja) 半導体装置用の樹脂封止金型
JPH0237856B2 (ja) Jushimoorudohoho
JPH11330112A (ja) 半導体装置の製造方法およびトランスファモールド装置
JPH0516169A (ja) 樹脂封止成形装置
JP3539659B2 (ja) 半導体装置の製造方法およびその方法において用いられるリードフレーム
KR200232738Y1 (ko) 반도체 패키지 몰딩공정용 몰드다이
JPS5810357Y2 (ja) 樹脂封止用装置
JPH10116847A (ja) 半導体装置の製造方法およびトランスファモールド装置
JP3185354B2 (ja) 半導体装置の製造方法及び半導体装置の樹脂封止装置
JPS5961933A (ja) トランスフア成形機
JP3575592B2 (ja) リードフレーム組立体の樹脂モールド用成形型及び樹脂モールド成形法
JP2522304B2 (ja) 半導体素子収納パッケ−ジの製造方法
JPH11277594A (ja) プラスチック成形装置