JP2522304B2 - 半導体素子収納パッケ−ジの製造方法 - Google Patents
半導体素子収納パッケ−ジの製造方法Info
- Publication number
- JP2522304B2 JP2522304B2 JP62136068A JP13606887A JP2522304B2 JP 2522304 B2 JP2522304 B2 JP 2522304B2 JP 62136068 A JP62136068 A JP 62136068A JP 13606887 A JP13606887 A JP 13606887A JP 2522304 B2 JP2522304 B2 JP 2522304B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- package
- molding
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来の技術［第７図乃至第９図］ D.発明が解決しようとする問題点［第10図］ E.問題点を解決するための手段 F.作用 G.実施例［第１図乃至第６図］ H.発明の効果 （A.産業上の利用分野） 本発明は半導体素子収納パッケージの製造方法、特に
樹脂を材料として型成形によりパッケージを形成する半
導体素子収納パッケージの製造方法に関する。
樹脂を材料として型成形によりパッケージを形成する半
導体素子収納パッケージの製造方法に関する。
（B.発明の概要） 本発明は、樹脂を材料として型成形によりパッケージ
を形成する半導体素子収納パッケージの製造方法におい
て、 リードの表面にあるボンディングエリアが成形時にリ
ードフレームの成形により生じた隙間を通って素子載置
台部側から流れてくる樹脂で覆われるのを防止するた
め、 予めリードフレームの成形により生じた隙間に樹脂を
充填しておき、その樹脂の硬化後パッケージを形成する
ための樹脂成形を行うものである。
を形成する半導体素子収納パッケージの製造方法におい
て、 リードの表面にあるボンディングエリアが成形時にリ
ードフレームの成形により生じた隙間を通って素子載置
台部側から流れてくる樹脂で覆われるのを防止するた
め、 予めリードフレームの成形により生じた隙間に樹脂を
充填しておき、その樹脂の硬化後パッケージを形成する
ための樹脂成形を行うものである。
（C.従来の技術）［第７図乃至第９図］ 集積回路装置としてIC、LSI等の半導体ペレットを樹
脂で形成したパッケージに収納したものがあり、第７図
及び第８図はその一例を示すものである。図面におい
て、ａは樹脂からなるパッケージで、素子載置台部ｂの
周縁に一体に側壁ｃを形成してなる。d,d,…はリード
で、その内端部は側壁ｃの内側に位置し、そして側壁ｃ
を貫通してパッケージｂの外部に導出されている。ｅは
素子支持リードｄ´の中央部にボンディングされた半導
体ペレットf,f…は半導体ペレットｅの電極パッドとリ
ードd,d…の内端部との間に接続されたコネクトワイヤ
である。ｇは側壁ｃの内周面上端部に形成された段部
で、該段部ｇに平板上の例えば樹脂からなるキャップｈ
が固着されている。
脂で形成したパッケージに収納したものがあり、第７図
及び第８図はその一例を示すものである。図面におい
て、ａは樹脂からなるパッケージで、素子載置台部ｂの
周縁に一体に側壁ｃを形成してなる。d,d,…はリード
で、その内端部は側壁ｃの内側に位置し、そして側壁ｃ
を貫通してパッケージｂの外部に導出されている。ｅは
素子支持リードｄ´の中央部にボンディングされた半導
体ペレットf,f…は半導体ペレットｅの電極パッドとリ
ードd,d…の内端部との間に接続されたコネクトワイヤ
である。ｇは側壁ｃの内周面上端部に形成された段部
で、該段部ｇに平板上の例えば樹脂からなるキャップｈ
が固着されている。
第９図は製造に用いるリードフレームｉを示すもの
で、リードフレームリードd,d,…ｄ´を複数個の半導体
装置分一体に連結してなり、このリードフレームｉをパ
ッケージ成形用金型にインサートしてトランスファーモ
ールドすることにより第７図及び第８図に示す半導体素
子収納パッケージが製造される。
で、リードフレームリードd,d,…ｄ´を複数個の半導体
装置分一体に連結してなり、このリードフレームｉをパ
ッケージ成形用金型にインサートしてトランスファーモ
ールドすることにより第７図及び第８図に示す半導体素
子収納パッケージが製造される。
（D.考案が解決しようとする問題点）［第10図］ ところで、第７図及び第８図に示した従来のパッケー
ジには、トランスファーモールドによりパッケージａを
形成するときに素子載置台部ｂ側からリードフレームｉ
の打抜きにより形成された隙間ｊを通ってワイヤボンデ
ィグエリア、ペレットボンディングエリアに樹脂が流れ
込み、ワイヤボンディングエリア、ペレットボンディン
グエリアが樹脂からなるバリで覆われるという問題があ
った。この点について第10図を参照しながら説明する。
この図は樹脂成形時の状態を示す断面図で、ｋはそのバ
リ、ｌはモールド用金型の下型、ｍは同じく上型であ
り、この下型ｌと上型ｍとの間に形成される空間が樹脂
を注入されてパッケージａを形成する空間となり、そし
て、この成形は下型ｌと上型ｍとの間にリードフレーム
ｉが挟まれた状態で行われる。ところで、樹脂注入する
ときの圧力は非常に強いので、樹脂の圧力で矢印で示す
ように樹脂が素子載置台部ｂを成す部分側からリードフ
レームｉの隙間ｊを通ってリードフレームｉと上型ｍと
の間に流れ込み、リードd,d,…のワイヤボンディングエ
リアとなる内端部表面、リードｄ´のペレットボンディ
ングエリア表面をバリｋとして覆う虞れがあった。そし
て、この樹脂からなるバリk,k…が存在すると半導体ペ
レットｅの電極とリードd,d…,d´との間の導電性が損
なわれ断線事故を招く虞れがある。そのため、非常に面
倒な手作業によるバリ取り工程が必要になってくる。
ジには、トランスファーモールドによりパッケージａを
形成するときに素子載置台部ｂ側からリードフレームｉ
の打抜きにより形成された隙間ｊを通ってワイヤボンデ
ィグエリア、ペレットボンディングエリアに樹脂が流れ
込み、ワイヤボンディングエリア、ペレットボンディン
グエリアが樹脂からなるバリで覆われるという問題があ
った。この点について第10図を参照しながら説明する。
この図は樹脂成形時の状態を示す断面図で、ｋはそのバ
リ、ｌはモールド用金型の下型、ｍは同じく上型であ
り、この下型ｌと上型ｍとの間に形成される空間が樹脂
を注入されてパッケージａを形成する空間となり、そし
て、この成形は下型ｌと上型ｍとの間にリードフレーム
ｉが挟まれた状態で行われる。ところで、樹脂注入する
ときの圧力は非常に強いので、樹脂の圧力で矢印で示す
ように樹脂が素子載置台部ｂを成す部分側からリードフ
レームｉの隙間ｊを通ってリードフレームｉと上型ｍと
の間に流れ込み、リードd,d,…のワイヤボンディングエ
リアとなる内端部表面、リードｄ´のペレットボンディ
ングエリア表面をバリｋとして覆う虞れがあった。そし
て、この樹脂からなるバリk,k…が存在すると半導体ペ
レットｅの電極とリードd,d…,d´との間の導電性が損
なわれ断線事故を招く虞れがある。そのため、非常に面
倒な手作業によるバリ取り工程が必要になってくる。
本発明はこのような問題点を解決すべく為されたもの
であり、リードの表面にあるボンディングエリアがパッ
ケージの成形時にリードフレームの成形により生じた隙
間を通って素子載置台部側から流れてくる樹脂で覆われ
るのを防止することを目的とする。
であり、リードの表面にあるボンディングエリアがパッ
ケージの成形時にリードフレームの成形により生じた隙
間を通って素子載置台部側から流れてくる樹脂で覆われ
るのを防止することを目的とする。
（E.問題点を解決するための手段） 本発明半導体素子収納パッケージの製造方法は上記問
題点を解決するため、リードフレームの成形により生じ
た隙間に、型成形用金型内に該リードフレームをインサ
ートしての型内の注入通路を通じての注入により予め樹
脂を充填しておき、その樹脂の硬化後パッケージを形成
するための樹脂成形を行うことを特徴とする。
題点を解決するため、リードフレームの成形により生じ
た隙間に、型成形用金型内に該リードフレームをインサ
ートしての型内の注入通路を通じての注入により予め樹
脂を充填しておき、その樹脂の硬化後パッケージを形成
するための樹脂成形を行うことを特徴とする。
（F.作用） 本発明半導体素子収納パッケージの製造方法によれ
ば、素子載台部をあるいは素子載置台部と側壁を形成す
る際にはリードフレームの隙間に既に硬化した樹脂が充
填されているので、リードフレームの隙間を樹脂が通り
得ない。従って、素子載置台部側からリードフレームの
隙間を通ってリードフレームと上型との間に樹脂が入っ
てリード表面を覆ってバリとなることを回避することが
できる。
ば、素子載台部をあるいは素子載置台部と側壁を形成す
る際にはリードフレームの隙間に既に硬化した樹脂が充
填されているので、リードフレームの隙間を樹脂が通り
得ない。従って、素子載置台部側からリードフレームの
隙間を通ってリードフレームと上型との間に樹脂が入っ
てリード表面を覆ってバリとなることを回避することが
できる。
（G.実施例）［第１図乃至第６図］ 以下、本発明半導体素子収納パッケージの製造方法を
図示実施例に従って詳細に説明する。
図示実施例に従って詳細に説明する。
第１図乃至第５図は本発明半導体素子収納パッケージ
の製造方法の一つの実施例を工程順に示すものであり、
これ等の図に従って製造方法の説明をする。
の製造方法の一つの実施例を工程順に示すものであり、
これ等の図に従って製造方法の説明をする。
第１図は用意するリードフレーム１を示す斜視図であ
る。該リードフレーム１はコバール等の金属板をプレス
加工することによって形成されたもので、２、２、…は
リード、３…はタブリード、４、４、…はリード２及び
タブリード３を複数の半導体装置分一体に連結するフレ
ーム部、５、５、…はリード２、２、…、サブリード３
及びフレーム部４によって囲繞されたリードフレーム１
の隙間であり、リードフレーム１を形成するための打抜
きによって生じたものである。
る。該リードフレーム１はコバール等の金属板をプレス
加工することによって形成されたもので、２、２、…は
リード、３…はタブリード、４、４、…はリード２及び
タブリード３を複数の半導体装置分一体に連結するフレ
ーム部、５、５、…はリード２、２、…、サブリード３
及びフレーム部４によって囲繞されたリードフレーム１
の隙間であり、リードフレーム１を形成するための打抜
きによって生じたものである。
第１図に示したリードフレーム１の上記隙間５、５、
…に樹脂を充填する。第２図はその樹脂充填後のリード
フレーム１を示す斜視図であり、６、６、…は充填され
た樹脂を示す。この樹脂６、６、…の充填は適宣な型成
形用金型内にリードフレーム１をインサートして熱可塑
性の樹脂を上型あるいは下型に形成された注入通路を通
じて上記隙間５、５、…に注入することにより行う。充
填された樹脂６の表裏面はリードフレーム１の表裏面に
面一にされている。
…に樹脂を充填する。第２図はその樹脂充填後のリード
フレーム１を示す斜視図であり、６、６、…は充填され
た樹脂を示す。この樹脂６、６、…の充填は適宣な型成
形用金型内にリードフレーム１をインサートして熱可塑
性の樹脂を上型あるいは下型に形成された注入通路を通
じて上記隙間５、５、…に注入することにより行う。充
填された樹脂６の表裏面はリードフレーム１の表裏面に
面一にされている。
第２図に示したリードフレーム１を樹脂６の硬化後に
素子載置台部形成用金型にインサートして樹脂からなる
素子載置台部を形成する。第３図は素子載置台部形成時
の状態を示す断面図であり、７は素子載置台部、８は下
型、９は該下型８に形成された素子載置台部形成用凹
部、10は上型である。この成形時において、素子載置台
部形成用凹部９に注入された樹脂は注入圧力が相当に強
くてもリードフレーム１の隙間５、５、…が樹脂６によ
って充填されているので、凹部９側からリードフレーム
１と上型10との間へ樹脂が流れ込むのを防止することが
できる。従って、リード２、２、…及びタブリード３の
表面部に樹脂によるバリが生じるのを防止することがで
きる。
素子載置台部形成用金型にインサートして樹脂からなる
素子載置台部を形成する。第３図は素子載置台部形成時
の状態を示す断面図であり、７は素子載置台部、８は下
型、９は該下型８に形成された素子載置台部形成用凹
部、10は上型である。この成形時において、素子載置台
部形成用凹部９に注入された樹脂は注入圧力が相当に強
くてもリードフレーム１の隙間５、５、…が樹脂６によ
って充填されているので、凹部９側からリードフレーム
１と上型10との間へ樹脂が流れ込むのを防止することが
できる。従って、リード２、２、…及びタブリード３の
表面部に樹脂によるバリが生じるのを防止することがで
きる。
その後、下側に素子載置台部７が形成された状態のリ
ードフレーム１を側壁形成用金型にインサートして樹脂
からなる側壁を形成する。第４図は側壁形成時の状態を
示す断面図であり、11は側壁、12は下型、13は上型、14
は側壁形成用凹部である。
ードフレーム１を側壁形成用金型にインサートして樹脂
からなる側壁を形成する。第４図は側壁形成時の状態を
示す断面図であり、11は側壁、12は下型、13は上型、14
は側壁形成用凹部である。
その後、第５図に示すように、第４図のパッケージの
タブリード３のタブ部に半導体素子15をペレットボンデ
ィングし、該半導体素子15の電極パッドとリード２、
２、…先端部のワイヤボンディングエリアとの間をコネ
クト線16、16、…で接続し、キャップ17をパッケージ上
端部に固着する。
タブリード３のタブ部に半導体素子15をペレットボンデ
ィングし、該半導体素子15の電極パッドとリード２、
２、…先端部のワイヤボンディングエリアとの間をコネ
クト線16、16、…で接続し、キャップ17をパッケージ上
端部に固着する。
このような半導体素子収納パッケージの製造方法によ
れば、上述のようにリードフレーム１の隙間５、５、…
に充填された樹脂６が、素子載置台部形成時において素
子載置台部側からリードフレーム１の上側へ樹脂が流れ
ようとするのを防止することができる。従って、リード
２、タブリード３の表面が樹脂からなるバリによって覆
われるのを有効に防止することができる。
れば、上述のようにリードフレーム１の隙間５、５、…
に充填された樹脂６が、素子載置台部形成時において素
子載置台部側からリードフレーム１の上側へ樹脂が流れ
ようとするのを防止することができる。従って、リード
２、タブリード３の表面が樹脂からなるバリによって覆
われるのを有効に防止することができる。
第６図は本発明半導体素子収納パッケージの製造方法
の変形例を示す断面図である。このパッケージ製造方法
は素子載置台部７と側壁11とを一回の成形工程で同時に
形成するものである。同図において、18は下型、19は上
型である。このパッケージにおいてもリード２、タブリ
ード３の表面が樹脂からなるバリによって覆われるのを
有効に防止することができることはいうまでもない。
の変形例を示す断面図である。このパッケージ製造方法
は素子載置台部７と側壁11とを一回の成形工程で同時に
形成するものである。同図において、18は下型、19は上
型である。このパッケージにおいてもリード２、タブリ
ード３の表面が樹脂からなるバリによって覆われるのを
有効に防止することができることはいうまでもない。
（H.発明の効果） 以上に述べたように、本発明半導体素子収納パッケー
ジの製造方法は、リードフレームの下側に樹脂からなる
素子載置台部を、リードフレームの上側に樹脂からなり
上記素子載置台部の周縁部上に位置する側壁を形成して
上記素子載置台部及び側壁からなる半導体素子収納パッ
ケージを形成する半導体素子収納パッケージの製造方法
において、上記リードフレームの成形によって少なくと
もパッケージが形成されるべき領域及びそれにより内側
に生じている隙間に隈なく樹脂を、型成形用金型内に該
リードフレームをインサートしての型内の注入通路を通
じて注入により充填し、上記リードフレームの隙間に充
填した上記樹脂が硬化した後上記リードフレームの下側
に上記素子載置台部を、リードフレームの上側に側壁を
順次若しくは同時に型成形により形成することを特徴と
するものである。
ジの製造方法は、リードフレームの下側に樹脂からなる
素子載置台部を、リードフレームの上側に樹脂からなり
上記素子載置台部の周縁部上に位置する側壁を形成して
上記素子載置台部及び側壁からなる半導体素子収納パッ
ケージを形成する半導体素子収納パッケージの製造方法
において、上記リードフレームの成形によって少なくと
もパッケージが形成されるべき領域及びそれにより内側
に生じている隙間に隈なく樹脂を、型成形用金型内に該
リードフレームをインサートしての型内の注入通路を通
じて注入により充填し、上記リードフレームの隙間に充
填した上記樹脂が硬化した後上記リードフレームの下側
に上記素子載置台部を、リードフレームの上側に側壁を
順次若しくは同時に型成形により形成することを特徴と
するものである。
従って、本発明半導体素子収納パッケージの製造方法
によれば、素子載置台部をあるいは素子載置台部の側壁
を形成する際にはリードフレームの隙間に既に硬化した
樹脂が充填されているので、リードフレームの隙間を樹
脂が通り得ない。従って、素子載置台部側からリードフ
レームの隙間を通ってリードフレームと上型との間に樹
脂が入ってリード表面を覆ってバリとなることを回避す
ることができる。
によれば、素子載置台部をあるいは素子載置台部の側壁
を形成する際にはリードフレームの隙間に既に硬化した
樹脂が充填されているので、リードフレームの隙間を樹
脂が通り得ない。従って、素子載置台部側からリードフ
レームの隙間を通ってリードフレームと上型との間に樹
脂が入ってリード表面を覆ってバリとなることを回避す
ることができる。
第１図乃至第５図は本発明半導体素子収納パッケージの
製造方法の一つの実施例を工程順に示すもので、第１図
は用意するリードフレームの斜視図、第２図は樹脂充填
後のリードフレームの斜視図、第３図は素子載置台部形
成時の状態を示す断面図、第４図は側壁形成時の状態を
示す断面図、第５図は完成した半導体装置を示す断面
図、第６図は本発明半導体素子収納パッケージの製造方
法の変形例を示す断面図、第７時乃至第９図は背景技術
を説明するためのもので、第７図は半導体装置をキャッ
プを取った状態で示す平面図、第８図は第７図の８−８
線に沿う断面図、第９図は製造に用いるリードフレーム
の斜視図、第10図は発明が解決しようとする問題点を示
す断面図である。 符号の説明 １……リードフレーム、 ２、３……リード、５……隙間、 ６……隙間に充填された樹脂、 ７……素子載置台部、11……側壁。
製造方法の一つの実施例を工程順に示すもので、第１図
は用意するリードフレームの斜視図、第２図は樹脂充填
後のリードフレームの斜視図、第３図は素子載置台部形
成時の状態を示す断面図、第４図は側壁形成時の状態を
示す断面図、第５図は完成した半導体装置を示す断面
図、第６図は本発明半導体素子収納パッケージの製造方
法の変形例を示す断面図、第７時乃至第９図は背景技術
を説明するためのもので、第７図は半導体装置をキャッ
プを取った状態で示す平面図、第８図は第７図の８−８
線に沿う断面図、第９図は製造に用いるリードフレーム
の斜視図、第10図は発明が解決しようとする問題点を示
す断面図である。 符号の説明 １……リードフレーム、 ２、３……リード、５……隙間、 ６……隙間に充填された樹脂、 ７……素子載置台部、11……側壁。
Claims (1)
- 【請求項１】リードフレームの下側に樹脂からなる素子
載置台部を、リードフレームの上側に樹脂からなり上記
素子載置台部の周縁部上に位置する側壁を形成して上記
素子載置台部及び側壁からなる半導体素子収納パッケー
ジを形成する半導体素子収納パッケージの製造方法にお
いて、 上記リードフレームの成形によって少なくともパッケー
ジが形成されるべき領域とその内側に生じている隙間に
隈なく樹脂を、型成形用金型内に該リードフレームをイ
ンサートしての型内の注入通路を通じて注入することに
より充填し、 上記リードフレームの隙間に充填した上記樹脂が硬化し
た後上記リードフレームの下側に上記素子載置台部を、
リードフレームの上側に側壁を順次若しくは同時に型成
形により形成する ことを特徴とする半導体素子収納パッケージの製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136068A JP2522304B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体素子収納パッケ−ジの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136068A JP2522304B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体素子収納パッケ−ジの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299368A JPS63299368A (ja) | 1988-12-06 |
| JP2522304B2 true JP2522304B2 (ja) | 1996-08-07 |
Family
ID=15166466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62136068A Expired - Fee Related JP2522304B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体素子収納パッケ−ジの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522304B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0400176B1 (de) * | 1989-05-31 | 2000-07-26 | Osram Opto Semiconductors GmbH & Co. OHG | Verfahren zum Montieren eines oberflächenmontierbaren Opto-Bauelements |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591142A (en) * | 1978-12-28 | 1980-07-10 | Hitachi Chem Co Ltd | Package forming of semiconductors |
| JPS6167250A (ja) * | 1984-09-07 | 1986-04-07 | Fujitsu Ltd | リ−ドフレ−ム |
-
1987
- 1987-05-29 JP JP62136068A patent/JP2522304B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63299368A (ja) | 1988-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100889422B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP2875139B2 (ja) | 半導体装置の製造方法 | |
| KR101054602B1 (ko) | 반도체 장치의 제조 방법 | |
| US5935502A (en) | Method for manufacturing plastic package for electronic device having a fully insulated dissipator | |
| JPH0783036B2 (ja) | キヤリアテープ | |
| KR100222349B1 (ko) | 반도체 칩 패키징 | |
| KR0141952B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2003158234A (ja) | 半導体装置及びその製造方法 | |
| US5508232A (en) | Method of manufacturing a semiconductor device | |
| JP2522304B2 (ja) | 半導体素子収納パッケ−ジの製造方法 | |
| JP3259377B2 (ja) | 半導体装置 | |
| JP3226628B2 (ja) | テープキャリア、それを用いた半導体装置及びその製造方法 | |
| JP2755440B2 (ja) | 樹脂モールド型半導体装置及び樹脂モールド装置 | |
| JPH10270606A (ja) | パッケージ型半導体装置の構造 | |
| JP2555931B2 (ja) | 半導体装置の製造方法 | |
| JP3212527B2 (ja) | 光照射窓を有するｂｇａ型中空半導体パッケージ | |
| KR100230520B1 (ko) | 반도체 소자 패키지 베이스의 제조방법 | |
| JPS63287041A (ja) | 半導体素子収納パッケ−ジの製造方法 | |
| JP2002050646A (ja) | 半導体装置の製造方法 | |
| JP3008015B2 (ja) | 半導体装置およびその製造方法 | |
| JPH088363A (ja) | リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型 | |
| JP2858690B2 (ja) | 樹脂封止型電子部品の製造方法 | |
| KR200202053Y1 (ko) | 반도체소자 패키지 공정용 몰딩 다이의 컬 블록구조 | |
| JPH05326587A (ja) | 樹脂封止型半導体装置の樹脂封止方法及びその装置 | |
| JPH07105408B2 (ja) | 樹脂封止型半導体装置の製造方法及び成型金型 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |