JPH088363A - リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型 - Google Patents

リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型

Info

Publication number
JPH088363A
JPH088363A JP6140013A JP14001394A JPH088363A JP H088363 A JPH088363 A JP H088363A JP 6140013 A JP6140013 A JP 6140013A JP 14001394 A JP14001394 A JP 14001394A JP H088363 A JPH088363 A JP H088363A
Authority
JP
Japan
Prior art keywords
pin
semiconductor device
resin
mold
push
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6140013A
Other languages
English (en)
Inventor
Atsushi Fujisawa
敦 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP6140013A priority Critical patent/JPH088363A/ja
Publication of JPH088363A publication Critical patent/JPH088363A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

(57)【要約】 【目的】 半導体装置の放熱特性を向上し、効率良く半
導体装置を製造し得るようにする。 【構成】 上型２１と下型２２とによりモールド金型が
形成され、第２金型２２には中空の外側押し出しピン３
３と内側押し出しピン３４とがそれぞれ設けられてお
り、パッケージ本体１５を成形した後に型開きする際に
は、外側押し出しピン３３と内側押し出しピン３４とに
よりパッケージ本体１５が離されるとともに、内側押し
出しピン３４を外側押し出しピン３３に対して前進させ
ることにより、外側押し出しピン３３とパッケージ本体
１５との密着が解かれる。これにより、パッケージ本体
１５には切り欠き部１６ａが形成され、タブ１１の背面
は露出面１７ａの部分で外部に露出される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型の半導体装置
およびその製造技術に関し、特にパッケージ本体を成形
する際における作業性を向上する技術に関する。
【０００２】
【従来の技術】樹脂封止型の半導体装置は、ダイパッド
部とも言われるタブと、それぞれ複数本のリードと、外
枠部とを有するリードフレームを用いて製造されてお
り、リードフレームの前記タブに半導体チップを固定
し、半導体チップの表面電極とリードとを電気的に接続
した後に、たとえば特開昭５９−２０７６３５号公報に
記載されるようなトランスファーモールド装置を用いて
半導体チップを樹脂によりモールドつまり成形してパッ
ケージ本体が形成される。
【０００３】このような樹脂封止型のパッケージ本体を
有する半導体装置は、例えば、工業調査会発行「ＩＣ化
実装技術」1980年１月15日発行、Ｐ１３８に記載される
ように、セラミックパッケージのそれと比較して放熱性
が良くないことが知られており、樹脂封止型パッケージ
つまりプラスチックパッケージにあっては、放熱特性を
向上させるようにすることがこの技術分野における解決
課題となっている。
【０００４】一方、樹脂封止型パッケージを成形するた
めのモールド装置は、上下の金型を有し、これらの金型
によりパッケージの形状に対応したキャビティが形成さ
れるようになっており、金型にはパッケージを金型から
離型させるためのエジェクターピンつまり押し出しピン
が設けられている。樹脂成形がなされた後に型開き動作
がなされると、押し出しピンが型開き動作の時にパッケ
ージ本体に向けて突き出されて、樹脂封止された半導体
装置が金型から突き出されることになる。
【０００５】ところで、近年、半導体デバイスの信頼性
の向上のために、半導体素子つまり半導体チップとモー
ルドレジンつまり樹脂との密着性をより向上させる傾向
にあり、密着性の強い樹脂がパッケージ本体の樹脂材料
として使用されるようになっている。
【０００６】このように密着性の強い樹脂は、半導体チ
ップが取り付けられるリードフレームに対してのみなら
ず、パッケージを成形するためのモールド金型に対して
も強く密着することになる。このため、金型の一部を構
成する押し出しピンの先端面にも強く樹脂が密着するこ
とになり、型開き時に押し出しピンがパッケージを突き
出す際に、金型からのパッケージの取り出しを円滑に行
うことができず、パッケージの成形作業性が低下すると
いう問題点が生じる。この問題は、トランスファ成形金
型等を用いて自動的に成形する場合には、特に問題とな
る。
【０００７】
【発明が解決しようとする課題】本発明の目的は樹脂封
止型の半導体装置の放熱特性を向上させることである。
【０００８】本発明のさらに他の目的は、樹脂封止型の
半導体装置を効率良く製造し得るようにすることであ
る。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、本発明のリードフレームにあっ
ては、リードのインナー部とタブの少なくともいずれか
一方のうち半導体チップが固定される側に対して反対側
に絶縁層が設けられており、このリードフレームを用い
た本発明の半導体装置にあっては、タブとリードの少な
くともいずれか一方のうち半導体チップが固定される側
に対して反対側少なくとも一部が、絶縁層を介するかあ
るいは絶縁層により接着された金属板を介して露出され
るようになっている。
【００１２】また、本発明の半導体装置にあっては、タ
ブのうち半導体チップが固定される側に対して反対側に
おける樹脂パッケージ本体に切り欠き部が形成され、タ
ブの少なくとも一部が外部に露出されるようになってい
る。
【００１３】さらに、本発明の半導体装置の製造方法に
あっては、第１金型と第２金型とからなるモールド金型
を用いてパッケージ本体を成形することにより半導体装
置を製造する際に、押し出しピンの先端面をタブに接触
させた状態とすることにより、パッケージ本体に切り欠
き部を形成することができる。
【００１４】また、本発明の半導体装置の製造方法にあ
っては、モールド金型を用いてパッケージ本体を成形す
る際に、予めリードあるいはタブに絶縁層を設けるか絶
縁層を介して金属板を設けることにより、押し出しピン
は絶縁層と接触するか、金属板と接触した状態で樹脂封
止がなされる。
【００１５】そして、本発明のモールド金型にあって
は、モールド金型を構成する第１金型と第２金型の一方
には、中空の外側押し出しピンとこの外側押し出しピン
の中空孔の中に設けられた内側押し出しピンとが設けら
れており、パッケージ本体を成形した後に両方の金型を
型開きする際には、これら両方の押し出しピンにより樹
脂封止後の半導体装置が突き出される。
【００１６】さらに、本発明のモールド金型にあって
は、型開き時には外側押し出しピンと内側押し出しピン
とにより金型から半導体装置が離されるとともに、内側
押し出しピンを外側押し出しピンに対して前進させるこ
とにより、外側押し出しピンとパッケージ本体との密着
が解かれるようになっている。
【００１７】
【作用】前述した本発明のリードフレームおよびそれを
用いた半導体装置によれば、露出面を有しており、その
部分からの放熱特性が向上し半導体装置の熱抵抗を低減
することができる。そして、露出面が形成されているの
で、デバイス実装時つまりパッケージ本体を基板に搭載
する時における熱ストレスに起因するパッケージ本体の
クラック発生を防止することができる。
【００１８】さらに、本発明の製造方法によれば、パッ
ケージ本体を成形するための金型に設けられ、成形後の
半導体装置を金型から取り出すための押し出しピンによ
り露出面を形成することができ、露出面を成形するため
の工程が不要となる。
【００１９】そして、本発明のモールド金型によれば、
押し出しピンを樹脂成形つまり樹脂封止前の半導体装置
に接触させてから、樹脂を注入するようにしたので、押
し出しピンとパッケージ本体との密着面積が低減され、
モールド金型の型開き時における半導体装置の取り出し
を容易に行うことができる。
【００２０】また、本発明のモールド金型によれば、中
空の外側押し出しピンとこのピンの中空孔内に設けられ
る内側押し出しピンとを有しているので、両方の押し出
しピンによるパッケージ本体の金型からの取り出しと、
内側押し出しピンによる外側押し出しピンとの密着を解
く取り出し動作とによって、効率良く半導体装置の取り
出しを行うことができる。
【００２１】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００２２】図１は本発明の一実施例である半導体装置
を示す断面図である。半導体チップ１０は、ダイパッド
部とも言われるタブ１１の表面に例えばＡｇペースト等
の接着剤１２により固定されており、先端がタブ１１の
周辺部に近接して配置された複数本のリード１３は、そ
れぞれ金線等のボンディングワイヤ１４により半導体チ
ップ１０の図示しない表面電極に電気的に接続されてい
る。
【００２３】半導体チップ１０、タブ１１およびリード
１３の先端部は、例えば、エポキシ樹脂等の熱硬化性の
樹脂からなるパッケージ本体１５により一体的に封止さ
れている。図１は、４方向にリードを突出させた面実装
形パッケージ、つまりＱＦＰ(Qiad Flat Package) タイ
プの半導体装置を示しており、図示しない他の２方向か
らもリード１３が突出している。なお、リード１３のう
ち樹脂のパッケージ本体１５内に封止される部分はイン
ナー部となっている。
【００２４】図示するように、パッケージ本体１５に
は、タブ１１の背面側つまり半導体チップ１０が固定さ
れる面に対して反対側に切り欠き部１６ａ，１６ｂを形
成してタブ１１の背面の一部を露出させている。図１に
おいて、符号１７ａ，１７ｂは露出面を示す。このよう
に、タブ１１の背面を露出させることにより、半導体装
置の放熱特性が向上し、パッケージの熱抵抗を低減する
ことが可能となる。
【００２５】また、タブ１１の一部を外部に露出するた
めの切り欠き部１６ａ，１６ｂが形成されていることか
ら、樹脂封止された半導体装置を基板に搭載するために
リードを基板の電極に接続すべく加熱する際に、つまり
デバイスを実装する際に、パッケージ本体１５の熱歪み
に起因するパッケージのクラック発生が防止されて高品
質の製品を得ることができる。
【００２６】図２および図３はそれぞれ他の実施例であ
る半導体装置を示す図であり、図１に示す半導体装置の
構成部位と共通する部位には、同一の符号が付されてい
る。
【００２７】図２に示す半導体装置は、タブ１１の背面
に絶縁層１８が形成されており、タブ１１をこの絶縁層
１８を介して外部に露出させるようにしている。絶縁層
１８としては、耐熱性を有するポリイミド系の樹脂が用
いられており、この樹脂からなるテープを絶縁層とし、
これの表面に塗布された接着剤層の部分でタブ１１の背
面に予め絶縁層１８が接着される。
【００２８】図３に示す半導体装置は、タブ１１の背面
に絶縁層１８を介して銅ないし銅合金等の金属からなる
金属板１９が積層されている。絶縁層１８の材質は図２
に示す場合と同様のものを使用することができ、表裏両
面に接着剤が塗布された絶縁性の両面テープを絶縁層１
８として用いることにより、この絶縁層１８を介して金
属板１９をタブ１１の背面に固定することができる。な
お、この絶縁層１８としては、絶縁性の接着剤を用いて
それをタブ１１の背面に塗布した後に、金属板１９をタ
ブ１１に固定するようにしても良い。
【００２９】このように、タブ１１の背面の一部を絶縁
層１８を介するか、あるいは絶縁層１８および金属板１
９を介して外部に露出することにより、放熱特性を向上
させつつ、タブ１１の保護を達成することができる。
【００３０】また、図２および図３に示すように、絶縁
層１８あるいは絶縁層１８と金属板１９とを用いる場合
には、図示するようにタブ１１に代えるか、あるいはタ
ブ１１とともにリード１３のインナー部に絶縁層１８を
設けるか、あるいは絶縁層１８と金属板１９とをインナ
ー部に設けるようにしても良い。その場合には、インナ
ー部に対応する部分にも切り欠き部を形成することによ
り、絶縁層１８を介するか、あるいは絶縁層１８と金属
板１９とを介してインナー部が外部に露出されることに
なり、その部分でも放熱することができる。
【００３１】図４および図５は図１に示す半導体装置を
製造するための樹脂成形用金型つまりモールド金型を示
す図である。このモールド金型は上型２１と下型２２と
を有し、上型２１が第１金型を構成し下型２２が第２金
型を構成している。上型２１は支持部材２３に固定され
固定型となっており、下型２２は図示しない駆動手段に
より矢印で示すように、上下方向に移動自在となり、両
方の金型が相互に接近離反移動することになる。下型２
２の下方に設けられた支持台２４には、エジェクタープ
レート２５が取付られている。
【００３２】上型２１と下型２２とには、それぞれパッ
ケージ本体１５の外表面に対向した形状の凹面２６ａ，
２６ｂが成形面として形成されており、これらの型２
１，２２を図４に示すように型合わせすることにより、
凹面２６ａ，２６ｂによってパッケージ本体１５の外表
面に対応したキャビティ２６が形成される。
【００３３】図４は、タブ１１と複数のリード１３と図
示しない外枠とが一体となったリードフレーム２０のタ
ブ１１の表面に接着剤１２により半導体チップ１０を固
定した状態で、そのリードフレーム２０を下型２２の上
に載置した後に、下型２２を上型２１に向けて上昇した
状態を示す。なお、タブ１１は図示しない公知のタブ吊
りリードにより外枠と一体となっており、リードフレー
ム２０は銅あるいは銅合金により形成されている。
【００３４】上型２１にはエジェクタピンとも言われる
押し出しピン３１が図示しない駆動手段により上下動自
在となっており、キャビティ２６内に樹脂を注入する前
には、押し出しピン３１の先端面が凹面つまり成形面２
６ａとほぼ同一面となるように、押し出しピン３１の上
下方向の位置が設定されている。
【００３５】一方、下型２２には押し出しピン３１と同
様に単一構造の押し出しピン３２が設けられるととも
に、中空の外側押し出しピン３３とこの外側押し出しピ
ン３３の中空孔内に配置された内側押し出しピン３４と
が設けられ、これらの押し出しピン３３，３４により２
段階動作の押し出しピンが形成されている。
【００３６】単一構造の押し出しピン３２の後端部に設
けられたフランジ部３５と下型２２との間には、押し出
しピン３２に対してこれを後退させる方向の弾発力がば
ね３６により付勢されており、通常は図４に示す成形位
置となるように、図示しないストッパにより後退移動限
の位置が規制されている。
【００３７】外側押し出しピン３３は、その大径部と下
型２２との間に設けられたばね３７により後退する方向
の弾発力が付勢されており、図示しないストッパにより
後退移動限の位置が規定されている。同様に、内側押し
出しピン３４は、その後端部に設けられたフランジ３８
と外側押し出しピン３３との間に設けられたばね３９に
より後退する方向の弾発力が付勢されており、図示しな
いストッパにより後退移動限の位置が規制されている。
【００３８】そして、それぞれの押し出しピン３２，３
３，３４は、両方の金型２１，２２が図４に示す成形位
置つまり型合わせ位置となった状態では、それぞれの先
端面がタブ１１の背面に接触するように、キャビティ２
６内に先端部が突出するように設定されている。キヤビ
ティ２６内に樹脂を注入した後に、下型２２を下降させ
る型開き動作によって、外側と内側の押し出しピン３
３，３４をキャビティ２６内に突出させるために、エジ
ェクタープレート２５には、押し出しピン３２の位置に
対応させて突起４２が設けられ、外側押し出しピン３３
の位置に対応させて突起４３が設けられ、内側押し出し
ピン３４の位置に対応させて突起４４が設けられてい
る。突起４２，４４の高さは相互にほぼ同一となってお
り、突起４３はこれらの突起４２，４４よりも低く設定
されている。
【００３９】次に、図４および図５に示すモールド金型
を用いて半導体装置を製造する手順について説明する。
【００４０】まず、予めタブ１１の表面に半導体チップ
１０が固定されたリードフレーム２０を下型２２の上に
載置する。その際には、下型２２は例えば図５に示され
るように、最下降限の位置に設定されており、上型２１
の押し出しピン３１の先端面は凹面２６ａとほぼ一致し
ている。また、押し出しピン３２〜３４の先端部は凹面
２６ｂよりも突き出されている。この状態で下型２２を
上型２１に向けて上昇移動させる。図４は下型２２が上
昇限の型締め位置となった状態を示す。この状態では、
リード１３は上下両金型２１，２２により挟み込まれる
とともに、タブ１１は押し出しピン３２〜３４により支
持された状態となる。
【００４１】図４に示す型締め位置の状態で、加熱溶融
された樹脂をキャビティ２６内に図示しないランナー、
ゲート部を経て注入してパッケージ本体１５を成形す
る。注入終了後に所定の時間が経過して、パッケージ本
体１５が加熱硬化したならば、下型２２を下降移動させ
る。このときには、上型２１の押し出しピン３１を下方
に向けて突出させることにより、パッケージ本体１５は
上型２１の凹面２６ａから引き離される。
【００４２】引き続く下型２２の下降移動により、図示
する場合には、それぞれ突起部４２，４４の先端面が、
押し出しピン３２，３４のフランジ部３５，３８にまず
接触した後に、これらの押し出しピン３２，３４がパッ
ケージ本体１５に向けて突出する。そして、突起４３と
外側押し出しピン３３との接触により、下型２２が図５
に示すように最下降限の位置まで移動すると、パッケー
ジ本体１５つまり半導体装置は下型２２の凹面２６ｂか
ら引き離されて下型２２からの半導体装置の取り出しが
完了する。
【００４３】この取り出し過程にあっては、内側押し出
しピン３４が外側押し出しピン３３の先端よりも突出す
ることになるので、内側押し出しピン３４の突き出しに
より外側押し出しピン３３の外周面とパッケージ本体１
５との密着が解かれることになる。したがって、パッケ
ージ本体１５は押し出しピン３２と密着しているのみで
あり、パッケージ本体１５と押し出しピン３２〜３４と
の密着面積が低減され、容易に半導体装置をモールド金
型から取り外すことができ、成形作業を効率良く行うこ
とができる。しかも、押し出しピン３２〜３４を用いて
成形することにより、切り欠き部１６ａ，１６ｂをパッ
ケージ本体１５に形成することが可能となる。
【００４４】図４および図５にあっては、図１に示す半
導体装置を製造している状態を示すが、図２および図３
に示す半導体装置をも図４および図５に示すモールド金
型により製造することができる。特に、図２および図３
に示すように、タブ１１の背面に絶縁層１８や絶縁層１
８を介して金属板１９を張り付けることにより、押し出
しピン３２〜３４の先端面がタブ１１の背面に直接接触
することがなくなり、タブ１１がこれらの押し出しピン
３２〜３４によってダメージを受けることを防止するこ
とができる。
【００４５】また、図２および図３に示す半導体装置を
製造する場合には、リード１３のインナー部に絶縁層１
８を設けたり、絶縁層１８を介して金属板１９を設ける
ことにより、タブ１１に代えるかあるいはタブ１１とと
もにリード１３のインナー部をも、絶縁層１８を介して
露出させることができるか、あるいは絶縁層１８および
金属板１９を介して露出させることができる。
【００４６】単一構造の押し出しピン３２を用いること
なく、外側と内側の２つの押し出しピン３３，３４から
なる２段階式の押し出しピンのみを用いれば、成形終了
後の半導体装置の取り外しをより効率的に行うことがで
きる。ただし、単一構造の押し出しピン３２を１つの
み、あるいはそれを複数本下型２２に設けるようにして
も露出面１７ａ，１７ｂを有する半導体装置を製造する
ことができる。また、単一構造の押し出しピン３２を、
押し出しピン３１と同様に、その先端面を下型２２の凹
面２６ｂとほぼ同一面に位置させるようにしても良い。
【００４７】図６は本発明の他の実施例であるモールド
金型の一部を示す図であり、同図（Ａ）は成形前の状態
を、そして同図（Ｂ）は成形後の状態を示す。
【００４８】この場合には、図４および図５に示す場合
と相違して中空の外側押し出しピン３３は下型２２に固
定されており、この外側押し出しピン３３の中空孔の中
に内側押し出しピン３４が移動自在に装着されている。
外側押し出しピン３３のフランジ部３８と下型２２との
間には、図４および図５に示す場合と同様に、外側押し
出しピン３３を後退させる方向の弾発力がばね３９によ
り付勢されている。
【００４９】したがって、成形後に下型２２を上型２１
から離反移動させると、内側押し出しピン３４はエジェ
クタープレート２５の突起４４に接触して、内側押し出
しピン３４のみがパッケージ本体１５に向けて突き出さ
れる。これにより、内側押し出しピン３４は外側押し出
しピン３３とパッケージ本体１５との密着を解くように
作用するとともに、パッケージ本体１５を下型２１から
離すように作用し、図６（Ｂ）に示される状態では、成
形終了後の半導体装置は内側押し出しピン３４によって
支持された状態となる。
【００５０】図７は本発明のさらに他の実施例であるモ
ールド金型の一部を示す図であり、同図（Ａ）は成形前
の状態を、そして同図（Ｂ）は成形後の状態を示す。
【００５１】この場合には、中空の外側押し出しピン３
３が下型２２に軸方向に移動自在に設けられ、さらにこ
の外側押し出しピン３３の中空孔の中に移動自在に内側
押し出しピン３４が設けられている。内側押し出しピン
３４の下端部は、外側押し出しピン３３の下端面よりも
寸法Ｌ1 だけ突出しており、エジェクタープレート２５
に形成された凹部４５の底面と外側押し出しピン３３が
接触するエジェクタープレート２５の上面との寸法Ｌ2
は、寸法Ｌ1 よりも少ない値に設定されている。したが
って、型開きを行って、図７（Ｂ）に示すように、下型
２２を下降限の位置まで移動させると、両方の押し出し
ピン３３，３４が下型２２に対して上昇するとともに、
内側押し出しピン３４は外側押し出しピン３３に対して
も上昇移動することになる。
【００５２】図８は本発明のさらに他の実施例であるモ
ールド金型の一部を示す図であり、この場合には、下型
２２に作動プレート５１が取り付けられ、この作動プレ
ート５１の表面に中空の外側押し出しピン３３の後端面
が当接し、作動プレート５１に形成された凹部５２に内
側押し出しピン３４のフラシンジ部３８が入り込んでい
る。また、外側押し出しピン３３にはフランジ部５３が
形成され、このフランジ部５３の上下には外側押し出し
ピン３３に下向きの弾発力を付勢するばね５４と、上向
きに弾発力を付勢するばね５５とが装着されている。
【００５３】図８（Ａ）は下型２２を下降限の位置まで
移動した状態を示す図であり、両方の押し出しピン３
３，３４がパッケージ本体１５に向けて突き出されるこ
とにより、パッケージ本体１５が下型２２の凹面２６ｂ
から引き離された状態を示す。この状態から、作動プレ
ート５１を上昇させると、外側押し出しピン３３がさら
に上昇移動することになり、製品の取り出し位置とな
る。
【００５４】上述したそれぞれの実施例に示すように、
２段階構造となっている外側押し出しピン３３と内側押
し出しピン３４との何れを他方のピンに対して突出させ
るようにしても良い。
【００５５】なお、上述したそれぞれのタイプのモール
ド金型にあっては、下型２２を上下動して上型２１を固
定式としたが、下型２２を固定式とし上型２１を上下動
させるようにしても良く、さらには両方の金型２１，２
２を相互に上下動するようにしても良い。つまり、相対
的に接近離反移動するのであれば、いずれの金型を移動
させるようにしても良く、また、両方の金型２１，２２
を水平方向に相互に接近離反移動させるようにしても良
い。
【００５６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００５７】以上の説明では主として本発明者によって
なされた発明をその利用分野であるＱＦＰタイプの半導
体装置に適用した場合について説明したが、これに限定
されるものではなく、たとえば、他のタイプの面実装形
の半導体装置およびＤＩＰ等のピン挿入タイプの半導体
装置およびその半導体装置を構成するリードフレームに
対しても適用することができる。
【００５８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５９】(1).本発明のリードフレームおよびそれを
用いた半導体装置によれば、放熱特性が向上し熱抵抗を
低減することができる。
【００６０】(2).露出面が形成されているので、デバイ
ス実装時つまりパッケージ本体を基板に搭載する時にお
ける熱ストレスに起因するパッケージ本体のクラック発
生を防止することができる。
【００６１】(3).パッケージ本体を成形する際に押し出
しピンを利用して露出面を容易に形成することができ
る。
【００６２】(4).モールド金型においては押し出しピン
を樹脂成形つまり樹脂封止前の半導体装置に接触させて
から、樹脂を注入するようにしたので、押し出しピンと
パッケージ本体との密着面積が低減され、モールド金型
の型開き時における半導体装置の取り出しを容易に行う
ことができる。
【００６３】(5).押し出しピンを中空の外側押し出しピ
ンとこのピンの中空孔内に設けられる内側押し出しピン
とにより形成したので、両方の押し出しピンによるパッ
ケージ本体の金型からの取り出しと、内側押し出しピン
による外側押し出しピンとの密着を解く取り出し動作と
によって、効率良く半導体装置の取り出しを行うことが
できる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置を示す断面
図である。
【図２】本発明の他の実施例である半導体装置を示す断
面図である。
【図３】本発明のさらに他の実施例である半導体装置を
示す断面図である。
【図４】本発明の一実施例である半導体製造方法を具体
化したモールド金型を示す断面図である。
【図５】図４に示したモールド金型の型開き状態を示す
断面図である。
【図６】本発明の他の実施例である半導体製造方法を具
体化したモールド金型を示す断面図である。
【図７】本発明のさらに他の実施例である半導体製造方
法を具体化したモールド金型を示す断面図である。
【図８】本発明のさらに他の実施例である半導体製造方
法を具体化したモールド金型を示す断面図である。
【符号の説明】
１０ 半導体チップ １１ タブ １２ 接着剤 １３ リード １４ ボンディングワイヤ １５ パッケージ本体 １６ａ，１６ｂ 切り欠き部 １７ａ，１７ｂ 露出面 １８ 絶縁層 １９ 金属板 ２０ リードフレーム ２１ 上型（第１金型） ２２ 下型（第２金型） ２３ 支持部材 ２４ 支持台 ２５ エジェクタープレート ２６ キャビティ ２６ａ，２６ｂ 凹面（成形面） ３１，３２ 押し出しピン ３３ 押し出しピン（外側押し出しピン） ３４ 押し出しピン（内側押し出しピン） ３５ フランジ部 ３６，３７ ばね ３８ フランジ部 ３９ ばね ４２〜４４ 突起 ４５ 凹部 ５１ 作動プレート ５２ 凹部 ５３ フランジ部 ５４，５５ ばね
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｆ // Ｂ２９Ｌ 31:34

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップが固定されるタブと前記半
    導体チップに電気的に接続される複数のリードとを有す
    るリードフレームであって、前記リードのインナー部と
    前記タブの少なくともいずれか一方のうち前記半導体チ
    ップが固定される側に対して反対側に絶縁層を設け、前
    記半導体チップを封止する樹脂に形成される切り欠き部
    の部分で前記絶縁層が外部に露出するようにしたことを
    特徴とするリードフレーム。
  2. 【請求項２】 半導体チップが固定されるタブと前記半
    導体チップに電気的に接続されるリードと前記半導体チ
    ップを封止する樹脂パッケージ本体とを有する半導体装
    置であって、前記タブのうち前記半導体チップが固定さ
    れる側に対して反対側における樹脂パッケージ本体に切
    り欠き部を形成し、前記タブの少なくとも一部を外部に
    露出するようにしたことを特徴とする半導体装置。
  3. 【請求項３】 半導体チップが固定されるタブと前記半
    導体チップに電気的に接続されるリードと前記半導体チ
    ップを封止する樹脂パッケージ本体とを有する半導体装
    置であって、前記タブと前記リードの少なくともいずれ
    か一方のうち前記半導体チップが固定される側に対して
    反対側の少なくとも一部を、絶縁層を介するかあるいは
    絶縁層により接着された金属板を介して露出するように
    したことを特徴とする半導体装置。
  4. 【請求項４】 相互に相対接近離反移動自在となった第
    １金型と第２金型とにより形成されるキャビティ内に押
    し出しピンの先端を突出し、かつ突出した前記押し出し
    ピンの先端面にタブを接触させた状態で前記キャビティ
    内に樹脂を注入して樹脂パッケージ本体を形成し、樹脂
    が硬化した後に前記両金型を分離させて前記樹脂パッケ
    ージ本体を前記両金型から取り出す際に前記押し出しピ
    ンにより前記タブを押圧して樹脂封止後の半導体装置を
    前記両金型から取り出すことを特徴とする半導体装置の
    製造方法。
  5. 【請求項５】 表面に半導体チップが固定されるタブと
    前記半導体チップに電気的に接続されるリード部の少な
    くともいずれか一方の裏面に絶縁層を接着するか、ある
    いは絶縁層を介して金属板を接着し、相互に相対接近離
    反移動自在となった第１金型と第２金型とにより形成さ
    れるキャビティ内に押し出しピンの先端を突出し、前記
    押し出しピンの先端面に前記樹脂層あるいは前記金属板
    を接触させた状態で前記キャビティ内に樹脂を注入して
    樹脂パッケージ本体を形成し、前記樹脂が硬化した後に
    前記両金型を分離させて前記樹脂パッケージ本体を前記
    両金型から取り出す際に前記押し出しピンにより前記樹
    脂層あるいは前記金属板を介して樹脂封止後の半導体装
    置を押圧してこれを前記両金型から取り出すことを特徴
    とする半導体装置の製造方法。
  6. 【請求項６】 それぞれ成形面を有し相互に接近離反移
    動自在となった第１金型および第２金型と、前記第１金
    型にその成形面に先端面をほぼ一致して軸方向に移動自
    在に設けられ樹脂封止後の半導体装置を突き出す押し出
    しピンと、前記第２金型に設けられ樹脂封止前の前記半
    導体装置に先端が接触する中空の外側押し出しピンと、
    この外側押し出しピンの中空孔内に設けられ樹脂封止前
    の前記半導体装置に先端が接触する内側押し出しピンと
    を有し、樹脂封止後の半導体装置を前記両金型から取り
    出す際に前記外側押し出しピンと前記内側押し出しピン
    とを相互に軸方向に移動させるようにしたことを特徴と
    するモールド金型。
  7. 【請求項７】 それぞれ成形面を有し相互に接近離反移
    動自在となった第１金型および第２金型と、前記第１金
    型にその成形面に先端面をほぼ一致して軸方向に移動自
    在に設けられ樹脂封止後の半導体装置を突き出す押し出
    しピンと、前記第２金型に軸方向に移動自在に設けられ
    樹脂封止前の前記半導体装置に先端が接触する中空の外
    側押し出しピンと、この外側押し出しピンの中空孔内に
    軸方向に移動自在に設けられ樹脂封止前の前記半導体装
    置に先端が接触する内側押し出しピンとを有し、樹脂封
    止後の半導体装置を前記両金型から取り出す際に前記外
    側押し出しピンと前記内側押し出しピンとを突き出して
    封止後の半導体装置を前記第２金型の形成面から分離
    し、さらに前記内側押し出しピンを前記外側押し出しピ
    ンに対して突き出して前記外側押し出しピンの外周と前
    記半導体装置との密着を解くようにしたことを特徴とす
    るモールド金型。
JP6140013A 1994-06-22 1994-06-22 リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型 Pending JPH088363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6140013A JPH088363A (ja) 1994-06-22 1994-06-22 リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6140013A JPH088363A (ja) 1994-06-22 1994-06-22 リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型

Publications (1)

Publication Number Publication Date
JPH088363A true JPH088363A (ja) 1996-01-12

Family

ID=15258911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6140013A Pending JPH088363A (ja) 1994-06-22 1994-06-22 リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型

Country Status (1)

Country Link
JP (1) JPH088363A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009184359A (ja) * 2001-08-28 2009-08-20 Smithkline Beecham Plc 医薬活性剤の経口デリバリーデバイスの調製のための射出成形法
JP2017011192A (ja) * 2015-06-25 2017-01-12 アサヒ・エンジニアリング株式会社 電子素子の樹脂封止装置および樹脂封止方法
JP2021045863A (ja) * 2019-09-17 2021-03-25 Ｊｘ金属株式会社 インサート成形品および、インサート成形品の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009184359A (ja) * 2001-08-28 2009-08-20 Smithkline Beecham Plc 医薬活性剤の経口デリバリーデバイスの調製のための射出成形法
US8123509B2 (en) 2001-08-28 2012-02-28 Smithkline Beecham Limited Injection molding process for the preparation of an oral delivery device for the pharmaceutically active agent
JP2017011192A (ja) * 2015-06-25 2017-01-12 アサヒ・エンジニアリング株式会社 電子素子の樹脂封止装置および樹脂封止方法
JP2021045863A (ja) * 2019-09-17 2021-03-25 Ｊｘ金属株式会社 インサート成形品および、インサート成形品の製造方法
WO2021054023A1 (ja) * 2019-09-17 2021-03-25 Ｊｘ金属株式会社 インサート成形品および、インサート成形品の製造方法

Similar Documents

Publication Publication Date Title
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US5583371A (en) Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
US5981873A (en) Printed circuit board for ball grid array semiconductor package
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
WO2005024933A1 (ja) 半導体装置の製造方法
KR20040087924A (ko) 반도체 장치를 수지 밀봉하는 방법, 수지-밀봉형 반도체장치 및 반도체 장치를 수지 밀봉하기 위한 성형 다이
JPH088363A (ja) リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型
JP3139981B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JP2006073600A (ja) 半導体装置およびその製造方法
JP3404438B2 (ja) 半導体装置及びその製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JP2759523B2 (ja) 半導体装置の製造方法
JPH06342816A (ja) 半導体装置及びその製造方法並びにそれらに用いるリードフレーム
JP3813680B2 (ja) 半導体装置の製造方法
JP3839408B2 (ja) 半導体装置及びその製造方法
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
JP4313407B2 (ja) 半導体装置の製造方法
JP4065889B2 (ja) Ｂｇａパッケージ構造を有する半導体装置の製造方法
KR0151253B1 (ko) 조립 프로세스 감축형 반도체소자
JPH08125051A (ja) 半導体装置
JPH10242343A (ja) 半導体装置及びその製造方法
JPH11340401A (ja) 半導体装置およびその製造方法