JP2555931B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2555931B2
JP2555931B2 JP5137055A JP13705593A JP2555931B2 JP 2555931 B2 JP2555931 B2 JP 2555931B2 JP 5137055 A JP5137055 A JP 5137055A JP 13705593 A JP13705593 A JP 13705593A JP 2555931 B2 JP2555931 B2 JP 2555931B2
Authority
JP
Japan
Prior art keywords
resin
lead frame
mold
semiconductor pellet
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5137055A
Other languages
English (en)
Other versions
JPH06349870A (ja
Inventor
洋 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5137055A priority Critical patent/JP2555931B2/ja
Publication of JPH06349870A publication Critical patent/JPH06349870A/ja
Application granted granted Critical
Publication of JP2555931B2 publication Critical patent/JP2555931B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置製造方法に
関し、特に樹脂封止型半導体装置製造方法に関する。
【0002】
【従来の技術】従来の樹脂封止型半導体装置の製造方法
は、図2(a)に示すように、中央にアイランド12を
有し、このアイランド12の周囲に配置した内部リード
および外部リードを有するリードフレーム1の吊りピン
(図示せず)でリードフレーム1に支持されているアイ
ランド12の上に半導体ペレット7をマウントし、金属
細線8をボンディングして半導体ペレット7とリードフ
レーム1の内部リードとの間を結線する。
【0003】次に、図2(b)に示すように、キャビテ
ィ2およびゲート3を有する封止用の下金型4に半導体
ペレット7をマウントしたリードフレーム1を装着して
キャビティ9を有する上金型5を上に載せ型締めし、ゲ
ート3から熱硬化性樹脂6をキャビティ2,9内に注入
する。
【0004】次に、図2(c)に示すようにキャビティ
2,9内に充填した樹脂を熱硬化して樹脂体6aにより
封止し、上下金型4,5から離脱させる。
【0005】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、半導体ペレットを搭載するアイランド
が、通常、吊りピンのみでリードフレームに支持されて
いる為に、強度的に弱く、マウントやボンディング工程
あるいは樹脂封止中の注入樹脂による応力の影響によ
り、半導体ペレットの位置が変動し、半導体ペレットに
金属細線が接触したり、金属細線が変形して金属細線相
互間の短絡や金属細線の切断を生じたり、金属細線やア
イランドが樹脂体(パッケージ)から露出してしまうと
いう問題があった。
【0006】又、樹脂封止中に樹脂は金型のアイランド
の下(下キャビティ)と、半導体ペレットの上(上キャ
ビティ)とに分かれて流れるが、半導体ペレットの位置
が本来の位置から移動すると、上下キャビティ内での樹
脂の流速が変わり上下キャビティ内での樹脂充填差が生
じてしまい、更に半導体ペレット位置の変動が加速され
たり、パッケージ内に気泡を巻込んだりしてしまうとい
う問題があった。
【0007】
【0008】
【課題を解決するための手段】 本発明の半導体装置の製
造方法は、中央に素子搭載用の開口部を有し前記開口部
の周囲に内部リードを配置したリードフレームを金型に
装着して樹脂を注入し、前記リードフレームの下面に接
着してパッケージの下半分を封止した第1の樹脂体を形
成する工程と、前記リードフレームを金型より離脱させ
た後前記開口部の第1の樹脂体の表面に半導体ペレット
をマウントする工程と、前記半導体ペレットと前記内部
リードとの間を金属細線で接続する工程と、前記半導体
ペレットを含むパッケージの下半分を樹脂封止した第2
の樹脂体を形成する工程とを含んで構成される。
【0009】
【実施例】次に、本発明について図面を参照して説明す
る。
【0010】図1(a)〜(e)は本発明の一実施例の
製造方法を説明するための工程順に示した断面図であ
る。
【0011】まず、図1(a)に示すように、中央に素
子を搭載するための開口部を有し、この開口部の周囲に
配置した内部リードおよび内部リードの外側に外部リー
ドを有するリードフレーム1を成形用キャビティ2およ
びゲート3を有する封止用の下金型4に位置決めして装
着し、平坦な面を有する封止用の上金型5を上に載せて
型締めした後、ゲート3からエポキシ等の熱硬化性樹脂
6をキャビティ2内に注入し充填する。
【0012】次に、図1(b)に示すように、キャビテ
ィ2内に充填した樹脂6を半硬化させて樹脂体6aを形
成し、リードフレーム1と接着した半製品を形成した
後、上金型5および下金型4から離脱させる。
【0013】次に、図1(c)に示すように、リードフ
レーム1の開口部の樹脂体6aの表面に銀ペーストを用
い半導体ペレット7をマウントする。次に、半導体ペレ
ット7の電極パッドとリードフレームの内部リードとの
間を金属細線8でボンディングして接続する。ここで、
リードフレーム1には既に樹脂体6aが存在する為に半
導体ペレット7や内部リードへの熱伝導が悪い事が予想
されるが、その場合は樹脂体6aの厚さを可能な限り薄
くしたり樹脂中に混入するアルミナ等のフィラー成分を
増量して熱伝導率を向上させる他、ボンディング方法を
熱圧着のみではなく、超音波出力を上げる等の手法によ
りボンディングが可能となる。
【0014】次に、図1(d)に示すように、下金型4
と同じキャビティを有する下金型4aに半製品を装着し
てキャビティ9およびゲート10を有する上金型5aを
上に載せ型締めし、熱硬化性樹脂11をゲート10から
キャビティ9内に注入する。
【0015】その際、ピン穴と位置決めピンのクリアラ
ンスや上下金型のずれ等を考慮してキャビティ9のサイ
ズはキャビティ2よりも数10〜100μm程度以上小
さくしておく必要がある。
【0016】次に、図1(e)に示すように、キャビテ
ィ9内に樹脂11を充填した後、上下金型5a,4aを
加熱して樹脂を硬化させ、樹脂体6a,11aでモール
ド封止された樹脂封止型半導体装置を構成する。
【0017】なお、樹脂体6aおよび樹脂体11aはそ
れぞれフィラー量を変えたり、異なる成分の熱硬化性樹
脂を使用しても良い。
【0018】
【発明の効果】以上説明したように本発明は、リードフ
レームの下面に接着してパッケージの下半分を封止した
樹脂体の表面に半導体ペレットをマウントして半導体ペ
レットとリードフレームの内部リードとの間を電気的に
接続した後、パッケージの上半分を樹脂封止することに
より、半導体ペレットの位置の変動を無くすことがで
き、半導体ペレットの位置変動により生じるボンディン
グ線の接触や断線を防止して信頼性を向上させるという
効果を有する。
【0019】また、上下キャビティ内に注入する樹脂流
のバランスを考慮する必要がない為、リードフレームに
予め接着しておく樹脂体の厚さを薄くする事が出来るた
め、パッケージの薄型化が実現でき、放熱効果も増大で
きるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の製造方法を説明するための
工程順に示した断面図。
【図2】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
【符号の説明】
1 リードフレーム 2,9 キャビティ 3,10 ゲート 4,4a 下金型 5,5a 上金型 6,11 樹脂 6a,11a 樹脂体 8 金属細線 12 アイランド

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 中央に素子搭載用の開口部を有し前記開
    口部の周囲に内部リードを配置したリードフレームを金
    型に装着して樹脂を注入し、前記リードフレームの下面
    に接着してパッケージの下半分を封止した第1の樹脂体
    を形成する工程と、前記リードフレームを金型より離脱
    させた後前記開口部の第1の樹脂体の表面に半導体ペレ
    ットをマウントする工程と、前記半導体ペレットと内部
    リードとの間を金属配線で接続する工程と、前記半導体
    ペレットを含むパッケージの上半分を樹脂封止した第2
    の樹脂体を形成する工程を含むことを特徴とする半導体
    装置の製造方法。
JP5137055A 1993-06-08 1993-06-08 半導体装置の製造方法 Expired - Lifetime JP2555931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5137055A JP2555931B2 (ja) 1993-06-08 1993-06-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5137055A JP2555931B2 (ja) 1993-06-08 1993-06-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06349870A JPH06349870A (ja) 1994-12-22
JP2555931B2 true JP2555931B2 (ja) 1996-11-20

Family

ID=15189832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5137055A Expired - Lifetime JP2555931B2 (ja) 1993-06-08 1993-06-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2555931B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207112B2 (ja) * 2002-06-10 2009-01-14 富士電機デバイステクノロジー株式会社 樹脂封止型半導体装置の製造方法
FR2854495B1 (fr) 2003-04-29 2005-12-02 St Microelectronics Sa Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a grille.
US7993092B2 (en) 2007-08-14 2011-08-09 Samsung Electronics Co., Ltd. Moving carrier for lead frame and method of moving lead frame using the moving carrier

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2518661B2 (ja) * 1987-12-08 1996-07-24 トーワ株式会社 半導体素子の樹脂封止成形方法及び装置

Also Published As

Publication number Publication date
JPH06349870A (ja) 1994-12-22

Similar Documents

Publication Publication Date Title
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2000323623A (ja) 半導体装置
KR20050037958A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP2555931B2 (ja) 半導体装置の製造方法
JP3404438B2 (ja) 半導体装置及びその製造方法
JPH08288428A (ja) 樹脂封止型半導体装置
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
JPH03167834A (ja) 樹脂封止型半導体装置
JPH07105408B2 (ja) 樹脂封止型半導体装置の製造方法及び成型金型
KR100258876B1 (ko) 반도체 시험용 패키지의 제조방법
JP3514516B2 (ja) 半導体装置の製造方法
JP2705983B2 (ja) 半導体装置の製造方法
JPH03265161A (ja) 樹脂封止型半導体装置
JPH0691118B2 (ja) 半導体装置およびその製造方法
JP3839408B2 (ja) 半導体装置及びその製造方法
JP4313407B2 (ja) 半導体装置の製造方法
JPH088363A (ja) リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型
JP4065889B2 (ja) Bgaパッケージ構造を有する半導体装置の製造方法
JPH0637221A (ja) 樹脂封止型半導体装置
JP2503053B2 (ja) Icモジュ―ルの製造方法
JP4079866B2 (ja) リードフレームとそれを用いる樹脂封止型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960709