JPH06209071A - 樹脂封止半導体装置およびその製造方法 - Google Patents

樹脂封止半導体装置およびその製造方法

Info

Publication number
JPH06209071A
JPH06209071A JP5003393A JP339393A JPH06209071A JP H06209071 A JPH06209071 A JP H06209071A JP 5003393 A JP5003393 A JP 5003393A JP 339393 A JP339393 A JP 339393A JP H06209071 A JPH06209071 A JP H06209071A
Authority
JP
Japan
Prior art keywords
resin
chip
chips
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5003393A
Other languages
English (en)
Inventor
Takaaki Hayashi
孝明 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5003393A priority Critical patent/JPH06209071A/ja
Publication of JPH06209071A publication Critical patent/JPH06209071A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】パッケージクラックの原因となるチップ間樹脂
とパッケージ樹脂との層間剥離を防止する。 【構成】第１の半導体チップ３とそれより大きい第２の
半導体チップ４とが対面配置され、それぞれの電極パッ
ド３ａ，４ａ間を半田バンプ７を介して電気的に接続
し、補強用のチップ間樹脂２を両半導体チップ３，４間
の隙間に注入充填硬化し、第１の半導体チップ３よりも
はみ出したフィレット部（ひれ状部）を除去してチップ
間樹脂２の周側面を第１の半導体チップ３の周側面と面
一となす。第２の半導体チップ４をリードフレーム６の
チップマウント部６ｂにダイボンドし、第２の半導体チ
ップ４上の外部接続端子４ｂとリード６ａとをボンディ
ングワイヤ５で接続した後、リード６ａの一部を残して
全体をパッケージ樹脂１でモールドしてある。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数の半導体チップを
対面させ電気的に結合させた後に、全体を樹脂でパッケ
ージしたマルチチップモジュールの半導体装置およびそ
の製造方法に関する。
【０００２】
【従来の技術】図４に従来のこの種のプラスチックパッ
ケージのマルチチップモジュールの半導体装置の断面構
造を示す。
【０００３】第１の半導体チップ３とそれよりも大きい
第２の半導体チップ４とを、それぞれの電極パッド３
ａ，４ａ間に半田バンプ７を介在させる状態で対面配置
し、半田バンプ７をリフローすることにより両半導体チ
ップ３，４を電気的に接続し、次いで、第１の半導体チ
ップ３の周囲からディスペンサーなどを用いてチップ間
樹脂２を両半導体チップ３，４間の隙間に注入充填す
る。チップ間樹脂２を硬化させた後に、第２の半導体チ
ップ４の背面をリードフレーム６におけるチップマウン
ト部６ｂにダイボンドする。そして、第２の半導体チッ
プ４の周辺部に引き出された外部接続端子４ｂとリード
フレーム６におけるリード６ａとをボンディングワイヤ
５を介して電気的に接続する。さらに、リード６ａの一
部を除いて全体をパッケージ樹脂１のトランスファモー
ルドによって封止し、パッケージ樹脂１の外部に露出し
ているリード６ａの部分を切断し折り曲げることによ
り、マルチチップモジュールの半導体装置を完成させて
いる。
【０００４】両半導体チップ３，４間の隙間に予めチッ
プ間樹脂２を注入充填し硬化させておくのは、パッケー
ジ樹脂１のモールド時に加えられる圧力によって半田バ
ンプ７が押し潰されたり各半導体チップ３，４が破損さ
れたりすることがないように補強するためである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記構
成のマルチチップモジュールの半導体装置の場合、製造
後の信頼性試験において、図５に示すように、チップ間
樹脂２とパッケージ樹脂１との界面において剥離が発生
し、やがてパッケージクラック８等の不良を引き起こす
原因となることが判明した。
【０００６】このことは、パッケージ樹脂１と半導体チ
ップ３，４やリードフレーム６との密着性に比べて、パ
ッケージ樹脂１とチップ間樹脂２との密着性が劣ってい
ることを示している。
【０００７】両半導体チップ３，４間の隙間に対するチ
ップ間樹脂２の充填が第１の半導体チップ３の周囲から
染み込ませるようにして行われるため、両半導体チップ
３，４の界面だけでなく第１の半導体チップ３の外側に
もチップ間樹脂２が薄く広がり、フィレット部（ひれ状
部）２ａを形成する結果、チップ間樹脂２とパッケージ
樹脂１との接触面積が大きくなる。チップ間樹脂２とパ
ッケージ樹脂１との界面は上記のように密着性が弱いも
のであり、フィレット部２ａの存在により両者の接触面
積が大きくなっていると、それだけ界面剥離が生じやす
いのである。
【０００８】チップ間樹脂２としてパッケージ樹脂１と
の密着性の良好なものを採用できれば上記の問題は解消
されるのであるが、チップ間樹脂２はトランスファモー
ルド時の温度，圧力に耐えて半田バンプ７にかかる応力
を緩和することができるものである必要があり、このよ
うな２つの条件を同時に満たす適当な代替樹脂を得るこ
とはきわめてむずかしいことである。逆に、パッケージ
樹脂１の方を変えることも考えられるが、これまで長い
間すぐれた実績のある樹脂の種類を変えることは、成形
性等の点で不安があり、これも非常にむずかしいことで
ある。
【０００９】本発明は、このような事情に鑑みて創案さ
れたものであって、パッケージクラックの原因となるチ
ップ間樹脂とパッケージ樹脂との層間剥離を防止するこ
とを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る樹脂封止半
導体装置は、第１の半導体チップとそれより大きい第２
の半導体チップとが対面配置された状態で両者間に介在
された半田バンプを介して電気的に接続されているとと
もに前記第１および第２の両半導体チップ間の隙間に補
強用のチップ間樹脂が充填硬化されており、全体がパッ
ケージ樹脂でモールドされた樹脂封止半導体装置であっ
て、前記両半導体チップ間の隙間に充填硬化された前記
チップ間樹脂の周側面が前記第１の半導体チップの周側
面とほぼ面一に形成されていることを特徴とするもので
ある。
【００１１】また、本発明に係る樹脂封止半導体装置の
製造方法は、第１の半導体チップとそれより大きい第２
の半導体チップとを対面配置した状態で両者間に介在し
た半田バンプをもって電気的に接続する工程と、前記第
１および第２の両半導体チップ間の隙間に補強用のチッ
プ間樹脂を注入充填する工程と、その充填したチップ間
樹脂を硬化させる工程と、前記第２の半導体チップ上で
前記第１の半導体チップよりも外側にはみ出したチップ
間樹脂のフィレット部を除去してチップ間樹脂の周側面
を第１の半導体チップの周側面と面一にする工程と、全
体をパッケージ樹脂でモールドする工程とを含むことを
特徴とするものである。
【００１２】
【作用】本発明の樹脂封止半導体装置によれば、両半導
体チップ間に充填硬化された補強用のチップ間樹脂の周
側面と第１の半導体チップの周側面とが面一となってお
り、あとからモールドされたパッケージ樹脂とチップ間
樹脂との接触面積が最小限となっているから、パッケー
ジ樹脂とチップ間樹脂とが密着性の良くないものであっ
ても、界面剥離が生じにくくなる。
【００１３】また、本発明の樹脂封止半導体装置の製造
方法によれば、補強用のチップ間樹脂が第１の半導体チ
ップより外側にはみ出してフィレット部（ひれ状部）が
生じても、そのフィレット部を除去してチップ間樹脂の
周側面を第１の半導体チップの周側面と面一にするか
ら、チップ間樹脂の流動性を高めて両半導体チップ間へ
のチップ間樹脂の充填を容易にしながらも、あとからモ
ールドするパッケージ樹脂とチップ間樹脂との界面剥離
を生じにくくする。
【００１４】
【実施例】以下、本発明に係る樹脂封止半導体装置およ
びその製造方法の一実施例を図面に基づいて詳細に説明
する。図１はマルチチップモジュールの半導体装置の完
成状態での構造を示す断面図、図２および図３は製造過
程の途中段階での構造を示す断面図である。
【００１５】図２に示すように、まず、第１の半導体チ
ップ３とそれよりも大きい第２の半導体チップ４とを半
田バンプ７を介して電気的に接続する。すなわち、第２
の半導体チップ４の電極パッド４ａ上に半田層を形成
し、その半田層に第１の半導体チップ３の電極パッド３
ａが接触するようにして第１の半導体チップ３と第２の
半導体チップ４とを対面配置させる。そして、熱を加え
ることにより半田層をリフローさせて電極パッド３ａと
電極パッド４ａとを半田バンプ７を介して電気的に接続
する。
【００１６】次いで、第１の半導体チップ３の周囲から
ディスペンサーなどを用いて両半導体チップ３，４間の
隙間に補強用のチップ間樹脂２を染み込ませるようにし
て注入充填する。両半導体チップ３，４間の隙間に予め
チップ間樹脂２を注入充填し硬化させておくのは、後述
するところのパッケージ樹脂１のモールド時に加えられ
る圧力によって半田バンプ７が押し潰されたり各半導体
チップ３，４が破損されたりすることがないように補強
するためである。
【００１７】チップ間樹脂２の注入充填に際しては、両
半導体チップ３，４を加熱することでチップ間樹脂２の
流動性を高めることにより、両半導体チップ３，４間の
隙間に対する充填を容易化している。
【００１８】しかし、このようにチップ間樹脂２の流動
性を高めることが原因で、チップ間樹脂２は両半導体チ
ップ３，４間の隙間だけでなく、第２の半導体チップ４
上において第１の半導体チップ３よりも広い範囲に薄く
拡がることになる。その後、チップ間樹脂２は硬化する
が、硬化したときの形状は図示のように第１の半導体チ
ップ３の周辺の外側に拡がるフィレット部（ひれ状部）
２ａが形成された状態となっている。
【００１９】このフィレット部２ａをそのまま残してお
くと、後述するパッケージ樹脂１のモールドに際して、
チップ間樹脂２とパッケージ樹脂１との接触面積が大き
くなり、その接触界面での密着性が比較的弱いものであ
ることから、経年変化により界面剥離が生じやすく、パ
ッケージクラック等の不良を引き起こす原因となりやす
い。
【００２０】そこで、第１の半導体チップ３の外側に拡
がったフィレット部２ａを、図３に示すように、切削，
研磨などの機械的な方法や物理化学的なエッチング方法
によって除去し、チップ間樹脂２の周側面が第１の半導
体チップ３の周側面と面一になるように加工する。な
お、半田バンプ７はチップ間樹脂２に埋め込まれた状態
を保っている。
【００２１】次いで、図１に示すように、第２の半導体
チップ４の背面をリードフレーム６におけるチップマウ
ント部６ｂにダイボンドする。そして、第２の半導体チ
ップ４の周辺部に引き出された外部接続端子４ｂとリー
ドフレーム６におけるリード６ａの接続部とをボンディ
ングワイヤ５を介して電気的に接続する。さらに、リー
ド６ａの一部を除いて全体をパッケージ樹脂１のトラン
スファモールドによって封止する。
【００２２】なお、パッケージ樹脂１としては、これま
で実績のあるものとして用いられてきたものを使用する
ものとし、特にチップ間樹脂２との密着性を考慮しなく
てもよい。また、チップ間樹脂２としてもパッケージ樹
脂１との密着性を考慮する必要は特にはなく、パッケー
ジ樹脂１のトランスファモールド時の温度，圧力に耐え
て半田バンプ７にかかる応力を緩和することができるも
のであればよい。このことは、フィレット部２ａを除去
することに要する費用を補ってなお余りあるコストダウ
ンを図ることとなる。
【００２３】そして、最後に、パッケージ樹脂１の硬化
後において、パッケージ樹脂１の外部に露出しているリ
ード６ａの部分を切断し折り曲げることにより、マルチ
チップモジュールの半導体装置を完成させる。
【００２４】以上のようにして製造された樹脂封止半導
体装置は、フィレット部２ａが除去されており、チップ
間樹脂２の周側面が第１の半導体チップ３の周側面と面
一となっていてパッケージ樹脂１との接触面積が大幅に
減少しているから、たとえチップ間樹脂２とパッケージ
樹脂１との密着性がそれほど良いものではなくても、チ
ップ間樹脂２とパッケージ樹脂１との界面における剥離
の発生を抑制することができ、パッケージクラック等の
不良を防止して半導体装置の信頼性を高めることができ
る。
【００２５】なお、上記実施例においては説明を簡単に
するため第１の半導体チップ３が１つの場合で説明した
が、本発明はこれに限定されるものではなく、第２の半
導体チップ４に対して接続される第１の半導体チップ３
が２以上であってもよい。また、必ずしも両半導体チッ
プ３，４とも能動素子を有している必要はなく、いずれ
か一方が単にアルミニウム配線を形成したシリコン基板
であってもよい。
【００２６】
【発明の効果】本発明に係る樹脂封止半導体装置によれ
ば、チップ間樹脂とパッケージ樹脂との接触面積を最小
限としたので両者間の界面剥離が生じにくくなり、チッ
プ間樹脂およびパッケージ樹脂として特別に密着性の良
いものを採用しなくても、換言すれば、コストアップを
抑えながら、パッケージクラック等の不良の発生を防止
して半導体装置の信頼性を向上させることができる。
【００２７】また、本発明に係る樹脂封止半導体装置の
製造方法によれば、チップ間樹脂の流動性を高めて両半
導体チップ間へのチップ間樹脂の充填を容易にしながら
も、あとからモールドするパッケージ樹脂とチップ間樹
脂との界面剥離を生じにくくでき、パッケージクラック
等の不良の発生の少ない信頼性の高い樹脂封止半導体装
置を製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る樹脂封止半導体装置の
完成状態の構造を示す断面図である。
【図２】実施例においてチップ間樹脂を注入充填した状
態を示す断面図である。
【図３】実施例においてチップ間樹脂のフィレット部を
除去した状態を示す断面図である。
【図４】従来例に係るプラスチックパッケージのマルチ
チップモジュールの半導体装置を示す断面図である。
【図５】従来例の半導体装置においてパッケージクラッ
クが生じた状態を示す断面図である。
【符号の説明】
１……パッケージ樹脂 ２……チップ間樹脂 ２ａ……フィレット部（ひれ状部） ３……第１の半導体チップ ３ａ……電極パッド ４……第２の半導体チップ ４ａ……電極パッド ４ｂ……外部接続端子 ５……ボンディングワイヤ ６……リードフレーム ６ａ……リード ６ｂ……チップマウント部 ７……半田バンプ ８……パッケージクラック

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 第１の半導体チップとそれより大きい第
    ２の半導体チップとが対面配置された状態で両者間に介
    在された半田バンプを介して電気的に接続されていると
    ともに前記第１および第２の両半導体チップ間の隙間に
    補強用のチップ間樹脂が充填硬化されており、全体がパ
    ッケージ樹脂でモールドされた樹脂封止半導体装置であ
    って、前記両半導体チップ間の隙間に充填硬化された前
    記チップ間樹脂の周側面が前記第１の半導体チップの周
    側面とほぼ面一に形成されていることを特徴とする樹脂
    封止半導体装置。
  2. 【請求項２】 第１の半導体チップとそれより大きい第
    ２の半導体チップとを対面配置した状態で両者間に介在
    した半田バンプをもって電気的に接続する工程と、前記
    第１および第２の両半導体チップ間の隙間に補強用のチ
    ップ間樹脂を注入充填する工程と、その充填したチップ
    間樹脂を硬化させる工程と、前記第２の半導体チップ上
    で前記第１の半導体チップよりも外側にはみ出したチッ
    プ間樹脂のフィレット部を除去してチップ間樹脂の周側
    面を第１の半導体チップの周側面と面一にする工程と、
    全体をパッケージ樹脂でモールドする工程とを含むこと
    を特徴とする樹脂封止半導体装置の製造方法。
JP5003393A 1993-01-12 1993-01-12 樹脂封止半導体装置およびその製造方法 Pending JPH06209071A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5003393A JPH06209071A (ja) 1993-01-12 1993-01-12 樹脂封止半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5003393A JPH06209071A (ja) 1993-01-12 1993-01-12 樹脂封止半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06209071A true JPH06209071A (ja) 1994-07-26

Family

ID=11556120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5003393A Pending JPH06209071A (ja) 1993-01-12 1993-01-12 樹脂封止半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH06209071A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040915A1 (fr) * 1997-03-10 1998-09-17 Seiko Epson Corporation Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
US6476502B2 (en) 1999-07-28 2002-11-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100535932B1 (ko) * 1997-03-10 2006-03-27 세이코 엡슨 가부시키가이샤 전자부품 및 반도체 장치
JP5066302B2 (ja) * 2011-02-10 2012-11-07 パナソニック株式会社 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535932B1 (ko) * 1997-03-10 2006-03-27 세이코 엡슨 가부시키가이샤 전자부품 및 반도체 장치
WO1998040915A1 (fr) * 1997-03-10 1998-09-17 Seiko Epson Corporation Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
US6515370B2 (en) 1997-03-10 2003-02-04 Seiko Epson Corporation Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
US6803663B2 (en) 1997-03-10 2004-10-12 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US6989605B2 (en) 1997-03-10 2006-01-24 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US8134237B2 (en) 1997-03-10 2012-03-13 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US7436071B2 (en) 1997-03-10 2008-10-14 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US7119445B2 (en) 1997-03-10 2006-10-10 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US7932612B2 (en) 1997-03-10 2011-04-26 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US7598619B2 (en) 1997-03-10 2009-10-06 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US6476502B2 (en) 1999-07-28 2002-11-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP5066302B2 (ja) * 2011-02-10 2012-11-07 パナソニック株式会社 半導体装置
US8866284B2 (en) 2011-02-10 2014-10-21 Panasonic Corporation Semiconductor device comprising an extended semiconductor chip having an extension

Similar Documents

Publication Publication Date Title
JP3839323B2 (ja) 半導体装置の製造方法
US7074645B2 (en) Fabrication method of semiconductor package with heat sink
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
US7598121B2 (en) Method of manufacturing a semiconductor device
WO1998029903A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2000323623A (ja) 半導体装置
US8980692B2 (en) Semiconductor device manufacturing method
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
JPH09162229A (ja) 半導体ユニット及びその半導体素子の実装方法
JPH10125734A (ja) 半導体ユニットおよびその製造方法
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
JP5058144B2 (ja) 半導体素子の樹脂封止方法
JP2005142452A (ja) 半導体装置及びその製造方法
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
JP2004087673A (ja) 樹脂封止型半導体装置
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
JP2555931B2 (ja) 半導体装置の製造方法
JPH0547988A (ja) 半導体装置
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JPH10223700A (ja) 樹脂封止半導体装置及びその製造方法
CN100394569C (zh) 防止封装元件溢胶的方法
CN112117241B (zh) 半导体封装方法及其结构

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees