JP2000323623A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000323623A JP2000323623A JP11132474A JP13247499A JP2000323623A JP 2000323623 A JP2000323623 A JP 2000323623A JP 11132474 A JP11132474 A JP 11132474A JP 13247499 A JP13247499 A JP 13247499A JP 2000323623 A JP2000323623 A JP 2000323623A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- region
- package
- semiconductor device
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 パッケージの反りの発生を未然に防止するこ
とのできる構造を有する樹脂封止型パッケージ構造を有
する半導体装置を提供する. 【解決手段】 パッケージ1は、半導体チップ4と同等
もしくは若干大きい領域である第1領域1aを厚く
(0.35〜0.7mm)樹脂封止し、第1領域1aの
外側である第2領域1bは薄く(0.15〜0.35m
m)樹脂封止している。
とのできる構造を有する樹脂封止型パッケージ構造を有
する半導体装置を提供する. 【解決手段】 パッケージ1は、半導体チップ4と同等
もしくは若干大きい領域である第1領域1aを厚く
(0.35〜0.7mm)樹脂封止し、第1領域1aの
外側である第2領域1bは薄く(0.15〜0.35m
m)樹脂封止している。
Description
【0001】
【発明の属する技術分野】この発明は、ガラスエポキシ
など有機材料のフレームに搭載された半導体チップを、
トランスファーモールド法により樹脂封止する樹脂封止
型パッケージ構造(Ball Grid Array Package, Land Gr
id Array Package)を有する半導体装置に関するもので
ある。
など有機材料のフレームに搭載された半導体チップを、
トランスファーモールド法により樹脂封止する樹脂封止
型パッケージ構造(Ball Grid Array Package, Land Gr
id Array Package)を有する半導体装置に関するもので
ある。
【0002】
【従来の技術】ガラスエポキシなど有機材料のフレーム
を用いた樹脂封止型のパッケージ構造(BGA,LG
A)を有する半導体装置においては、フレームに搭載さ
れた半導体チップをトランスファーモールド法を用いて
樹脂封止を行う。
を用いた樹脂封止型のパッケージ構造(BGA,LG
A)を有する半導体装置においては、フレームに搭載さ
れた半導体チップをトランスファーモールド法を用いて
樹脂封止を行う。
【0003】フレームには、半導体チップがインナバン
プやフリップチップボンドで接続されるパッド、外部接
続電極を形成するパッド、およびそれぞれのパッドを結
線する配線パターンがあらかじめ形成されている。
プやフリップチップボンドで接続されるパッド、外部接
続電極を形成するパッド、およびそれぞれのパッドを結
線する配線パターンがあらかじめ形成されている。
【0004】半導体チップのフレームへの搭載構造に
は、図11および図12に示す構造が挙げられる。図1
1に示す搭載構造は、フレーム2の表面に設けられた配
線パターン6に、半導体チップ4の能動面を下側(フェ
ースダウン)にし、半導体チップ4のパッド電極(図示
省略)と配線パターン6との電気的接続は、インナバン
プ5により行なわれるフリップチップ接合構造であり、
半導体チップ4およびインナバンプ5がパッケージ1に
より封止される。
は、図11および図12に示す構造が挙げられる。図1
1に示す搭載構造は、フレーム2の表面に設けられた配
線パターン6に、半導体チップ4の能動面を下側(フェ
ースダウン)にし、半導体チップ4のパッド電極(図示
省略)と配線パターン6との電気的接続は、インナバン
プ5により行なわれるフリップチップ接合構造であり、
半導体チップ4およびインナバンプ5がパッケージ1に
より封止される。
【0005】一方、図12に示す搭載構造は、フレーム
2の表面に設けられた配線パターン6に、半導体チップ
4の能動面を上側(フェースアップ)にし、半導体チッ
プ4をフレームにダイボンド材8を用いて固定するとと
もに、半導体チップ4のパッド電極(図示省略)と配線
パターン6との電気的接続は、金属細線7によって結線
されるワイヤボンド接合構造であり、半導体チップ4お
よび金属細線7が樹脂1により封止される。
2の表面に設けられた配線パターン6に、半導体チップ
4の能動面を上側(フェースアップ)にし、半導体チッ
プ4をフレームにダイボンド材8を用いて固定するとと
もに、半導体チップ4のパッド電極(図示省略)と配線
パターン6との電気的接続は、金属細線7によって結線
されるワイヤボンド接合構造であり、半導体チップ4お
よび金属細線7が樹脂1により封止される。
【0006】樹脂封止後は、上記フリップチップ接合構
造およびワイヤボンド接合構造のいずれも、フレーム2
の裏面側に外部接続電極が形成される。外部接続電極は
フレーム2の配線自体であっても良いし、または、はん
だなどよりなるボールを形成しても良い。外部接続電極
形成後、金型もしくはレーザでフレーム2を分割し、個
片化することにより樹脂封止された半導体装置が完成す
る。
造およびワイヤボンド接合構造のいずれも、フレーム2
の裏面側に外部接続電極が形成される。外部接続電極は
フレーム2の配線自体であっても良いし、または、はん
だなどよりなるボールを形成しても良い。外部接続電極
形成後、金型もしくはレーザでフレーム2を分割し、個
片化することにより樹脂封止された半導体装置が完成す
る。
【0007】
【発明が解決しようとする課題】上記樹脂封止パッケー
ジ構造を有する半導体装置において、従来構造の樹脂封
止パッケージ構造においては、チップ搭載面全体をフレ
ーム2と同等の面積にてトランスファーモールド法を用
いて樹脂封止していた。
ジ構造を有する半導体装置において、従来構造の樹脂封
止パッケージ構造においては、チップ搭載面全体をフレ
ーム2と同等の面積にてトランスファーモールド法を用
いて樹脂封止していた。
【0008】しかし、フレーム2の面積に対する半導体
チップ4の占有面積率が小さい場合には、図13および
図14に示すように、パッケージの反りが大きくなるた
め、半導体チップ4のサイズに対してパッケージのサイ
ズの制約が生じていた。
チップ4の占有面積率が小さい場合には、図13および
図14に示すように、パッケージの反りが大きくなるた
め、半導体チップ4のサイズに対してパッケージのサイ
ズの制約が生じていた。
【0009】特に、パッケージのサイズが15mm角以
上、外部接続電極数250ピン以上のパッケージにおい
ては、チップサイズによっては、パッケージの反りが
0.1mmを超える場合が存在し、以下に示すような問
題が発生する。
上、外部接続電極数250ピン以上のパッケージにおい
ては、チップサイズによっては、パッケージの反りが
0.1mmを超える場合が存在し、以下に示すような問
題が発生する。
【0010】パッケージの反りは、そのまま外部接続電
極の平坦度と相関する関係にある。具体的には、パッケ
ージの反りが大きいと、半導体装置のプリント基板など
への実装時に、半導体装置の外部接続電極がプリント基
板側に配線と接続されないといった不具合が発生する。
極の平坦度と相関する関係にある。具体的には、パッケ
ージの反りが大きいと、半導体装置のプリント基板など
への実装時に、半導体装置の外部接続電極がプリント基
板側に配線と接続されないといった不具合が発生する。
【0011】また、トランスファーモールド法に用いら
れる樹脂の硬化収縮は、樹脂の厚さが大きいほど大きい
ため、半導体装置の封止樹脂の厚さが大きいと、パッケ
ージの反りも必然的に大きくなる。
れる樹脂の硬化収縮は、樹脂の厚さが大きいほど大きい
ため、半導体装置の封止樹脂の厚さが大きいと、パッケ
ージの反りも必然的に大きくなる。
【0012】一方、半導体チップ搭載面の全体をフレー
ムのサイズと同等の面積にて樹脂封止するのではなくチ
ップ領域のみを樹脂封止した場合にも、樹脂封止パッケ
ージの反りに起因する外部接続電極平坦度不良が発生す
る。
ムのサイズと同等の面積にて樹脂封止するのではなくチ
ップ領域のみを樹脂封止した場合にも、樹脂封止パッケ
ージの反りに起因する外部接続電極平坦度不良が発生す
る。
【0013】これは使用するフレームが非常に薄い場合
(約0.1mm)に生じ易く、半導体チップ領域外にお
いてはフレームが露出する状態となり、フレームのうね
りや反りが影響すると考えられる。また、この樹脂封止
パッケージの構造の場合、パッケージ自体の強度は非常
に小さくなり、プリント基板などへの実装時に、不具合
いを起こすことも考えられる。
(約0.1mm)に生じ易く、半導体チップ領域外にお
いてはフレームが露出する状態となり、フレームのうね
りや反りが影響すると考えられる。また、この樹脂封止
パッケージの構造の場合、パッケージ自体の強度は非常
に小さくなり、プリント基板などへの実装時に、不具合
いを起こすことも考えられる。
【0014】したがって、この発明は上記問題を解決す
るためになされたものであり、ガラスエポキシなどの有
機材料からなる平坦なフレームの表面側に搭載される半
導体チップを、トランスファモールド法にて樹脂封止す
るパッケージと、フレームの裏面側に設けられる外部接
続電極とを備える半導体装置であって、パッケージの反
りの発生を未然に防止することのできる構造を有する半
導体装置を提供することにある。
るためになされたものであり、ガラスエポキシなどの有
機材料からなる平坦なフレームの表面側に搭載される半
導体チップを、トランスファモールド法にて樹脂封止す
るパッケージと、フレームの裏面側に設けられる外部接
続電極とを備える半導体装置であって、パッケージの反
りの発生を未然に防止することのできる構造を有する半
導体装置を提供することにある。
【0015】
【課題を解決するための手段】この発明に基づいた半導
体装置においては、ガラスエポキシなどの有機材料から
なる平坦なフレームの表面側に搭載される半導体チップ
を、トランスファモールド法にて樹脂封止するパッケー
ジと、上記フレームの裏面側に設けられる外部接続電極
とを備える半導体装置であって、上記パッケージは、上
記半導体チップと同等もしくは若干大きいチップ領域が
樹脂封止される第1領域と、上記第1領域の領域以外に
おいて、上記第1領域の厚さよりも薄い厚さに樹脂封止
される第2領域とを含む。
体装置においては、ガラスエポキシなどの有機材料から
なる平坦なフレームの表面側に搭載される半導体チップ
を、トランスファモールド法にて樹脂封止するパッケー
ジと、上記フレームの裏面側に設けられる外部接続電極
とを備える半導体装置であって、上記パッケージは、上
記半導体チップと同等もしくは若干大きいチップ領域が
樹脂封止される第1領域と、上記第1領域の領域以外に
おいて、上記第1領域の厚さよりも薄い厚さに樹脂封止
される第2領域とを含む。
【0016】上記構造を採用することにより、フレーム
全体を厚く樹脂封止するよりも、パッケージの反りの低
減が可能となる。これは、半導体チップ領域の外側の第
2領域における樹脂量が少なくなることにより、当該部
分の樹脂の硬化収縮に起因するパッケージの反りを低減
することができるためである。また、第1領域において
は、半導体チップの搭載面全体が樹脂で封止されている
ため、樹脂の強度でパッケージ強度も確保される。
全体を厚く樹脂封止するよりも、パッケージの反りの低
減が可能となる。これは、半導体チップ領域の外側の第
2領域における樹脂量が少なくなることにより、当該部
分の樹脂の硬化収縮に起因するパッケージの反りを低減
することができるためである。また、第1領域において
は、半導体チップの搭載面全体が樹脂で封止されている
ため、樹脂の強度でパッケージ強度も確保される。
【0017】また、上記発明をより好ましい状態で実現
するために、以下に示す構造が採用される。
するために、以下に示す構造が採用される。
【0018】好ましくは、上記第2領域の上面部におい
て、上記第1領域の四隅から上記パッケージの四隅に放
射状に伸びる樹脂封止リブを有する。また、好ましく
は、上記パッケージの上面部において、その外周部を取
囲むように樹脂封止リングを有する。
て、上記第1領域の四隅から上記パッケージの四隅に放
射状に伸びる樹脂封止リブを有する。また、好ましく
は、上記パッケージの上面部において、その外周部を取
囲むように樹脂封止リングを有する。
【0019】このように、樹脂封止リブまたは樹脂封止
リングを第2領域の上面部に設けることにより、フレー
ム全体を厚く封止することなく、パッケージの反りの低
減が可能となる。また、パッケージの強度は、樹脂封止
リブまたは樹脂封止リングによって確保される。
リングを第2領域の上面部に設けることにより、フレー
ム全体を厚く封止することなく、パッケージの反りの低
減が可能となる。また、パッケージの強度は、樹脂封止
リブまたは樹脂封止リングによって確保される。
【0020】また、好ましくは、上記第1領域の四隅に
内部絞り部を有する。また、好ましくは、上記内部絞り
部の断面形状または断面寸法は、少なくとも2種以上で
ある。また、好ましくは、上記樹脂封止リブの上記パッ
ケージの四隅に位置する領域の少なくともいずれか一隅
に外部絞り部を有する。また、好ましくは、上記外部絞
り部の断面形状または断面寸法より上記内部絞り部の断
面形状または断面寸法が小さい。また、好ましくは、上
記樹脂封止リブに、少なくとも1ヶ所以上のリブ絞り部
を有する。また、好ましくは、上記樹脂封止リングに、
少なくとも1ヶ所以上のリング絞り部を有する。
内部絞り部を有する。また、好ましくは、上記内部絞り
部の断面形状または断面寸法は、少なくとも2種以上で
ある。また、好ましくは、上記樹脂封止リブの上記パッ
ケージの四隅に位置する領域の少なくともいずれか一隅
に外部絞り部を有する。また、好ましくは、上記外部絞
り部の断面形状または断面寸法より上記内部絞り部の断
面形状または断面寸法が小さい。また、好ましくは、上
記樹脂封止リブに、少なくとも1ヶ所以上のリブ絞り部
を有する。また、好ましくは、上記樹脂封止リングに、
少なくとも1ヶ所以上のリング絞り部を有する。
【0021】この構成を採用することにより、樹脂の絞
り部は流れる樹脂に適度な熱を与えることと、樹脂硬化
後の不要部を除去する際に、この絞り部を起点として割
れやすくすることが可能になる。
り部は流れる樹脂に適度な熱を与えることと、樹脂硬化
後の不要部を除去する際に、この絞り部を起点として割
れやすくすることが可能になる。
【0022】また、外部絞り部の断面形状または断面寸
法より内部絞り部の断面形状または断面寸法のサイズを
小さくすることにより、封止樹脂が第1領域に到達する
までの受熱を抑えるとともに、完全溶融した低粘度樹脂
を第1領域内に注入することが可能となる。
法より内部絞り部の断面形状または断面寸法のサイズを
小さくすることにより、封止樹脂が第1領域に到達する
までの受熱を抑えるとともに、完全溶融した低粘度樹脂
を第1領域内に注入することが可能となる。
【0023】その結果、半導体チップ領域である第1領
域への樹脂注入時に半導体チップ、金線など内部構造物
へのダメージを低減することが可能になる。
域への樹脂注入時に半導体チップ、金線など内部構造物
へのダメージを低減することが可能になる。
【0024】また、内部絞り部の断面寸法を少なくとも
2種以上としたのは、第1領域へ内に流入する樹脂は一
番大きい断面寸法を有する内部絞り部を通過したものが
支配的になり、第1領域内での樹脂の乱流を避けること
が可能となる。その結果、第1領域内での樹脂の乱流に
よる内部構造物へのダメージを低減することが可能にな
る。
2種以上としたのは、第1領域へ内に流入する樹脂は一
番大きい断面寸法を有する内部絞り部を通過したものが
支配的になり、第1領域内での樹脂の乱流を避けること
が可能となる。その結果、第1領域内での樹脂の乱流に
よる内部構造物へのダメージを低減することが可能にな
る。
【0025】また、好ましくは、上記第1領域の裏面側
の樹脂封止の厚さが、上記外部接続電極の厚みよりも薄
く設けられる。
の樹脂封止の厚さが、上記外部接続電極の厚みよりも薄
く設けられる。
【0026】この構成を採用することにより、封止樹脂
の硬化収縮、熱収縮に起因する半導体チップへの応力を
低減することが可能となる。これは、封止樹脂の硬化収
縮、熱収縮がチップ搭載面とその裏面でそれぞれ起こる
ことにより、チップへの発生応力をある程度相殺できる
ためである。
の硬化収縮、熱収縮に起因する半導体チップへの応力を
低減することが可能となる。これは、封止樹脂の硬化収
縮、熱収縮がチップ搭載面とその裏面でそれぞれ起こる
ことにより、チップへの発生応力をある程度相殺できる
ためである。
【0027】また、好ましくは、上記フレームの上記半
導体チップが搭載される領域よりも外側の四隅を含む領
域に、スリットが設けられる。
導体チップが搭載される領域よりも外側の四隅を含む領
域に、スリットが設けられる。
【0028】トランスファーモールド法ではフレームを
金型にて高圧型締めするため、モールド前の半導体チッ
プの反り、フレームの反りがわずかであっても型締めに
よって半導体チップ、フレームに強制変位が与えられ
る。
金型にて高圧型締めするため、モールド前の半導体チッ
プの反り、フレームの反りがわずかであっても型締めに
よって半導体チップ、フレームに強制変位が与えられ
る。
【0029】その強制変位により半導体チップクラック
やフリップチップ接続の断線が発生する場合がある。そ
れらの不具合はチップコーナ部において発生しやすい。
やフリップチップ接続の断線が発生する場合がある。そ
れらの不具合はチップコーナ部において発生しやすい。
【0030】本発明においては、半導体チップ領域より
外側部の四隅にスリットを形成しているため、半導体チ
ップのコーナ部では型締め状態のときにフリーになり、
強制変位が与えられることはない。これにより、より信
頼性の高いトランスファーモールド法を用いた、樹脂封
止パッケージ構造を有する半導体装置を実現することが
可能となる。
外側部の四隅にスリットを形成しているため、半導体チ
ップのコーナ部では型締め状態のときにフリーになり、
強制変位が与えられることはない。これにより、より信
頼性の高いトランスファーモールド法を用いた、樹脂封
止パッケージ構造を有する半導体装置を実現することが
可能となる。
【0031】
【発明の実施の形態】以下、この発明に基づいた実施の
形態における樹脂封止型パッケージ構造を有する半導体
装置について、図を参照しながら説明する。
形態における樹脂封止型パッケージ構造を有する半導体
装置について、図を参照しながら説明する。
【0032】(実施の形態1)実施の形態1における樹
脂封止型半導体パッケージを有する半導体装置につい
て、図1〜図3を参照して説明する。なお、図1は、実
施の形態1における樹脂封止型半導体パッケージを有す
る半導体装置の全体斜視図、図2は平面図、図3は、図
2中X−X′線矢視断面に対応する断面図である。
脂封止型半導体パッケージを有する半導体装置につい
て、図1〜図3を参照して説明する。なお、図1は、実
施の形態1における樹脂封止型半導体パッケージを有す
る半導体装置の全体斜視図、図2は平面図、図3は、図
2中X−X′線矢視断面に対応する断面図である。
【0033】ガラスエポキシなどの有機材料からなる平
坦なフレーム2に半導体チップを搭載し、このフレーム
2の配線パタンーン6と半導体チップ4のパッド電極
(図示省略)とがインナバンプ5によって電気的に接続
される。パッケージ1は、金型(図示省略)によってフ
レーム2を型締めした後に、トランスファーモールド法
によってモールド樹脂を注入することにより形成され
る。金型には、樹脂の流路となるランナと呼ばれる彫り
込みと、パッケージの封止部となるキャビティと呼ばれ
る彫り込みが形成されている。
坦なフレーム2に半導体チップを搭載し、このフレーム
2の配線パタンーン6と半導体チップ4のパッド電極
(図示省略)とがインナバンプ5によって電気的に接続
される。パッケージ1は、金型(図示省略)によってフ
レーム2を型締めした後に、トランスファーモールド法
によってモールド樹脂を注入することにより形成され
る。金型には、樹脂の流路となるランナと呼ばれる彫り
込みと、パッケージの封止部となるキャビティと呼ばれ
る彫り込みが形成されている。
【0034】樹脂封止後、封止樹脂からなる不要部(カ
ル、ランナ)は、ゲートブレークによって除去される。
樹脂封止が完了した後、フレーム2の半導体チップ4の
搭載面とは反対側の裏面に、はんだよりなる外部電極
(はんだボール)を形成する。フレーム2の不要部とパ
ッケージ1とは、切断金型などを用いた個片化工程で分
離される。
ル、ランナ)は、ゲートブレークによって除去される。
樹脂封止が完了した後、フレーム2の半導体チップ4の
搭載面とは反対側の裏面に、はんだよりなる外部電極
(はんだボール)を形成する。フレーム2の不要部とパ
ッケージ1とは、切断金型などを用いた個片化工程で分
離される。
【0035】本実施の形態においては、パッケージ1
は、半導体チップ4と同等もしくは若干大きい領域であ
る第1領域1aのみ厚く(0.35〜0.7mm)樹脂
封止され、第1領域1aの外側の領域である第2領域1
bは薄く(0.15〜0.35mm)樹脂封止されてい
る。その形状は、モールド金型のキャビティ形状によっ
て決定される。
は、半導体チップ4と同等もしくは若干大きい領域であ
る第1領域1aのみ厚く(0.35〜0.7mm)樹脂
封止され、第1領域1aの外側の領域である第2領域1
bは薄く(0.15〜0.35mm)樹脂封止されてい
る。その形状は、モールド金型のキャビティ形状によっ
て決定される。
【0036】このような構造を採用することで、従来構
造のようにフレーム2全体を厚く(0.35〜0.7m
m)封止するよりも、パッケージ1の反りの低減が可能
となる。これは、第2領域1bの封止樹脂量が少なくな
ることにより、当該部分の封止樹脂の硬化収縮の起因に
よるパッケージ1の反りを低減することができるためで
ある。また、フレーム2全体が樹脂で封止されているた
め、樹脂の強度でパッケージ1の強度も確保される。
造のようにフレーム2全体を厚く(0.35〜0.7m
m)封止するよりも、パッケージ1の反りの低減が可能
となる。これは、第2領域1bの封止樹脂量が少なくな
ることにより、当該部分の封止樹脂の硬化収縮の起因に
よるパッケージ1の反りを低減することができるためで
ある。また、フレーム2全体が樹脂で封止されているた
め、樹脂の強度でパッケージ1の強度も確保される。
【0037】なお、図4は、本実施の形態において、ワ
イヤボンド構造を採用した場合の図2中X−X′線矢視
断面に対応する断面図である。
イヤボンド構造を採用した場合の図2中X−X′線矢視
断面に対応する断面図である。
【0038】(実施の形態2)本実施の形態における樹
脂封止型半導体パッケージを有する半導体装置と、上記
実施の形態1における樹脂封止型半導体パッケージを有
する半導体装置との相違点は、図5の平面図に示すよう
に、さらに、第2領域1bの上面部において、第1領域
1aの四隅からパッケージ1の四隅に放射状に伸びる樹
脂封止リブ9を有している点にある。
脂封止型半導体パッケージを有する半導体装置と、上記
実施の形態1における樹脂封止型半導体パッケージを有
する半導体装置との相違点は、図5の平面図に示すよう
に、さらに、第2領域1bの上面部において、第1領域
1aの四隅からパッケージ1の四隅に放射状に伸びる樹
脂封止リブ9を有している点にある。
【0039】樹脂封止リブ9の形状は、モールド金型の
キャビティ形状によって決まる。また、樹脂封止リブ9
の厚さは、第1領域1aの封止樹脂と同じである必要は
ない。樹脂封止後、封止樹脂からなる不要部(カル、ラ
ンナ)は、ゲートブレークによって除去されるが、樹脂
封止リブ9は除去せず第2領域1bに残存させる。
キャビティ形状によって決まる。また、樹脂封止リブ9
の厚さは、第1領域1aの封止樹脂と同じである必要は
ない。樹脂封止後、封止樹脂からなる不要部(カル、ラ
ンナ)は、ゲートブレークによって除去されるが、樹脂
封止リブ9は除去せず第2領域1bに残存させる。
【0040】上記構造を有することにより、上記実施の
形態1に示す構造よりも、パッケージ1の反りの低減が
可能となる。また、パッケージ1の強度は、樹脂封止リ
ブ9の樹脂強度によって確保される。
形態1に示す構造よりも、パッケージ1の反りの低減が
可能となる。また、パッケージ1の強度は、樹脂封止リ
ブ9の樹脂強度によって確保される。
【0041】(実施の形態3)本実施の形態における樹
脂封止型半導体パッケージを有する半導体装置と記実施
の形態2における樹脂封止型半導体パッケージを有する
半導体装置との相違点は、図6の平面図に示すように、
さらに、パッケージ1の上面部において、その外周部を
取囲むように樹脂封止リング12を有している点にあ
る。その形状は、モールド金型のキャビティ形状によっ
て決まる。
脂封止型半導体パッケージを有する半導体装置と記実施
の形態2における樹脂封止型半導体パッケージを有する
半導体装置との相違点は、図6の平面図に示すように、
さらに、パッケージ1の上面部において、その外周部を
取囲むように樹脂封止リング12を有している点にあ
る。その形状は、モールド金型のキャビティ形状によっ
て決まる。
【0042】樹脂封止リング12の厚さは、樹脂封止リ
ブ9と同様に、第1領域1aの封止樹脂と同じである必
要はない。樹脂封止後、封止樹脂からなる不要部(カ
ル、ランナ)はゲートブレークによって除去されるが、
樹脂封止リング12は除去せずパッケージに残存させ
る。
ブ9と同様に、第1領域1aの封止樹脂と同じである必
要はない。樹脂封止後、封止樹脂からなる不要部(カ
ル、ランナ)はゲートブレークによって除去されるが、
樹脂封止リング12は除去せずパッケージに残存させ
る。
【0043】上記構造においても、上述した実施の形態
2と同様の作用効果を得ることが可能となる。
2と同様の作用効果を得ることが可能となる。
【0044】(実施の形態4)本実施の形態において
は、上記実施の形態2または3において、図5および図
6に示すように、第1領域1aの四隅外側に内部絞り部
11a,11b,11cを設け、その断面形状または断
面寸法は少なくとも2種以上、本実施の形態においては
3種としている。
は、上記実施の形態2または3において、図5および図
6に示すように、第1領域1aの四隅外側に内部絞り部
11a,11b,11cを設け、その断面形状または断
面寸法は少なくとも2種以上、本実施の形態においては
3種としている。
【0045】また、樹脂封止リブ9および樹脂封止リン
グ12のパッケージ1の四隅に位置する領域の少なくと
もいずれか一隅に外部絞り部10を設けている。ここ
で、外部絞り部10の断面形状または断面寸法より、内
部絞り部11a,11b,11cの断面形状または断面
寸法を小さく設けられることが好ましい。なお、内部絞
り部11a,11b,11cおよび外部絞り部10の形
状はモールド金型のキャビティ形状によって決まる。
グ12のパッケージ1の四隅に位置する領域の少なくと
もいずれか一隅に外部絞り部10を設けている。ここ
で、外部絞り部10の断面形状または断面寸法より、内
部絞り部11a,11b,11cの断面形状または断面
寸法を小さく設けられることが好ましい。なお、内部絞
り部11a,11b,11cおよび外部絞り部10の形
状はモールド金型のキャビティ形状によって決まる。
【0046】ここで、内部絞り部11a,11b,11
cおよび外部絞り部10(以下、単に絞り部と総称す
る。)は、流れる樹脂に適度な熱を与えることと、樹脂
硬化後の不要部(カル、ランナ)を除去する(ゲートブ
レーク)際に絞り部を起点として割れやすくするためで
ある。
cおよび外部絞り部10(以下、単に絞り部と総称す
る。)は、流れる樹脂に適度な熱を与えることと、樹脂
硬化後の不要部(カル、ランナ)を除去する(ゲートブ
レーク)際に絞り部を起点として割れやすくするためで
ある。
【0047】また、外部絞り部10の断面形状または断
面寸法より内部絞り部11a,11b,11cの断面形
状または断面寸法を小さくしているのは、半導体チップ
の領域内である第1領域1aへの樹脂注入時に、半導体
チップ、金線など内部構造物へのダメージを低減するた
めである。
面寸法より内部絞り部11a,11b,11cの断面形
状または断面寸法を小さくしているのは、半導体チップ
の領域内である第1領域1aへの樹脂注入時に、半導体
チップ、金線など内部構造物へのダメージを低減するた
めである。
【0048】モールド樹脂は通常エポキシ系などの熱硬
化性樹脂であり、約180℃に熱せられ、金型内を溶け
ながら流れる。しかし、熱硬化性樹脂の特性上、受熱時
間が長すぎると樹脂の粘度が高くなり内部構造物へのダ
メージが増大する。
化性樹脂であり、約180℃に熱せられ、金型内を溶け
ながら流れる。しかし、熱硬化性樹脂の特性上、受熱時
間が長すぎると樹脂の粘度が高くなり内部構造物へのダ
メージが増大する。
【0049】一方、受熱時間が短すぎると、樹脂が溶け
きらず同様に内部構造物へのダメージが増大する。一般
に絞り部のサイズが小さいほど樹脂の受熱効果が大き
い。樹脂の注入時間は10秒前後が適当とされる。
きらず同様に内部構造物へのダメージが増大する。一般
に絞り部のサイズが小さいほど樹脂の受熱効果が大き
い。樹脂の注入時間は10秒前後が適当とされる。
【0050】そこで、外部絞り部10の断面形状または
断面寸法を大きくすることで第1領域1aに到達するま
での受熱を抑え、内部絞り部11a,11b,11cを
小さくすることで完全溶融した低粘度樹脂を第1領域1
a内に注入することが可能となる。
断面寸法を大きくすることで第1領域1aに到達するま
での受熱を抑え、内部絞り部11a,11b,11cを
小さくすることで完全溶融した低粘度樹脂を第1領域1
a内に注入することが可能となる。
【0051】また、内部絞り部11a,11b,11c
の断面形状または断面寸法のサイズを少なくとも2種以
上としたのは、第1領域1a内での樹脂の乱流による内
部構造物へのダメージを低減するためである。
の断面形状または断面寸法のサイズを少なくとも2種以
上としたのは、第1領域1a内での樹脂の乱流による内
部構造物へのダメージを低減するためである。
【0052】樹脂は流路の広いところほど流れやすい性
質を持っており、障害物のない樹脂封止リブ9および樹
脂封止リング12は流れやすい。乱流は内部絞り部11
aを通過した樹脂と樹脂封止リング12経由で内部絞り
部11b、内部絞り部11cを通過した樹脂の流動先端
同士が第1領域1a内で衝突することによって引起こさ
れる。
質を持っており、障害物のない樹脂封止リブ9および樹
脂封止リング12は流れやすい。乱流は内部絞り部11
aを通過した樹脂と樹脂封止リング12経由で内部絞り
部11b、内部絞り部11cを通過した樹脂の流動先端
同士が第1領域1a内で衝突することによって引起こさ
れる。
【0053】外部絞り部10と同じ隅にある内部絞り部
11aは,内部絞り部11bおよび内部絞り部11cよ
り大きいゲートサイズであることが望ましい。そうする
ことで第1領域1a内に流入する樹脂は内部絞り部11
aを通過したものが支配的になり、第1領域1a内での
乱流を避けることが可能となる。
11aは,内部絞り部11bおよび内部絞り部11cよ
り大きいゲートサイズであることが望ましい。そうする
ことで第1領域1a内に流入する樹脂は内部絞り部11
aを通過したものが支配的になり、第1領域1a内での
乱流を避けることが可能となる。
【0054】(実施の形態5)本実施の形態において
は、図7に示すように、上記実施の形態2〜4で、樹脂
封止リブ9および樹脂封止リング12には、少なくとも
1ヶ所以上のリブ絞り部13aまたはリング絞り部13
bを有することを特徴としている。この構造を採用する
ことによって、上記実施の形態2〜4で説明したのと、
同等以上の作用効果を得ることが可能となる。
は、図7に示すように、上記実施の形態2〜4で、樹脂
封止リブ9および樹脂封止リング12には、少なくとも
1ヶ所以上のリブ絞り部13aまたはリング絞り部13
bを有することを特徴としている。この構造を採用する
ことによって、上記実施の形態2〜4で説明したのと、
同等以上の作用効果を得ることが可能となる。
【0055】(実施の形態6)本実施の形態において
は、図8および図9の断面構造に示すように、上記実施
の形態1〜5で、第1領域1aの裏面側の樹脂封止の厚
さが、外部接続電極3の厚みよりも薄いことを特徴とす
る。なお、図8はフリップチップ接合構造を示し、図9
はワイヤボンド接合構造を示すものである。
は、図8および図9の断面構造に示すように、上記実施
の形態1〜5で、第1領域1aの裏面側の樹脂封止の厚
さが、外部接続電極3の厚みよりも薄いことを特徴とす
る。なお、図8はフリップチップ接合構造を示し、図9
はワイヤボンド接合構造を示すものである。
【0056】このように、フレーム2の第1領域1aの
裏面側においても樹脂封止することで、モールドによる
樹脂の硬化収縮、熱収縮に起因する半導体チップ4への
応力を低減することが可能となる。これは、樹脂の硬化
収縮および熱収縮が、半導体チップ搭載面とその裏面で
それぞれ起こることにより、半導体チップ4への発生応
力をある程度相殺できるためである。
裏面側においても樹脂封止することで、モールドによる
樹脂の硬化収縮、熱収縮に起因する半導体チップ4への
応力を低減することが可能となる。これは、樹脂の硬化
収縮および熱収縮が、半導体チップ搭載面とその裏面で
それぞれ起こることにより、半導体チップ4への発生応
力をある程度相殺できるためである。
【0057】従来、半導体チップ4をフレーム2に搭載
した状態ではわずかながら半導体チップ4の反り、フレ
ーム2の反りを持っている。それを第1領域1aの表面
のみを樹脂封止した際、射出圧力によって半導体チップ
4、フレーム2に強制変位が与えられる。それは第1領
域1aの裏面側は平坦な金型のためである。この強制変
位により、チップクラックやフリップチップ接続の断線
が発生する問題が生じていた。
した状態ではわずかながら半導体チップ4の反り、フレ
ーム2の反りを持っている。それを第1領域1aの表面
のみを樹脂封止した際、射出圧力によって半導体チップ
4、フレーム2に強制変位が与えられる。それは第1領
域1aの裏面側は平坦な金型のためである。この強制変
位により、チップクラックやフリップチップ接続の断線
が発生する問題が生じていた。
【0058】しかし、本実施の形態においては、第1領
域1aの裏面側を受ける金型は樹脂を注入するためのキ
ャビティが形成されているため、射出圧力によって半導
体チップ4、フレーム2に強制変位が与えられることは
ない。その結果、上記強制変位によるチップクラックの
発生や、フリップチップ接続の断線を回避することが可
能となる。
域1aの裏面側を受ける金型は樹脂を注入するためのキ
ャビティが形成されているため、射出圧力によって半導
体チップ4、フレーム2に強制変位が与えられることは
ない。その結果、上記強制変位によるチップクラックの
発生や、フリップチップ接続の断線を回避することが可
能となる。
【0059】(実施の形態7)本実施の形態において
は、上記実施の形態1〜6において、図10に示すよう
に、フレーム2の第1領域1aより外側の四隅を含む領
域に、スリット14を有している。なお、スリット14
の上を配線パターンが跨っていてもよい。
は、上記実施の形態1〜6において、図10に示すよう
に、フレーム2の第1領域1aより外側の四隅を含む領
域に、スリット14を有している。なお、スリット14
の上を配線パターンが跨っていてもよい。
【0060】従来、トランスファーモールド法ではフレ
ーム2を金型にて高圧型締めするため、モールド前の半
導体チップ4の反り、フレーム2反りがわずかであって
も型締めによって半導体チップ4、フレーム2に強制変
位が与えられる。その強制変位によりチップクラックや
フリップチップ接続の断線が発生する場合がある。それ
らの不具合は半導体チップ4のコーナ部において発生し
やすい。
ーム2を金型にて高圧型締めするため、モールド前の半
導体チップ4の反り、フレーム2反りがわずかであって
も型締めによって半導体チップ4、フレーム2に強制変
位が与えられる。その強制変位によりチップクラックや
フリップチップ接続の断線が発生する場合がある。それ
らの不具合は半導体チップ4のコーナ部において発生し
やすい。
【0061】一方、本実施の形態においては、第1領域
1aより外側の四隅を含む領域に、スリット14を設け
ているため、半導体チップ4のコーナ部では型締め状態
でフリーになり、強制変位が与えられることはない。こ
れにより、より信頼性の高いトランスファーモールドプ
ロセスを実現することが可能となる。
1aより外側の四隅を含む領域に、スリット14を設け
ているため、半導体チップ4のコーナ部では型締め状態
でフリーになり、強制変位が与えられることはない。こ
れにより、より信頼性の高いトランスファーモールドプ
ロセスを実現することが可能となる。
【0062】また、このスリット14は、チップ搭載面
から裏面側へのモールド樹脂流路となる。その場合、ス
リット14の幅は、0.15mm以上必要である。そう
することで、裏面側を受ける金型に特別の樹脂流路を形
成する必要がなく、簡単な金型構造でこの本実施の形態
における樹脂封止型半導体パッケージの構造を実現する
ことが可能となる。
から裏面側へのモールド樹脂流路となる。その場合、ス
リット14の幅は、0.15mm以上必要である。そう
することで、裏面側を受ける金型に特別の樹脂流路を形
成する必要がなく、簡単な金型構造でこの本実施の形態
における樹脂封止型半導体パッケージの構造を実現する
ことが可能となる。
【0063】以上、今回開示した実施の形態はすべての
点で例示であって制限的なものではないと考えられるべ
きである。本発明の技術的範囲は上記した説明ではなく
て特許請求の範囲によって画定され、特許請求の範囲と
均等の意味および範囲内でのすべての変更が含まれるこ
とが意図される。
点で例示であって制限的なものではないと考えられるべ
きである。本発明の技術的範囲は上記した説明ではなく
て特許請求の範囲によって画定され、特許請求の範囲と
均等の意味および範囲内でのすべての変更が含まれるこ
とが意図される。
【0064】
【発明の効果】この発明に基づいた半導体装置の構造に
よれば、半導体チップ領域外の第2領域における樹脂量
が少なくなることにより、当該部分の樹脂の硬化収縮の
起因によるパッケージの反りを低減することができるた
め、フレーム全体を厚く樹脂封止するよりも、パッケー
ジの反りの低減が可能となる。また、第2領域において
もフレーム全体、リブおよびリングを用いた形態で樹脂
封止されているため、樹脂の強度でパッケージ強度も確
保される。
よれば、半導体チップ領域外の第2領域における樹脂量
が少なくなることにより、当該部分の樹脂の硬化収縮の
起因によるパッケージの反りを低減することができるた
め、フレーム全体を厚く樹脂封止するよりも、パッケー
ジの反りの低減が可能となる。また、第2領域において
もフレーム全体、リブおよびリングを用いた形態で樹脂
封止されているため、樹脂の強度でパッケージ強度も確
保される。
【図1】 実施の形態1における樹脂封止型半導体パッ
ケージを有する半導体装置の全体斜視図である。
ケージを有する半導体装置の全体斜視図である。
【図2】 図1に示す半導体装置の平面図である。
【図3】 図2中X−X′線矢視断面に対応する断面図
である。
である。
【図4】 実施の形態1における半導体装置の他の構造
を示す断面図である。
を示す断面図である。
【図5】 実施の形態2または4における半導体装置の
構造を示す平面図である。
構造を示す平面図である。
【図6】 実施の形態3または4における半導体装置の
構造を示す平面図である。
構造を示す平面図である。
【図7】 実施の形態5における半導体装置の構造を示
す平面図である。
す平面図である。
【図8】 実施の形態6における半導体装置の構造を示
す断面図である。
す断面図である。
【図9】 実施の形態6における半導体装置の他の構造
を示す断面図である。
を示す断面図である。
【図10】 実施の形態7における半導体装置の構造を
示す平面図である。
示す平面図である。
【図11】 従来の技術における樹脂封止型半導体パッ
ケージ構造を有する半導体装置の構造を示す第1断面図
である。
ケージ構造を有する半導体装置の構造を示す第1断面図
である。
【図12】 従来の技術における樹脂封止型半導体パッ
ケージ構造を有する半導体装置の構造を示す第2断面図
である。
ケージ構造を有する半導体装置の構造を示す第2断面図
である。
【図13】 従来の技術における樹脂封止型半導体パッ
ケージ構造を有する半導体装置の問題点を示す第1断面
図である。
ケージ構造を有する半導体装置の問題点を示す第1断面
図である。
【図14】 従来の技術における樹脂封止型半導体パッ
ケージ構造を有する半導体装置の問題点を示す第2断面
図である。
ケージ構造を有する半導体装置の問題点を示す第2断面
図である。
1 パッケージ、1a 第1領域、1b 第2領域、2
フレーム、4 半導体チップ、5 インナバンプ、6
配線パターン、9 樹脂封止リブ、10 外部絞り
部、11a,11b,11c 内部絞り部、12 樹脂
封止リング、13a リブ絞り部、13b リング絞り
部、14 スリット。
フレーム、4 半導体チップ、5 インナバンプ、6
配線パターン、9 樹脂封止リブ、10 外部絞り
部、11a,11b,11c 内部絞り部、12 樹脂
封止リング、13a リブ絞り部、13b リング絞り
部、14 スリット。
Claims (11)
- 【請求項1】 ガラスエポキシなどの有機材料からなる
平坦なフレームの表面側に搭載される半導体チップを、
トランスファモールド法にて樹脂封止するパッケージ
と、前記フレームの裏面側に設けられる外部接続電極と
を備える半導体装置であって、 前記パッケージは、 前記半導体チップと同等もしくは若干大きいチップ領域
が樹脂封止される第1領域と、 前記第1領域の領域の外側において、前記第1領域の厚
さよりも薄い厚さに樹脂封止される第2領域と、を含
む、半導体装置。 - 【請求項2】 前記第2領域の上面部において、前記第
1領域の四隅から前記パッケージの四隅に放射状に伸び
る樹脂封止リブを有することを特徴とする、請求項1に
記載の半導体装置。 - 【請求項3】 前記パッケージの上面部において、その
外周部を取囲むように樹脂封止リングを有することを特
徴とする、請求項2に記載の半導体装置。 - 【請求項4】 前記第1領域の四隅に内部絞り部を設け
たことを特徴とする、請求項2または3に記載の半導体
装置。 - 【請求項5】 前記内部絞り部の断面形状または断面寸
法は、少なくとも2種以上である、請求項4に記載の半
導体装置。 - 【請求項6】 前記樹脂封止リブの前記パッケージの四
隅に位置する領域の少なくともいずれか一隅に外部絞り
部を有することを特徴とする、請求項2〜5のいずれか
に記載の半導体装置。 - 【請求項7】 前記外部絞り部の断面形状または断面寸
法より前記内部絞り部の断面形状または断面寸法が小さ
いことを特徴とする、請求項6に記載の半導体装置。 - 【請求項8】 前記樹脂封止リブに、少なくとも1ヶ所
以上のリブ絞り部を有することを特徴とする、請求項2
〜7のいずれかに記載の半導体装置。 - 【請求項9】 前記樹脂封止リングに、少なくとも1ヶ
所以上のリング絞り部を有することを特徴とする、請求
項3〜8のいずれかに記載の半導体装置。 - 【請求項10】 前記第1領域の裏面側の樹脂封止の厚
さが、前記外部接続電極の厚みよりも薄いことを特徴と
する、請求項1〜9のいずれかに記載の半導体装置。 - 【請求項11】 前記フレームの前記半導体チップが搭
載される領域よりも外側の四隅を含む領域に、スリット
を設けたことを特徴とする、請求項1〜10のいずれか
に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11132474A JP2000323623A (ja) | 1999-05-13 | 1999-05-13 | 半導体装置 |
US09/397,770 US6177724B1 (en) | 1999-05-13 | 1999-09-16 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11132474A JP2000323623A (ja) | 1999-05-13 | 1999-05-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000323623A true JP2000323623A (ja) | 2000-11-24 |
Family
ID=15082228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11132474A Pending JP2000323623A (ja) | 1999-05-13 | 1999-05-13 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6177724B1 (ja) |
JP (1) | JP2000323623A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270638A (ja) * | 2001-03-06 | 2002-09-20 | Nec Corp | 半導体装置および樹脂封止方法および樹脂封止装置 |
WO2005071743A1 (ja) * | 2004-01-22 | 2005-08-04 | Renesas Technology Corp. | 半導体パッケージ及び半導体装置 |
JP2008047699A (ja) * | 2006-08-16 | 2008-02-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2010153466A (ja) * | 2008-12-24 | 2010-07-08 | Elpida Memory Inc | 配線基板 |
JP2013537372A (ja) * | 2010-09-14 | 2013-09-30 | クアルコム,インコーポレイテッド | 可変厚さのモールドキャップを有する電子パッケージング |
JP2015032705A (ja) * | 2013-08-02 | 2015-02-16 | 株式会社デンソー | モールドパッケージ |
JP2020102517A (ja) * | 2018-12-21 | 2020-07-02 | トヨタ自動車株式会社 | 電子回路装置 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6064117A (en) * | 1997-12-05 | 2000-05-16 | Intel Corporation | Plastic ball grid array assembly |
JPH11186326A (ja) * | 1997-12-24 | 1999-07-09 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP3285815B2 (ja) * | 1998-03-12 | 2002-05-27 | 松下電器産業株式会社 | リードフレーム,樹脂封止型半導体装置及びその製造方法 |
US6452268B1 (en) | 2000-04-26 | 2002-09-17 | Siliconware Precision Industries Co., Ltd. | Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body |
US6781245B2 (en) * | 2001-01-08 | 2004-08-24 | Siliconware Precision Industries Co., Ltd. | Array structure of solder balls able to control collapse |
CA2350747C (en) * | 2001-06-15 | 2005-08-16 | Ibm Canada Limited-Ibm Canada Limitee | Improved transfer molding of integrated circuit packages |
JP2004140079A (ja) * | 2002-10-16 | 2004-05-13 | Canon Inc | エリアアレイ型半導体装置とそれを用いた電子回路基板 |
US7147447B1 (en) | 2005-07-27 | 2006-12-12 | Texas Instruments Incorporated | Plastic semiconductor package having improved control of dimensions |
TWI336502B (en) * | 2006-09-27 | 2011-01-21 | Advanced Semiconductor Eng | Semiconductor package and semiconductor device and the method of making the same |
TWI335070B (en) * | 2007-03-23 | 2010-12-21 | Advanced Semiconductor Eng | Semiconductor package and the method of making the same |
TWI473553B (zh) * | 2008-07-03 | 2015-02-11 | Advanced Semiconductor Eng | 晶片封裝結構 |
US8022538B2 (en) * | 2008-11-17 | 2011-09-20 | Stats Chippac Ltd. | Base package system for integrated circuit package stacking and method of manufacture thereof |
US8278146B2 (en) | 2008-12-08 | 2012-10-02 | Stmicroelectronics Asia Pacific Pte Ltd | Manufacturing method of chip package with coplanarity controlling feature |
TWI499024B (zh) * | 2009-01-07 | 2015-09-01 | Advanced Semiconductor Eng | 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法 |
US20100171206A1 (en) * | 2009-01-07 | 2010-07-08 | Chi-Chih Chu | Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same |
US8012797B2 (en) * | 2009-01-07 | 2011-09-06 | Advanced Semiconductor Engineering, Inc. | Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries |
TWI469283B (zh) * | 2009-08-31 | 2015-01-11 | Advanced Semiconductor Eng | 封裝結構以及封裝製程 |
US8198131B2 (en) * | 2009-11-18 | 2012-06-12 | Advanced Semiconductor Engineering, Inc. | Stackable semiconductor device packages |
TWI408785B (zh) * | 2009-12-31 | 2013-09-11 | Advanced Semiconductor Eng | 半導體封裝結構 |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI419283B (zh) * | 2010-02-10 | 2013-12-11 | Advanced Semiconductor Eng | 封裝結構 |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US8278746B2 (en) | 2010-04-02 | 2012-10-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages including connecting elements |
US8624374B2 (en) | 2010-04-02 | 2014-01-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof |
TWI451546B (zh) | 2010-10-29 | 2014-09-01 | Advanced Semiconductor Eng | 堆疊式封裝結構、其封裝結構及封裝結構之製造方法 |
TWI445155B (zh) | 2011-01-06 | 2014-07-11 | Advanced Semiconductor Eng | 堆疊式封裝結構及其製造方法 |
US9171792B2 (en) | 2011-02-28 | 2015-10-27 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages having a side-by-side device arrangement and stacking functionality |
US8890269B2 (en) | 2012-05-31 | 2014-11-18 | Stmicroelectronics Pte Ltd. | Optical sensor package with through vias |
US9030000B2 (en) * | 2013-06-14 | 2015-05-12 | Freescale Semiconductor, Inc. | Mold cap for semiconductor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0538010A3 (en) * | 1991-10-17 | 1993-05-19 | Fujitsu Limited | Semiconductor package, a holder, a method of production and testing for the same |
FR2722915B1 (fr) * | 1994-07-21 | 1997-01-24 | Sgs Thomson Microelectronics | Boitier bga a moulage par injection |
JP3103281B2 (ja) | 1994-11-11 | 2000-10-30 | 株式会社三井ハイテック | 樹脂封止型半導体装置 |
JP2814955B2 (ja) | 1995-07-06 | 1998-10-27 | 日本電気株式会社 | Bga型半導体装置 |
US5708300A (en) * | 1995-09-05 | 1998-01-13 | Woosley; Alan H. | Semiconductor device having contoured package body profile |
JPH09330994A (ja) | 1996-06-12 | 1997-12-22 | Texas Instr Japan Ltd | 半導体装置 |
-
1999
- 1999-05-13 JP JP11132474A patent/JP2000323623A/ja active Pending
- 1999-09-16 US US09/397,770 patent/US6177724B1/en not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270638A (ja) * | 2001-03-06 | 2002-09-20 | Nec Corp | 半導体装置および樹脂封止方法および樹脂封止装置 |
WO2005071743A1 (ja) * | 2004-01-22 | 2005-08-04 | Renesas Technology Corp. | 半導体パッケージ及び半導体装置 |
JP2008047699A (ja) * | 2006-08-16 | 2008-02-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2010153466A (ja) * | 2008-12-24 | 2010-07-08 | Elpida Memory Inc | 配線基板 |
JP2013537372A (ja) * | 2010-09-14 | 2013-09-30 | クアルコム,インコーポレイテッド | 可変厚さのモールドキャップを有する電子パッケージング |
US8753926B2 (en) | 2010-09-14 | 2014-06-17 | Qualcomm Incorporated | Electronic packaging with a variable thickness mold cap |
JP2015144314A (ja) * | 2010-09-14 | 2015-08-06 | クアルコム,インコーポレイテッド | 可変厚さのモールドキャップを有する電子パッケージング |
JP2015032705A (ja) * | 2013-08-02 | 2015-02-16 | 株式会社デンソー | モールドパッケージ |
JP2020102517A (ja) * | 2018-12-21 | 2020-07-02 | トヨタ自動車株式会社 | 電子回路装置 |
Also Published As
Publication number | Publication date |
---|---|
US6177724B1 (en) | 2001-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000323623A (ja) | 半導体装置 | |
KR100462105B1 (ko) | 수지밀봉형 반도체장치의 제조방법 | |
JP3619773B2 (ja) | 半導体装置の製造方法 | |
JP2003243600A (ja) | 半導体装置およびその製造方法 | |
JPH11312712A (ja) | 半導体装置及びその製造方法 | |
JP2009140962A (ja) | 半導体装置およびその製造方法 | |
KR20060042872A (ko) | 반도체장치의 실장 방법 | |
JP2003017517A (ja) | 混成集積回路装置およびその製造方法 | |
JP5767294B2 (ja) | 半導体装置 | |
US20060214308A1 (en) | Flip-chip semiconductor package and method for fabricating the same | |
JP2010050262A (ja) | 半導体装置及びその製造方法 | |
JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
JPH11260990A (ja) | リードフレーム,樹脂封止型半導体装置及びその製造方法 | |
JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
JP5420737B2 (ja) | 半導体装置の製造方法 | |
JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
JPH0697349A (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP2001007238A (ja) | ウエハーレベルの集積回路装置のパッケージ方法 | |
JPH06209071A (ja) | 樹脂封止半導体装置およびその製造方法 | |
JP2012054398A (ja) | 配線基板及び半導体装置の製造方法 | |
JP2007095964A (ja) | 半導体装置の製造方法 | |
JPH10126044A (ja) | フリップチップ実装構造及び方法並びにフリップチップ 実装用基板 | |
JP2004158539A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH06349870A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081021 |