JP2007095964A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007095964A JP2007095964A JP2005282873A JP2005282873A JP2007095964A JP 2007095964 A JP2007095964 A JP 2007095964A JP 2005282873 A JP2005282873 A JP 2005282873A JP 2005282873 A JP2005282873 A JP 2005282873A JP 2007095964 A JP2007095964 A JP 2007095964A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- mold
- cavity
- substrate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】モールド時の品質を向上させる半導体装置の製造方法を提供する。
【解決手段】複数の半導体チップ1それぞれの角部が樹脂成形金型のゲート側を向くように多数個取り基板7を金型上に配置して一括モールドを行うことにより、樹脂注入時、封止用樹脂8の流動方向12に対して略45°傾いた半導体チップ1の辺に沿って封止用樹脂8が流れるため、チップ配列方向のチップ間でもレジン流動が滞留することなくチップ間に封止用樹脂8が回り込むことが可能になる。その結果、チップ間にボイドが形成されることを防止でき、半導体装置(BGA)の品質を向上させることができる。
【選択図】 図9
【解決手段】複数の半導体チップ1それぞれの角部が樹脂成形金型のゲート側を向くように多数個取り基板7を金型上に配置して一括モールドを行うことにより、樹脂注入時、封止用樹脂8の流動方向12に対して略45°傾いた半導体チップ1の辺に沿って封止用樹脂8が流れるため、チップ配列方向のチップ間でもレジン流動が滞留することなくチップ間に封止用樹脂8が回り込むことが可能になる。その結果、チップ間にボイドが形成されることを防止でき、半導体装置(BGA)の品質を向上させることができる。
【選択図】 図9
Description
本発明は、半導体装置の製造方法に関し、特に、複数の素子搭載領域を一括して樹脂モールディングする方法に適用して有効な技術に関する。
複数の素子搭載領域に区画された基板に対し、各々の素子搭載領域内に半導体素子を搭載し、その素子搭載面側を少なくとも2つ以上の素子搭載領域を一括に覆う状態で樹脂封止した後、複数の素子搭載領域を区画する区画ラインに沿って基板を分割する技術がある(例えば、特許文献1参照)。
特開2000−124163号公報(図2)
樹脂封止型の半導体装置のうち、配線を有した基板に複数の半導体チップを搭載し、これを樹脂モールディングによって封止して組み立てる半導体装置において、その製造効率を向上させるために一括モールドと呼ばれるモールド方法が考案されている。
前記一括モールド(MAP(Mold Array Package)ともいう)は、例えば、素子搭載領域(1つの半導体装置を形成する領域)が複数個区画形成された多数個取り基板を用い、多数個取り基板上の複数の素子搭載領域それぞれに半導体チップを搭載した後、樹脂成形金型の1つのキャビティによって複数の素子搭載領域を一括に覆った状態で樹脂モールディングするものである。
一括モールド後は、モールディングによって形成された封止部をダイシング装置を用いてパッケージダイシングして個片化することにより半導体装置となる。
一括モールドでは、図12の比較例に示すように多数個取り基板20上に半導体チップ1を搭載する際にチップ配列方向に対して各半導体チップ1の辺が平行又は直角になるように並べて搭載する。
このような状態で、ワイヤボンディング後、一括モールドを行うと、図13の比較例に示すように半導体チップ1がレジン流動に対して壁となって封止用樹脂8の流れを妨害し、チップ配列方向のチップ間に封止用樹脂8が回り込まず、ボイド21が形成される。
これにより、半導体装置の封止体の表面や側面(パッケージダイシング後の側面)にボイド21が露出し、半導体装置の品質を低下させることが問題となる。
また、半導体チップ1を基板に搭載する際にチップ配列方向に対して各半導体チップ1の辺が平行又は直角になるように搭載した場合、図14の比較例に示すように、ワイヤ4のワイヤリング方向もレジン流動に対して直角となるため、樹脂が流れていく際にワイヤ4が抵抗となる。
これにより、ワイヤ流れによるワイヤ変形が発生する。その結果、半導体装置の品質を低下させることが問題となる。
本発明の目的は、半導体装置の品質を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、樹脂成形金型の第1の金型上に、それぞれの半導体チップの角部が樹脂成形金型のゲート側を向くように多数個取り基板を配置し、その後、樹脂成形金型のキャビティによって多数個取り基板の複数の素子搭載領域を一括して覆う工程と、キャビティによって複数の素子搭載領域を一括して覆った状態で、キャビティにゲートから封止用樹脂を注入して半導体チップを樹脂封止する工程とを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
複数の半導体チップそれぞれの角部が樹脂成形金型のゲート側を向くように多数個取り基板を金型上に配置して一括モールドを行うことにより、樹脂注入時、樹脂の流動方向に対して略45°傾いた半導体チップの辺に沿って樹脂が流れるため、チップ配列方向のチップ間でも樹脂が回り込むことが可能になる。その結果、チップ間にボイドが形成されることを防止でき、半導体装置の品質を向上させることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態)
図1は本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す平面図、図2は図1に示す半導体装置の構造の一例を示す側面図、図3は図1に示す半導体装置の構造の一例を示す裏面図、図4は図1に示す半導体装置の構造の一例を示す断面図である。また、図5は図1に示す半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図、図6は図1に示す半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図、図7は図1に示す半導体装置の組み立てにおける樹脂成形金型への基板配置後の構造の一例を示す部分平面図である。さらに、図8は図1に示す半導体装置の組み立てにおける一括モールディング時の構造の一例を示す部分断面図、図9は図8に示す一括モールディングにおける樹脂注入時のレジン流動状態の一例を示す部分平面図、図10は図9に示すレジン流動状態の一例を拡大して示す拡大平面図、図11は図1に示す半導体装置の組み立てにおけるパッケージダイシング時の基板配置方向の一例を示す部分平面図である。
図1は本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す平面図、図2は図1に示す半導体装置の構造の一例を示す側面図、図3は図1に示す半導体装置の構造の一例を示す裏面図、図4は図1に示す半導体装置の構造の一例を示す断面図である。また、図5は図1に示す半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図、図6は図1に示す半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図、図7は図1に示す半導体装置の組み立てにおける樹脂成形金型への基板配置後の構造の一例を示す部分平面図である。さらに、図8は図1に示す半導体装置の組み立てにおける一括モールディング時の構造の一例を示す部分断面図、図9は図8に示す一括モールディングにおける樹脂注入時のレジン流動状態の一例を示す部分平面図、図10は図9に示すレジン流動状態の一例を拡大して示す拡大平面図、図11は図1に示す半導体装置の組み立てにおけるパッケージダイシング時の基板配置方向の一例を示す部分平面図である。
図1〜図4に示す本実施の形態の半導体装置は、BGA(Ball Grid Array)9と呼ばれ、その外部接続用の端子である複数の半田ボール3が、樹脂基板であるパッケージ基板2の裏面2b上にアレイ状に配列されているものである。
また、BGA9は、図5に示すような複数のデバイス領域(素子搭載領域)7aが形成された配線基板である多数個取り基板7を用いて、前記複数のデバイス領域7aを一括に覆う状態で樹脂モールドし(以降、これを一括モールドという)、さらに、樹脂モールディング後にパッケージダイシングによって個片化されて形成されたものである。
BGA9の詳細構造について説明すると、樹脂基板であるパッケージ基板2と、パッケージ基板2上に搭載された半導体チップ1と、半導体チップ1の主面1bに形成された表面電極であるパッド1aとこれに対応するパッケージ基板2の接続端子(端子)2cとを接続する導電性のワイヤ4と、半導体チップ1及びワイヤ4を封止し、かつパッケージ基板2の主面2a側に形成された樹脂製の封止体6とからなる。さらに、図2及び図3に示すように、パッケージ基板2の裏面2bには、半導体チップ1のパッド1aとワイヤ4を介して電気的に接続され、かつ外部端子としてアレイ状に配列された複数の半田ボール3が設けられている。
また、図4に示すように、BGA9では、パッケージ基板2のチップ搭載面である主面2aとその反対側の裏面2bとの両面に、例えば、ポリイミド樹脂等からなる絶縁膜であるソルダレジスト2gが形成されており、かつ、パッケージ基板2は、その内部にもガラス入りエポキシ樹脂などの基材2hを有している。
なお、樹脂封止工程で一括モールドに用いられる図9に示す封止用樹脂8は、例えば、熱硬化性のエポキシ樹脂等であり、これによって一括した樹脂封止体が形成され、さらに、その後のパッケージダイシングによって個片化されて個々の封止体6が形成される。
また、パッケージ基板2には、その裏面2b上に、半田ボール3が取り付けられる電極である複数のバンプランド2eが形成され、さらに、内部の基材2hにはこのバンプランド2eに対応してスルーホール2fが形成されている。
また、図4に示すように、半導体チップ1は、例えば、シリコンなどによって形成され、かつその主面1bに半導体集積回路が形成されるとともに、主面1bの周縁部には表面電極である複数のパッド1aが形成されている。
さらに、半導体チップ1は、接着材であるダイボンド材5によってパッケージ基板2の主面2aのほぼ中央付近に固着されている。すなわち、半導体チップ1の裏面1cとパッケージ基板2の主面2aとがダイボンド材5を介して接続されている。
また、ワイヤボンディングによって接続される導電性のワイヤ4は、例えば、金線などであり、半導体チップ1のパッド1aとこれに対応するパッケージ基板2の接続端子2cとを接続している。
さらに、外部接続用の電極である複数の半田ボール3が、パッケージ基板2の裏面2bの各バンプランド2eに取り付けられ、その中央部を除いた状態で複数行/複数列によって構成されてアレイ状に配列されている。
次に、本実施の形態における半導体装置(BGA9)の製造方法について説明する。
なお、本実施の形態のBGA9の製造方法は、複数のデバイス領域(素子搭載領域)7aがマトリクス配列で形成された図5に示す樹脂基板である多数個取り基板7を用い、この多数個取り基板7に形成された複数の同サイズのデバイス領域7aを一括に覆った状態で樹脂モールディングし、その後、パッケージダイシングによって個片化してBGA9を製造するものである。
まず、図5に示すように、複数のデバイス領域7aがマトリクス配列で形成された多数個取り基板7を準備する。なお、多数個取り基板7には、図8に示すようにその基材2hの表裏面に複数の配線部2dが形成されており、さらに配線部2dを部分的に覆う絶縁膜であるソルダレジスト2gが表裏面に設けられている。
また、多数個取り基板7には、図7に示す成形金型のゲート10dに対応して、複数のゲートメタル部7cが基板の長手方向の片側の一辺の縁部に形成されている。さらに、複数のデバイス領域7aは、複数の半導体チップ1の縦・横の配列方向と、搭載されるそれぞれの半導体チップ1の各辺とが略45°を成すようにマトリクス配列で形成されている。言い換えると、多数個取り基板7の各辺と、搭載されるそれぞれの半導体チップ1の各辺とが略45°を成すようにマトリクス配列で形成されている。
その後、複数のデバイス領域7aに半導体チップ1を搭載するダイボンディングを行う。その際、各デバイス領域7aは、半導体チップ1の配列方向と、搭載される半導体チップ1の各辺とが略45°を成すように形成されているため、ダイボンディング後は、半導体チップ1の配列方向と半導体チップ1の各辺との成す角度が略45°となっている。
言い換えると、各デバイス領域7aは多数個取り基板7の各辺と、搭載される半導体チップ1の各辺とが略45°を成すようにマトリクス配列で形成されているため、ダイボンディング後は、多数個取り基板7の各辺と半導体チップ1の各辺との成す角度が略45°となっている。
このような向きで多数個取り基板7上に半導体チップ1を搭載することにより、図5に示すように、各半導体チップ1の角部が多数個取り基板7の複数のゲートメタル部7cが設けられた辺側を向いて配置された状態となる。
なお、本実施の形態のダイボンディングでは、各半導体チップ1のそれぞれの辺と隣接する領域は、空きスペースとなっている。
その後、図4及び図6に示すように、各半導体チップ1のパッド1aとこれに対応する多数個取り基板7の端子とをワイヤ4で電気的に接続するワイヤボンディングを行う。
ワイヤボンディング終了後、一括モールディングによる樹脂封止を行う。
その際、まず、図8に示すような一対を成す下金型(第1の金型)10bと上金型(第2の金型)10aを備えた樹脂成形金型10の下金型10b上に、図7に示すように、それぞれの半導体チップ1の角部が下金型10bのゲート10d側を向くように多数個取り基板7を配置する。なお、ゲート10dの配列方向と多数個取り基板7の長手方向とが平行になるように多数個取り基板7を配置することで、各半導体チップ1の角部がゲート10d側を向いた状態に配置される。
これにより、各ゲート10dから流出する封止用樹脂8(図9参照)の流出方向と、各半導体チップ1の辺とが成す角度を略45°にすることができる。
また、複数のゲート10dの配列方向と各ゲート10dの延在方向とが略直角を成すように各ゲート10dが設けられていることにより、樹脂成形金型10のゲート10dの延在方向と各半導体チップ1の辺とが成す角度をさらに45°に近づけることが可能になる。
なお、下金型10bには、各ゲート10dと連通するランナ10fやカル10eが設けられている。
その後、図8に示すように、樹脂成形金型10の上金型10aのキャビティ10cによって多数個取り基板7の複数のデバイス領域7aを一括して覆い、続いて、この状態でキャビティ10cにゲート10dから封止用樹脂8を注入して半導体チップ1及びワイヤ4等を樹脂封止する。
その際、複数の半導体チップ1それぞれの角部が樹脂成形金型10のゲート10d側を向くように、好ましくは、半導体チップ1の配列方向と各半導体チップ1の各辺との成す角度が略45°であることにより、各ゲート10dから流出する封止用樹脂8(図9参照)の流出方向と、各半導体チップ1の辺とが成す角度を略45°にすることができる。
これにより、図9に示すように、キャビティ10cへの樹脂注入時、封止用樹脂8の流動方向12に対して略45°傾いた半導体チップ1の辺に沿って封止用樹脂8が流れるため、封止用樹脂8の流動の先端部の波の形が平坦化され、チップ配列方向のチップ間においてもレジン流動が滞留することなくチップ間に封止用樹脂8が回り込むことが可能になる。その結果、チップ間に図13の比較例に示すようなボイド21が形成されることを防止できる。
また、図10に示すように、レジン流動に対してワイヤリングの方向が直角とならないため、ワイヤ変形に対してマージンを保つことができる。
樹脂モールディング終了後、マーキングを行う。マーキングでは、多数個取り基板7上で封止体6が45°回転した状態で形成されていてもそのまま封止体6上にマーキングを行うことが可能である。
マーキング後、パッケージダイシングを行って個片化する。その際、図11に示すように、多数個取り基板7をステージ11上に配置し、その後、ステージ11を45°回転させた後、ダイシングによって個片化を行う。すなわち、ステージ11を45°回転させて、ステージ11のX軸−Y軸系と多数個取り基板7のダイシングライン7bとの平行・直角を合わせた後、パッケージダイシングによる個片化を行う。
以上により、BGA9の組み立て完了となる。
本実施の形態の半導体装置の製造方法によれば、複数の半導体チップ1それぞれの角部が樹脂成形金型10のゲート10d側を向くように多数個取り基板7を下金型10b上に配置して一括モールドを行うことにより、樹脂注入時、樹脂の流動方向12に対して略45°傾いた半導体チップ1の辺に沿って封止用樹脂8が流れるため、チップ配列方向のチ
ップ間でもレジン流動が滞留することなくチップ間に樹脂が回り込むことが可能になる。
ップ間でもレジン流動が滞留することなくチップ間に樹脂が回り込むことが可能になる。
その結果、チップ間に、図13の比較例に示すようなボイド21が形成されることを防止でき、BGA9の表面や側面に前記ボイド21が露出することを無くせる。これにより、BGA9の品質を向上させることができる。
また、レジン流動に対してワイヤリングの方向が直角とならないため、ワイヤ変形に対してマージンを保つことができる。その結果、ワイヤ変形を低減することができ、BGA9の品質を向上させることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、多数個取り基板7上での半導体チップ1の配列方向と各半導体チップ1の各辺との成す角度が略45°の場合がより好ましいことを説明したが、前記角度は、45°以外の30°や60°等であってもよく、樹脂封止の際に、複数の半導体チップ1それぞれの角部が樹脂成形金型10のゲート10d側を向くように配置されていればよい。
また、前記実施の形態では、ダイボンディングの際に、半導体チップ1の各辺の隣接する領域が空きスペースの場合を説明したが、前記空きスペースに半導体チップ1を搭載してもよく、これにより、同一の大きさの多数個取り基板7においてさらに半導体装置の取り数を増やすことができる。
また、前記実施の形態では、第1の金型が下金型10bで、第2の金型が上金型10aの場合を説明したが、第1の金型を上金型10aとし、第2の金型を下金型10bとしてもよい。その場合には下金型10b(第2の金型)にキャビティ10cが形成されていればよい。
本発明は、一括モールドを行う半導体製造技術に好適である。
1 半導体チップ
1a パッド(表面電極)
1b 主面
1c 裏面
2 パッケージ基板
2a 主面
2b 裏面
2c 接続端子(端子)
2d 配線部
2e バンプランド
2f スルーホール
2g ソルダレジスト
2h 基材
3 半田ボール
4 ワイヤ
5 ダイボンド材
6 封止体
7 多数個取り基板
7a デバイス領域(素子搭載領域)
7b ダイシングライン
7c ゲートメタル部
8 封止用樹脂
9 BGA(半導体装置)
10 樹脂成形金型
10a 上金型(第2の金型)
10b 下金型(第1の金型)
10c キャビティ
10d ゲート
10e カル
10f ランナ
11 ステージ
12 流動方向
20 多数個取り基板
21 ボイド
1a パッド(表面電極)
1b 主面
1c 裏面
2 パッケージ基板
2a 主面
2b 裏面
2c 接続端子(端子)
2d 配線部
2e バンプランド
2f スルーホール
2g ソルダレジスト
2h 基材
3 半田ボール
4 ワイヤ
5 ダイボンド材
6 封止体
7 多数個取り基板
7a デバイス領域(素子搭載領域)
7b ダイシングライン
7c ゲートメタル部
8 封止用樹脂
9 BGA(半導体装置)
10 樹脂成形金型
10a 上金型(第2の金型)
10b 下金型(第1の金型)
10c キャビティ
10d ゲート
10e カル
10f ランナ
11 ステージ
12 流動方向
20 多数個取り基板
21 ボイド
Claims (5)
- (a)複数の素子搭載領域が形成された多数個取り基板を準備する工程と、
(b)前記複数の素子搭載領域に半導体チップを搭載する工程と、
(c)前記半導体チップの表面電極とこれに対応する前記多数個取り基板の端子とを電気的に接続する工程と、
(d)一対を成す第1の金型と第2の金型を備えた樹脂成形金型の前記第1の金型上に、それぞれの半導体チップの角部が前記樹脂成形金型のゲート側を向くように前記多数個取り基板を配置し、その後、前記樹脂成形金型の前記第2の金型のキャビティによって前記多数個取り基板の前記複数の素子搭載領域を一括して覆う工程と、
(e)前記キャビティによって前記複数の素子搭載領域を一括して覆った状態で、前記キャビティに前記ゲートから封止用樹脂を注入して前記半導体チップを樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。 - (a)複数の素子搭載領域が形成された多数個取り基板を準備する工程と、
(b)前記複数の素子搭載領域に、複数の半導体チップの配列方向とそれぞれの半導体チップの辺とが45°を成すように各半導体チップを搭載する工程と、
(c)前記半導体チップの表面電極とこれに対応する前記多数個取り基板の端子とを電気的に接続する工程と、
(d)一対を成す第1の金型と第2の金型を備えた樹脂成形金型の前記第1の金型上に、それぞれの半導体チップの角部が前記樹脂成形金型のゲート側を向くように前記多数個取り基板を配置し、その後、前記樹脂成形金型の前記第2の金型のキャビティによって前記多数個取り基板の前記複数の素子搭載領域を一括して覆う工程と、
(e)前記キャビティによって前記複数の素子搭載領域を一括して覆った状態で、前記キャビティに前記ゲートから封止用樹脂を注入して前記半導体チップを樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。 - (a)複数の素子搭載領域が形成された多数個取り基板を準備する工程と、
(b)前記複数の素子搭載領域に半導体チップを搭載する工程と、
(c)前記半導体チップの表面電極とこれに対応する前記多数個取り基板の端子とを電気的に接続する工程と、
(d)一対を成す第1の金型と第2の金型を備えた樹脂成形金型の前記第1の金型上に、前記樹脂成形金型のゲートの延在方向とそれぞれ半導体チップの辺とが45°を成すように前記多数個取り基板を配置し、その後、前記樹脂成形金型の前記第2の金型のキャビティによって前記多数個取り基板の前記複数の素子搭載領域を一括して覆う工程と、
(e)前記キャビティによって前記複数の素子搭載領域を一括して覆った状態で、前記キャビティに前記ゲートから封止用樹脂を注入して前記半導体チップを樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。 - (a)複数の素子搭載領域が形成された多数個取り基板を準備する工程と、
(b)前記複数の素子搭載領域に、前記多数個取り基板の辺とそれぞれの半導体チップの辺とが45°を成すように各半導体チップを搭載する工程と、
(c)前記半導体チップの表面電極とこれに対応する前記多数個取り基板の端子とを電気的に接続する工程と、
(d)一対を成す第1の金型と第2の金型を備えた樹脂成形金型の前記第1の金型上に、それぞれの半導体チップの角部が前記樹脂成形金型のゲート側を向くように前記多数個取り基板を配置し、その後、前記樹脂成形金型の前記第2の金型のキャビティによって前記多数個取り基板の前記複数の素子搭載領域を一括して覆う工程と、
(e)前記キャビティによって前記複数の素子搭載領域を一括して覆った状態で、前記キャビティに前記ゲートから封止用樹脂を注入して前記半導体チップを樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。 - (a)複数の素子搭載領域が形成された多数個取り基板を準備する工程と、
(b)前記複数の素子搭載領域に半導体チップを搭載する工程と、
(c)前記半導体チップの表面電極とこれに対応する前記多数個取り基板の端子とを電気的に接続する工程と、
(d)一対を成す第1の金型と第2の金型を備えた樹脂成形金型の前記第1の金型上に、それぞれの半導体チップの角部が前記樹脂成形金型のゲート側を向くように前記多数個取り基板を配置し、その後、前記樹脂成形金型の前記第2の金型のキャビティによって前記多数個取り基板の前記複数の素子搭載領域を一括して覆う工程と、
(e)前記キャビティによって前記複数の素子搭載領域を一括して覆った状態で、前記キャビティに前記ゲートから封止用樹脂を注入して前記半導体チップを樹脂封止する工程と、
(f)前記樹脂封止後の多数個取り基板をステージ上に配置し、その後、前記ステージを45°回転させた後、ダイシングによって個片化する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282873A JP2007095964A (ja) | 2005-09-28 | 2005-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282873A JP2007095964A (ja) | 2005-09-28 | 2005-09-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007095964A true JP2007095964A (ja) | 2007-04-12 |
Family
ID=37981302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005282873A Pending JP2007095964A (ja) | 2005-09-28 | 2005-09-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007095964A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8072069B2 (en) | 2008-05-26 | 2011-12-06 | Elpida Memory, Inc | Semiconductor device and method of manufacturing a semiconductor device |
KR20210023664A (ko) * | 2019-08-21 | 2021-03-04 | 토와 가부시기가이샤 | 성형형, 수지 성형 장치 및 수지 성형품의 제조 방법 |
-
2005
- 2005-09-28 JP JP2005282873A patent/JP2007095964A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8072069B2 (en) | 2008-05-26 | 2011-12-06 | Elpida Memory, Inc | Semiconductor device and method of manufacturing a semiconductor device |
KR20210023664A (ko) * | 2019-08-21 | 2021-03-04 | 토와 가부시기가이샤 | 성형형, 수지 성형 장치 및 수지 성형품의 제조 방법 |
KR102408461B1 (ko) | 2019-08-21 | 2022-06-10 | 토와 가부시기가이샤 | 성형형, 수지 성형 장치 및 수지 성형품의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100690247B1 (ko) | 이중 봉합된 반도체 패키지 및 그의 제조 방법 | |
US6818980B1 (en) | Stacked semiconductor package and method of manufacturing the same | |
KR101172527B1 (ko) | 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리 | |
KR100498488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
US20090045497A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2009140962A (ja) | 半導体装置およびその製造方法 | |
JP2005354068A (ja) | 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法 | |
JP2003338519A (ja) | 半導体装置及びその製造方法 | |
JP2012028429A (ja) | 半導体装置およびその製造方法 | |
JP2002110718A (ja) | 半導体装置の製造方法 | |
US20140091479A1 (en) | Semiconductor device with stacked semiconductor chips | |
KR100652405B1 (ko) | 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법 | |
JP2011003764A (ja) | 半導体装置及びその製造方法 | |
JP2010263108A (ja) | 半導体装置及びその製造方法 | |
JP5579982B2 (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
JP2007095964A (ja) | 半導体装置の製造方法 | |
JP2009283835A (ja) | 半導体装置及びその製造方法 | |
JP2009182004A (ja) | 半導体装置 | |
JP3881189B2 (ja) | 半導体装置の製造方法 | |
JP2003060126A (ja) | 半導体装置の製造方法 | |
KR20050063052A (ko) | 멀티칩 패키지 구조 및 그 제조방법 | |
KR20070078593A (ko) | 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법 | |
JP2004327652A (ja) | 半導体装置およびその製造方法 | |
KR100462373B1 (ko) | 칩스케일 패키지 및 그 제조방법 | |
JP2004031561A (ja) | 半導体装置およびその製造方法 |