KR101172527B1 - 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리 - Google Patents

상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리 Download PDF

Info

Publication number
KR101172527B1
KR101172527B1 KR1020077025326A KR20077025326A KR101172527B1 KR 101172527 B1 KR101172527 B1 KR 101172527B1 KR 1020077025326 A KR1020077025326 A KR 1020077025326A KR 20077025326 A KR20077025326 A KR 20077025326A KR 101172527 B1 KR101172527 B1 KR 101172527B1
Authority
KR
South Korea
Prior art keywords
package
substrate
die
csp
lga
Prior art date
Application number
KR1020077025326A
Other languages
English (en)
Other versions
KR20080069512A (ko
Inventor
마르코스 카르네조스
심일권
한병준
캄브함파티 라마크리슈나
셍 관 초우
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/306,628 external-priority patent/US7364945B2/en
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20080069512A publication Critical patent/KR20080069512A/ko
Application granted granted Critical
Publication of KR101172527B1 publication Critical patent/KR101172527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

적층된 패키지 어셈블리들은 제 1 및 제 2 적층 패키지들을 포함하며, 이들 각각은, 패키지 기판의 다이 접착면에 부착되며 패키지 기판의 다이 접착면과 전기적으로 연결된 적어도 하나의 다이를 포함한다. 하나의 패키지는 다른 하나의 패키지에 대하여 반전되어 있다. 즉, 패키지 기판들의 다이 접착면들은 서로 마주보고 있으며, 각 기판의 "랜드" 면들은 서로 마주보고 있지 않다. 패키지들간의 z-상호연결은, 제 1 및 제 2 패키지 기판들을 연결하는 와이어 본드들에 의해서 만들어진다. 상기 어셈블리는, 제 2 패키지 기판(어셈블리의 일측면에서) 및 제 1 패키지 기판의 일부(어셈블리의 타측면에서)가 노출되도록 캡슐화되는바, 따라서, 제 2 레벨 상호연결 및 추가 구성요소들과의 상호연결이 만들어질 수도 있다. 몇몇 실시예들에서 제 1 패키지는 칩 스케일 패키지(CSP)이며, 제 2 패키지는 랜드 그리드 어레이(Land Grid Array : LGA) 패키지이다. 또한, 이와같이 적층된 패키지 어셈블리를 만드는 방법이 제공되며, 상기 방법은 다음의 단계를 포함하여 이루어진다. 즉, 바람직하게는 "양호"한 것으로 테스트된, 캐비티 몰딩된 LGA 패키지를 제공하는 단계; LGA 패키지의 몰드캡의 표면에 접착제를 도포하는 단계; 단일화된(singulated) CSP를 제공하는 단계; 상기 CSP를 반전시키고, 상기 반전된 CSP를 상기 LGA 몰드캡 상의 접착제 위에 위치시키는 단계; 접착제를 큐어링하는 단계; 플라즈마 세정을 수행하는 단계; 상기 LGA 의 다이 접착면과 상기 CSP 의 랜드 면 사이에서 z-상호연결을 형성하도록 와이어 본딩하는 단계; 플라즈마 세정을 수행하는 단계; LGA 의 다이 접착면, z-상호연결하는 와이어 본드들 및 와이어 루프들, CSP 의 에지들, 상기 CSP 의 랜드 면 상의 가장자리 영역을 둘러싸고, LGA 기판의 랜드 면을 노출된 채로 남기고 가장자리 영역내에 위치한 CSP 기판의 랜드 면의 일 영역을 노출된 채로 남기도록 몰딩을 수행하는 단계; CSP 기판의 상기 노출된 영역 상의 사이트들에 제 2 레벨 상호연결 솔더 볼들을 접착하는 단계; 및 (LGA 패키지가 스트립 또는 어레이로 제공되는 경우) 유닛 어셈블리를 완수하도록 단일화 소우(sawing)을 수행하는 단계를 포함한다. 몇몇 실시예들에서는, LGA 기판의 노출된 랜드 면 위로 하나 이상의 추가 구성요소들이 적층된다.
CSP, LGA, 패키지 어셈블리, 랜드 면, 다이 접착면

Description

상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체 적층 패키지 어셈블리{SEMICONDUCTOR STACKED PACKAGE ASSEMBLY HAVING EXPOSED SUBSTRATE SURFACES ON UPPER AND LOWER SIDES}
관련 출원들에 대한 상호참조
본 출원은 2006년 1월 4일자로 출원된 미국특허출원 11/306,628의 일부계속출원(Continuous-in-Part)이며, 상기 미국특허출원은 2005년 3월 31일자로 출원된 미국 가출원(가출원번호 60/667,277)의 우선권을 주장한다. 이들 2개의 출원은 모두 "Encapsulant cavity integrated circuit package system" 라는 명칭으로 출원되었으며, 이들 모두는 STATS ChipPAC Ltd. 에 양도되었다. 또한, 본 출원은 2005년 6월 20일에 "Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides" 라는 명칭으로 출원된 미국가출원(가출원번호 60/692,182)의 우선권을 주장한다.
본 출원은 2006년 1월4일자로 출원된 미국특허출원들(출원번호 11/306,627, 11/326,211, 11/326,206)과 관련된 내용을 포함하고 있으며, 이들 미국출원들은 모두 STATS ChipPAC Ltd. 에 양도되었다.
본 출원은, Marcos Karnezos 등등에 의해 "Semiconductor assembly chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides" 라는 명칭으로 2006년 3월 31일자로 출원된 미국특허출원(출원번호 11/397,027) 및 Marcos Karnezos 등등에 의해 "Semiconductor package including second substrate and having exposed substrate on upper and lower sides" 라는 명칭으로 2006년 3월 31일자로 출원된 미국특허출원(출원번호 11/394,635)과 관련되며, 이들 2개의 미국출원들은 모두 STATS ChipPAC Ltd. 에 양도되었다.
본 발명은 반도체 패키징에 관한 것이다.
이동전화, 이동 계산기, 및 다양한 소비자 제품들과 같은 휴대 가능한 전자 제품들은, 최저의 생산원가 및 한정된 공간(footprint)하에서 더 좋은 기능들 및 성능을 요구하고 있으며 최소한의 두께 및 최소한의 무게를 요구하고 있다. 여러 제품들 중에서 가령, 호출기(pager), 휴대가능한 전화, 개인 컴퓨터와 같은 디바이스들에서는, 마운팅(mounting) 공간이 제한되거나 또는 마운팅 공간에 대한 수요가 많을 수도 있으며, 매우 큰 패키지 풋프린트(footprint)(x-y 차원)는 바람직하지 않다. 이러한 점으로 인해, 해당 산업에서는 개별 반도체 칩의 집적도를 향상시키고자 하며 또한, 집적도를 z-축으로 구현하고자 하는바, 즉, 칩들을 적층하거나 또는 다이 패키지들(die packages)을 적층하여 적층 패키지 어셈블리(stacked package assembly)(적층된 다중 패키지 모듈)를 형성하고자 한다.
이러한 적층 패키지 어셈블리들은, 최소한의 풋프린트와 두께를 갖는 어셈블리 내에서 매우 높은 정도의 통합된 기능이 제공될 필요가 있는 어플리케이션들에 적용되고 있다. 셀룰러 폰과 같은 휴대가능한 통신 디바이스들이, 이러한 어플리케이션의 일례가 될 수 있으며, 특히 이러한 통신 디바이스들은 이미지, 오디오 또는 비디오를 캡쳐하여 디스플레이하거나 또는 재생할 수 있는 능력들을 갖고 있다.
디바이스들에 통합되는 것이 바람직한 기능들의 일례들은 다음의 것들을 위한 디바이스들을 포함한다. 디지털 신호처리(DSP), ASIC, 그래픽(GPU)를 포함하는 다양한 프로세스들; 낸드 플래시, 노어 플래시, SRAM, DRAM, MRAM을 포함하는 다양한 메모리들; 메모리를 구비한 광학 센서를 포함하는 이미지 및 비디오 캡쳐; 프로세서 및 메모리를 구비한 미소-전자-기계-시스템(micro-electro-mechanical-systems : MEMS).
적층 패키지 어셈블리에서 패키지들 간의 z-상호연결은, 생산 가능성, 디자인 유연성 및 생산 원가의 측면에서 봤을 때, 매우 중대한(critical) 기술이다. 적층 패키지 어셈블리는, 칩들 및 패키지들을 적층하고, 와이어 본드(wire bonds), 솔더 볼(solder balls), 또는 플립 칩(flip chip) 상호연결을 이용하여 이들을 z 축 방향으로 전기적으로 상호연결함으로써, 칩들 및 패키지들을 집적할 수 있다.
적층된 패키지들은 많은 장점을 갖는다. 특히, 칩 유형 및 구성에 대해서 가장 효율적인 제 1 레벨 상호연결 기술(가령, 와이어 본딩 또는 플립 칩)을 사용하여, 각각의 다이 또는 둘 이상의 다이가 스택의 각 패키지 내에서 패키지될 수 있기 때문에, 성능을 극대화하고 비용을 최소화할 수 있다.
적층된 구성요소들(다이 또는 패키지들)을 전기적으로 테스트할 수 있는 것이 바람직한바, 따라서 구성요소가 만족할 만한 성능을 보여주지 않는다면, 패키지 들이 적층되기 전에 상기 구성요소를 제거할 수 있다. 이러한 점은 최종 적층 패키지 어셈블리의 수율을 최대화할 수 있다. 이러한 장점을 실제로 구현하기 위해서는, 상기 패키지들이 기존의 테스트 설비를 이용하여 테스트 가능하도록 구성되어야만 한다. 일반적으로, 패키지된 다이를 테스트하는 것은 개별 다이를 테스트하는 것보다 바람직한데, 이는 개별 다이를 테스트하는 경우에 다이 상의 배선 패드에 손상을 가할 수도 있기 때문이다.
어셈블리가 들어맞아야할 공간의 치수를, 제품의 제조자들이(특히, 휴대폰과 같은 이동통신 디바이스의 경우) 결정하는 경우가 종종 있다. 즉, 제품 제조자들은, 어셈블리가 특정한 기능들을 갖되, 소정의 사양(specification) 내에서 전체 풋프린트(길이 및 폭) 및 두께를 가져야만 함을 요구한다. 이러한 제한 사항들 하에서, 설계자들은 기능들을 위한 요구사항들을 만족시킬 수 있는 패키지들, 적층 디자인, 및 프로세스를 선택할 수 있어야만 하는바, 한정된 생산비용, 두께 및 풋프린트 한도하에서 선택할 수 있어야만 한다.
따라서, 기능을 설계하는 설계자에게 디자인 유연성을 제공할 수 있는 다중-패키지 적층 구조 및 적층 프로세스를 선택하는 것이 바람직하다. 특히나, 설계자는 구조 또는 프로세스를 재설계하지 않고도 다음의 사항들이 가능한 유연성을 가져야만 하는바, 예를 들면, 이용가능한 다양한 임의의 벤더들로부터 패키지들 또는 칩들을 선택 가능해야 하며, 구성요소의 가격을 최소화할 수 있어야 하며, 어셈블리 내에서 칩 또는 패키지 유형을 변경할 수 있어야 하며, 변경된 어셈블리에 대한 품질을 재평가해야만 하는 것을 회피할 수 있어야 하며, 서피스 마운트 어셈블리 플로어(surface mount assembly floor) 상의 최종 제품 단계에서 어셈블리 적층 프로세스를 완료할 수 있어야 하며, 제품의 구성이 가장 빠른 시간내에 시장의 요구에 부응할 수 있어야만 한다.
빠르게 변화하는 시장의 요구를 만족시킨다는 것은 쉽지 않은 일이다. 예를 들면, 휴대폰과 같은 소비자 제품을 설계하는데 일반적으로 소요되는 시간은, 시장이 변화하는데 소요되는 시간보다 더 긴 것이 전형적이다. 특정한 기능(예를 들면, 휴대폰에서의 웹 브라우징 기능)이 소비자 제품에 구비되는 것이 바람직하다는 인식이 해당 산업에서 생길 수도 있으며, 설계자는 그 기능을 어셈블리 안에 만들수도 있다. 이후, 비교적 짧은 시간 후에 시장에서의 상기 요구가 처음에 인식했던것 만큼은 아니라는 것이 명백해질 수도 있으며, 상기 기능을 제거하거나 또는 상기 기능을 선택 사양으로 해서 시장에 출시하는 것이 바람직할 수도 있다. 따라서, 변화에 기민하게 대응할 수 있도록 디바이스를 구성하는 것이 바람직하다. 즉, 전체 어셈블리를 재설계하지 않고도, 기능들을 추가 또는 제거가능하게 디바이스를 구성하는 것이 바람직하다.
또한, 바람직하게는, 이동 통신 디바이스들(가령, 휴대폰) 또는 컴퓨터들과 같은 제품들을 조립하기 위해서 해당 산업에서 채용된 서피스 마운트 어셈블리 방법(표면 실장 조립 방법)(surface mount assembly method)을 이용하여, 예를 들면, 메모리(플래시, SRAM, DRAM)와 같은 규격화된(off-the-shelf) 패키지 칩들을, 어셈블리 내의 다른 패키지들 위에 적층하는 것이 가능해야 한다. 제품에 대한 메모리의 유형은, 상이한 기능들에 대하여 달라질 수도 있다. 예를 들어, 휴대폰에서 이미지 캡쳐 기능이 요구되는 경우에는, 빠른 메모리(DRAM)를 필요로 할 수도 있다.
적층된 패키지 어셈블리들에 채용된 패키지들 및 제조 프로세스들은, 선택된 구조에 대해 선택된 프로세스를 사용하여, 패키지들의 물리적인 적층이 가능할 뿐만 아니라 이들 사이의 전기적 상호연결이 가능하도록 구성되어야만 한다.
적층된 다중 패키지 어셈블리들은 일반적으로 2개의 범주(category)에 속하는바, 하나는 패키지-온-패키지(Package on Package : PoP) 어셈블리 라고 지칭되며, 다른 하나는 패키지-인-패키지(Package in Package : PiP) 어셈블리 라고 지칭된다.
예를 들어, 2-스택 PoP 다중 패키지 모듈들에 관한 일례들은, 본 출원과 함께 출원 중인 미국출원(출원번호 10/681,572, 2003년 10월8일자로 출원)에 개시되어 있다. 일례에서, 제 1 패키지("바닥(bottom)" 패키지 라고 지칭됨)는 표준 BGA와 유사한바, 이는 BGA 기판(substrate)의 다이 접착면(die attach side)[상부면(upper side)]에 부착되어 있고 다이 접착면에 전기적으로 연결된 다이를 가지며, 다이 및 전기적인 연결을 커버하는 몰딩 캡을 제공하기 위해 캐비티 몰딩되지만, 기판의 상기 다이 접착면의 가장자리(marginal) 영역은 노출된 채로 남아있다. 상기 다이 접착면에 반대되는 상기 바닥 패키지 기판의 일면[하부 면(lower side) 또는 랜드 면(land side) 이라고도 함]은, 상기 모듈과 그 아래쪽에 위치한 회로들간의 제 2 레벨의 상호연결을 위해서 솔더 볼들과 함께 제공되는바, 상기 아래쪽에 위치한 회로는 가령, 마더보드(motherboard)가 될 수 있다. 제 2 패키지[탑(top) 패키지라고도 지칭됨]는 바닥 패키지 상에 적층되며, 또한 표준 BGA와 유사하다. 다만, 탑 패키지의 랜드 면 상에 제공되는 솔더 볼들이 탑 패키지 기판의 주변에 배치되고 따라서 이들 솔더 볼들이 바닥 패키지의 다이 접착면의 노출된 가장자리 영역에서의 상호연결 사이트들(sites) 위에 위치하고 있다는 점을 제외하면, 표준 BGA와 유사하다. 주변에 배치된 상기 볼들이 바닥 패키지의 주변에 위치한 상기 상호연결 사이트에 접촉하게 되고, 이후에 이들이 리플로우(reflow) 되면, 하부 BGA 의 몰드 캡에 간섭을 주지 않으면서, z-상호연결이 달성된다. 또한, 탑 패키지 다이 및 전기적 연결들은 캡슐화된다.
PoP 모듈에 적용된 z-상호연결의 유형은, 탑 및 바닥 패키지 기판들이 z-상호연결 볼들을 위해서 매칭(matching) 패드와 함께 설계되어야만 함을 요구한다. 만일, 패키지들 중 하나가, 상이한 패드 배치(상이한 사이즈 또는 상이한 길이)의 기판을 갖는 다른 패키지로 교체된다면, 이에 따라 상기 다른 패키지에 대한 기판은 재구성되어야만 한다. 이는 곧, 다중 패키지 모듈의 제조비용의 상승을 야기한다. PoP 구성에서, 탑 패키지와 바닥 패키지 사이의 거리는, 적어도 바닥 패키지의 캡슐 높이 정도는 되어야 하는바, 이는 0.25 mm 또는 그 이상일 수도 있으며, 일반적으로는 0.5 mm 에서 1.5 mm 사이의 범위에 있다. 이 거리는 다이의 갯수에 따라 좌우되며, 그리고 다이와 기판 간의 전기적 연결이 플립 칩에 의한 것이냐 또는 와이어 본드에 의한 것이냐에 따라 좌우된다. 예를 들어, 바닥 패키지에서 하나의 와이어로 본딩된 다이의 경우, 300㎛ 의 몰드캡(moldcap)은 전형적으로 75㎛ 두께의 다이를 수용할 수 있다. 따라서, z-상호연결 솔더 볼들은 충분히 큰 직경을 가져야 하는바, 이들 솔더 볼들이 리플로우되었을 때 솔더 볼들이 바닥 BGA 의 본딩 패드 와 양호한 접촉을 하여야 하며, 바닥 패키지 몰드캡의 위쪽 표면과 탑 패키지 기판의 랜드 면 사이에서는 접촉을 제공하지 않아야 한다. 즉, 솔더 볼의 직경은 캡슐 높이보다는 더 커야만 하는바, 리플로우 동안에 솔더 볼의 붕괴를 허용하고, 볼들과 기판 사이에서의 비-동일평면성(noncoplanarities)을 위한 허용오차(tolerance)를 감안한 정도만큼 더 커야만 한다. 붕괴된 볼들의 높이와 바닥 몰드캡 높이 사이의 전형적인 설계상의 차이(추가 여유 : additional clearance)는 약 25㎛ 이다. 예를 들어, 약 300㎛ 의 두께를 갖는 몰드캡의 경우, 300㎛ 보다 더 큰 z-상호연결 솔더 볼들이 적용되어야만 한다. 볼의 직경이 더 커질수록, 볼의 피치(pitch)가 더 커진다(예를 들어, 300㎛ 볼의 경우 약 0.65mm 정도의 피치). 이는 또한, 바닥 패키지 기판 주변의 이용가능한 공간에 들어맞을 수 있는 볼들의 갯수를 제한한다. 더 나아가, 주변에 배치된 솔더 볼들은, 바닥 BGA 가 표준 BGA 의 몰드캡보다 꽤나 더 커지도록 강요한다. 그리고 주변에 배치된 솔더 볼들은 전체 패키지 사이즈를 증가시킨다(볼 로우들(rows)의 갯수 및 볼 피치에 따라서 사이즈가 증가함). 표준 BGA에서, 보디 사이즈는 몰드캡 보다 약 2-3mm 정도까지 더 클 수 있다. 또한, PoP 구성에서의 탑 패키지는, 그것이 더 적은 배선들을 갖는 작은 칩을 포함하고 있는 경우일지라도, 바닥 패키지와 비견될 만한 사이즈를 갖도록 만들어져야만 한다. 볼 접착을 위한 더 넓은 공간을 제공하기 위해서(예를 들면, 볼 로우들(rows)을 추가함) 패키지 풋프린트를 증가시키는 것은, 특정 어플리케이션에 대한 사이즈 제한들을 초과할 수도 있으며, 와이어 본드가 더 길어지는 경우 및 더 넓어진 기판 영역을 수반하는 임의의 경우에서 있어서, 이들 모두는 이러한 구성요소들의 제조 경비 를 증가시킨다. 패키지들 사이에서의 상호 연결 배선의 갯수를 증가시키기는 것은, 탑 패키지 기판이 적어도 2개의 금속 층들(종종, 2개 보다 더 많은 금속 층들)을 가져야만 함을 요구하며, 이는 기판 내에서의 전기적 연결들을 더 쉽게 라우팅하기 위함이다. 몇몇 어플리케이션들의 경우, PoP 구성에서 바닥 패키지에 2개의 다이를 적층하는 것은 비현실적일 수도 있는바, 이는 바닥 몰드캡의 두께를 더욱 두껍게 하고, 앞서 설명된 바와같은 문제점들을 악화시키기 때문이다.
탑 및 바닥 패키지 기판들의 위쪽으로 향한 면들(upward-facing sides) 사이에서 와이어 본딩된 z-상호연결을 갖는 2-스택 PiP 모듈들에 대한 일례들이, 2003년 8월 2일자로 출원된 미국출원(출원번호 10/632,549), 및 2003년 10월 8일자로 출원된 미국출원(출원번호 10/681,572)에 개시되어 있다. PiP 구성에서, 탑 패키지는, 바닥 패키지와 동일한 방향으로 배향될 수도 있으며(즉, 양쪽 패키지 기판의 다이 접착면들이 동일한 방향으로 배향됨), 또는 탑 패키지는 바닥 패키지에 대해서 반대로 배향될 수도 있다(즉, 각각의 패키지 기판의 다이 접착면이 서로 마주보고 있음). 제 2 레벨 상호연결 솔더 볼들은 바닥 패키지 기판의 랜드 면 상에 제공되는바, 이는 아래쪽에 위치한 회로들(가령, 마더보드)과 상기 모듈을 연결하기 위함이다. 탑 패키지가 반대로 배향된 구성에서, z-상호연결 와이어 본드들은, 탑 패키지 기판의 랜드 면에서의 와이어 본드 사이트들(sites)을, 바닥 패키지 기판의 다이 접착면 상에서 주변에 배치된 와이어 본드 사이트들과 연결한다. 탑 및 바닥 패키지들이 동일한 방향으로 배향된 구성에서, z-상호연결 와이어 본드들은, 탑 패키지 기판의 다이 접착면의 주변에 배치된 와이어 본드 사이트들을, 바닥 패키지 기판의 다이 접착면의 주변에 배치된 와이어 본드 사이트들과 연결한다. 이러한 2개의 구성에서, 탑 패키지는 바닥 패키지보다 더 작아야 하는바(z-상호연결들을 갖는 각각의 마진에서, 적어도 0.5mm 만큼 더 좁거나 및/또는 더 짧음), 이는 와이어 본딩 공정의 편의를 위해서이다.
PoP 모듈 또는 PiP 모듈은, 탑 패키지 및 패키지들 사이의 와이어 본딩 상호연결들을 전체적으로 커버하는 오버몰딩(overmolding)에 의해 완료된다. 일단 상기 모듈이 오버몰딩되면, 추가 통합(further integration)은 하지 못한다. 즉, 설계자는, 제품 어셈블리 레벨, 즉, 서피스 마운트 어셈블리 플로어(surface mount assembly floor)에서 상기 어셈블리를 재구성할 수 있는 유연성을 갖지 못한다. 그리고, 원래의 장비 제조자는 비용 절감을 위해서, 다양한 공급자들로부터의 다양한 패키지들로부터의 취사선택(mix-and-match)을 할 수 없게 된다.
본 발명은 제 1 및 제 2 적층 패키지들을 갖는 적층된 패키지 어셈블리들에 관한 것이다. 각각의 패키지는, 패키지 기판의 다이 접착면(die attach side)에 부착되며, 패키지 기판의 다이 접착면과 전기적으로 연결된 적어도 하나의 다이를 포함한다. 각 기판의 일면(상기 다이 접착면과 반대쪽인 면)은, 기판의 "랜드" 면("land" side of the substrate)이라고 지칭될 수도 있다. 하나의 패키지는 다른 하나의 패키지에 대하여 반전되어 있다. 즉, 패키지 기판들의 다이 접착면들은 서로 마주보고 있으며, 각 기판의 상기 랜드 면들은 서로 마주보고 있지 않다. 패키지들간의 z-상호연결은, 제 1 및 제 2 패키지 기판들을 연결하는 와이어 본드들에 의해서 만들어진다.
본 발명에 따르면 일반적으로, 상기 어셈블리는, 어셈블리의 일측에서 제 2 패키지 기판이 노출되고 어셈블리의 타측에서 제 1 패키지 기판의 일부가 노출되도록 캡슐화되는바, 따라서, 제 2 레벨 상호연결 및 추가 구성요소들과의 상호연결이 만들어질 수도 있다.
본 발명의 일 양상에 따르면, 제 1 패키지는 매트릭스 몰딩(matrix mold)되며, 단일화된(singulated) 칩 스케일 패키지(Chip Scale Package : CSP)로 분리된다. 그리고 제 2 패키지는, 랜드 그리드 어레이(Land Grid Array : LGA) 패키지이며, 이는 캐비티 몰딩될 수도 있다. 적층된 패키지들 사이의 z-상호연결은, CSP의 랜드 면의 가장자리 영역(marginal area)에서의 와이어 본드 사이트들과 LGA 의 다이 접착면의 가장자리 영역(marginal area)에서 주변에 위치한 와이어 본드 사이트들을, 연결하는 와이어 본드에 의해 수행된다. 본 발명의 몇몇 실시예에서는, LGA 기판 상의 다이 위로 별도의 몰딩이 수행되지 않는다. 본 발명의 몇몇 실시예에서는, 상기 LGA 패키지는 몰딩되며, 이러한 실시예에서 LGA 패키지 몰드캡은 다이 및 전기적 배선들을 커버하지만, 기판의 다이 접착면의 가장자리 영역은 몰딩되지 않은 상태로 남겨둔다. LGA 기판은 CSP 패키지 기판보다 더 크며(예를 들어, 더 넓거나 또는 더 길거나 또는 더 넓고 더 길다), 이는 와이어 본드들의 스팬(span)을 용이하게 하기 위함이다. 어셈블리에 대한 캡슐화는 LGA 기판의 다이 접착면의 가장자리 영역을 커버하며, z-상호연결 와이어 본드들 및 와이어 루프들, CSP의 에지들 그리고 CSP 의 랜드 면 상에서의 가장자리 영역을 둘러싼다. 따라서, LGA 기판의 랜드 면 및 상기 가장자리 영역내에 위치한 CSP 기판의 랜드 면의 소정 영역은 둘다 모두 노출된 채로 남는다.
본 발명의 일실시예에서 상기 CSP 는 적층 다이(stacked die) CSP 이며, 본 발명의 일실시예에서 상기 LGA 는 적층 다이 LGA 이다. 본 발명의 일실시예에서, CSP 내의 상기 다이는 와이어 본딩에 의해 CSP 기판과 상호연결되며, 또는 CSP 내의 상기 다이는 플립 칩 상호연결에 의해서 CSP 기판과 상호연결된다. 본 발명의 일실시예에서, LGA 내의 상기 다이는 와이어 본딩에 의해 LGA 기판과 상호연결되며, 또는 LGA 내의 상기 다이는 플립 칩 상호연결에 의해서 LGA 기판과 상호연결된다.
본 발명의 일 양상에 따르면, 어셈블리의 CSP 측(CSP side of the assembly)은 제 2 레벨 상호연결이 형성되는 측(second level interconnection side)이다. 즉, 아래쪽에 위치한 회로들(underlying circuitry)(가령, 마더보드)로 연결되는, 어셈블리의 제 2 레벨 상호연결은, CSP 기판의 랜드 면 상의 노출된 영역에서의 솔더 볼들(혹은 다른 전기적 접속 수단)에 의해 수행된다. 따라서, LGA 기판의 노출된 랜드 면은, 추가 구성요소들과의 상호연결을 위해 이용가능하며, 상기 추가 구성요소들은 어셈블리 위로 적층될 수도 있다. 본 발명의 또 다른 양상에 따르면, 적층된 패키지 어셈블리는, 어셈블리의 일측에서 LGA 패키지 기판을 노출시키고 어셈블리의 타측에서 CSP 패키지 기판의 일부를 노출시키는 것을 특징으로 하며, CSP 패키지 기판의 노출된 일부에 형성된 제 2 레벨 상호연결과, 노출된 LGA 패키지 기판에서의 하나 이상의 추가 구성요소들과의 상호연결을 포함하는 것을 특징으로 한다. 본 발명의 몇몇 실시예에 따르면, 상기 추가 구성요소들은, 다음의 것들 중 하나 이상을 포함한다. 적층 다이 BGA 일 수도 있는 볼 그리드 어레이(Ball Grid Array : BGA) 패키지, 또는 적층 다이 LGA 일수도 있는 추가 LGA, 또는 적층 다이 쿼드 플랫 패키지(stacked die quad flat package : SD QFP)일 수도 있는 쿼드 플랫 패키지(QFP), 또는 쿼드 플랫 논리디드(nonleaded)(QFN) 패키지 또는 적층 다이 쿼드 플랫 패키지(SD QFN)일 수도 있는 리드 프레임 칩 스케일 패키지(LFCSP), 또는 오버몰딩될 수도 있는 와이어 본딩된 다이(또는 와이어 본딩된 다이의 스택), 또는 플립칩 다이 또는 광학 센서 패키지, 또는 미소-전자-기계-센서(MEMS) 패키지. 그리고 상기 추가 구성요소들은 하나 이상의 수동(passive) 디바이스들을 부가적으로 포함할 수도 있다. 몇몇 실시예들에서, 열 분산기(heat spreader)가, LGA 패키지의 노출된 랜드 면 위에 마운트될 수도 있다.
본 발명의 다른 양상에 따르면, 어셈블리의 LGA 사이드(LGA side of the assembly)는 제 2 레벨 상호연결 사이드(second level interconnection side)이다. 즉, 하부에 위치한 회로들(가령, 마더보드)로 연결되는, 어셈블리의 제 2 레벨 상호연결은, LGA 기판의 랜드 면 상의 노출된 영역에서의 솔더 볼들(혹은 다른 전기적 접속 수단)에 의해 수행된다. 따라서, CSP 기판의 노출된 랜드 면은, 추가 구성요소들과의 상호연결을 위해 이용가능하며, 상기 추가 구성요소들은 어셈블리 위로 적층될 수도 있다. 본 발명의 또 다른 양상에 따르면, 적층된 패키지 어셈블리는, 어셈블리의 일측에서 LGA 패키지 기판을 노출시키고 어셈블리의 타측에서 CSP 패키지 기판의 일부를 노출시키는 것을 특징으로 하며, 노출된 LGA 패키지 기판의 일부에서 형성된 제 2 레벨 상호연결과, 노출된 CSP 패키지 기판에서 하나 이상의 추가 구성요소들과의 상호연결을 포함하는 것을 특징으로 한다. 본 발명의 몇몇 실시예에 따르면, 상기 추가 구성요소들은, 다음의 것들 중 하나 이상을 포함한다. 적층 다이 BGA일 수도 있는 볼 그리드 어레이(Ball Grid Array : BGA) 패키지, 또는 적층 다이 LGA 일수도 있는 추가 LGA, 또는 적층 다이 쿼드 플랫 패키지(stacked die quad flat package : SD QFP)일 수도 있는 쿼드 플랫 패키지(QFP), 또는 쿼드 플랫 논리디드(nonleaded)(QFN) 패키지 또는 적층 다이 쿼드 플랫 패키지(SD QFN)일 수도 있는 리드 프레임 칩 스케일 패키지(LFCSP), 또는 오버몰딩될 수도 있는 와이어 본딩된 다이(또는 와이어 본딩된 다이의 스택), 또는 플립칩 다이, 또는 광학 센서 패키지, 또는 미소-전자-기계-센서(MEMS) 패키지. 그리고 상기 추가 구성요소들은 하나 이상의 수동(passive) 디바이스들을 부가적으로 포함할 수도 있다. 몇몇 실시예들에서, 열 분산기(heat spreader)가, LGA 패키지의 노출된 랜드 면 위에 마운트될 수도 있다.
본 발명의 다른 양상에 따르면, 적층된 패키지 어셈블리를 만드는 방법이 제공되며, 상기 방법은 다음의 단계를 포함하여 이루어진다. 즉, 바람직하게는 "양호"한 것으로(일반적으로 캐비티 몰딩된 LGA 패키지들의 어레이 또는 스트립에서) 테스트된, 캐비티 몰딩된 LGA 패키지를 제공하는 단계; "양호"한 LGA 패키지의 몰드캡의 표면에 접착제를 도포하는 단계; 바람직하게는 "양호" 한 것으로 테스트된 단일화된(singulated) CSP를 제공하는 단계; 상기 "양호"한 CSP를 반전시키고, 상기 반전된 CSP를 상기 LGA 몰드캡 상의 접착제 위에 위치시키는 단계; 상기 접착제를 큐어링하는 단계; 플라즈마 세정을 수행하는 단계; 상기 LGA의 다이 접착면과 상기 CSP의 랜드 면 사이에서 z-상호연결을 형성하도록 와이어 본딩하는 단계; 플라즈마 세정을 수행하는 단계; LGA의 다이 접착면, z-상호연결하는 와이어 본드들 및 와이어 루프들, CSP의 에지들, 및 상기 CSP의 랜드 면 상의 가장자리 영역을 둘러싸도록, 그리고 LGA 기판의 랜드 면과 가장자리 영역 안쪽에 위치한 CSP 기판의 랜드 면의 소정영역을 노출된 채로 남기도록, 몰딩을 수행하는 단계; CSP 기판의 상기 노출된 소정영역 상의 사이트들에 제 2 레벨 상호연결 솔더 볼들을 접착하는 단계; 및 (LGA 패키지가 스트립 또는 어레이로 제공되는 경우) 유닛 어셈블리를 완수하도록 소우 단일화(saw singulated)를 수행하는 단계를 포함한다.
몇몇 실시예들에서, 상기 방법은 LGA 기판의 노출된 랜드 면에 추가 구성요소들을 부착하고 전기적으로 연결시키는 단계를 더 포함한다. 상기 추가 구성요소 또는 구성요소들은 상기 어셈블리 상에 마운트될 수도 있는바, 이는 적층된 패키지 어셈블리 제조에서의 후속 단계로서 수행된다. 또는 상기 추가 구성요소 또는 구성요소들은 상기 어셈블리 상에 마운트될 수도 있는바, 이는 최종 제품 어셈블리 플로어에서 수행된다.
본 발명의 다른 양상에 따르면, 적층된 패키지 어셈블리를 만드는 방법이 제공되는바, 상기 방법은 다음의 단계를 포함하여 이루어진다. 즉, 바람직하게는 "양호"한 것으로(일반적으로 캐비티 몰딩된 LGA 패키지들의 어레이 또는 스트립에서) 테스트된, 캐비티 몰딩된 LGA 패키지를 제공하는 단계; "양호"한 LGA 패키지의 몰드캡의 표면에 접착제를 도포하는 단계; 바람직하게는 "양호" 한 것으로 테스트된 단일화된(singulated) CSP를 제공하는 단계; 상기 "양호"한 CSP를 반전시키고, 상기 반전된 CSP를 상기 LGA 몰드캡 상의 접착제 위에 위치시키는 단계; 상기 접착제를 큐어링하는 단계; 플라즈마 세정을 수행하는 단계; 상기 LGA 의 다이 접착면과 상기 CSP 의 랜드 면 사이에서 z-상호연결을 형성하도록 와이어 본딩하는 단계; 플라즈마 세정을 수행하는 단계; LGA 의 다이 접착면, z-상호연결하는 와이어 본드들 및 와이어 루프들, CSP 의 에지들, 상기 CSP 의 랜드 면 상의 가장자리 영역을 둘러싸도록하며, LGA 기판의 랜드 면과 상기 가장자리 영역 안쪽에 위치한 CSP 기판의 랜드 면의 소정영역을 노출된 채로 남기도록, 몰딩을 수행하는 단계; LGA 기판의 상기 노출된 랜드 면 상의 사이트들에 제 2 레벨 상호연결 솔더 볼들을 접착하는 단계; 및 (LGA 패키지가 스트립 또는 어레이로 제공되는 경우) 유닛 어셈블리를 완수하도록 소우(saw) 단일화를 수행하는 단계를 포함한다.
몇몇 실시예들에서, 상기 방법은 CSP 기판의 노출된 소정영역에 추가 구성요소들을 부착하고 전기적으로 연결시키는 단계를 더 포함한다. 상기 추가 구성요소 또는 구성요소들은 상기 어셈블리 상에 마운트될 수도 있는바, 이는 적층된 패키지 어셈블리 제조에서의 후속 단계로서 수행된다. 또는 상기 추가 구성요소 또는 구성요소들은 상기 어셈블리 상에 마운트될 수도 있는바, 이는 최종 제품 어셈블리 플로어에서 수행된다.
본 발명의 또 다른 양상에 따르면, 적층된 패키지 어셈블리를 만드는 방법이 제공되는바, 상기 방법은 다음의 단계를 포함하여 이루어진다. 즉, LGA 기판을 제공하는 단계; 상기 LGA 기판의 다이 접착면 상에 다이를 마운트하고 전기적으로 연결하는 단계(통상적으로 LGA 기판들의 어레이 또는 스트립에서); LGA 기판의 상기 다이 위에 접착제를 도포하는 단계; 바람직하게는 "양호" 한 것으로 테스트된 단일화된(singulated) CSP를 제공하는 단계; 상기 "양호"한 CSP를 반전시키고, 상기 반전된 CSP를 상기 LGA 기판의 상기 다이 상의 접착제 위에 위치시키는 단계; 상기 접착제를 큐어링하는 단계; 플라즈마 세정을 수행하는 단계; 상기 LGA 의 다이 접착면과 상기 CSP 의 랜드 면 사이에서 z-상호연결을 형성하도록 와이어 본딩하는 단계; 플라즈마 세정을 수행하는 단계; LGA 의 다이 접착면, z-상호연결하는 와이어 본드들 및 와이어 루프들, CSP 의 에지들, 상기 CSP 의 랜드 면 상의 가장자리 영역을 둘러싸도록, 몰딩을 수행하는 단계; LGA 기판의 랜드 면을 노출된 채로 남기고 상기 가장자리 영역내에 위치한 CSP 기판의 랜드 면의 일 영역을 노출된 채로 남기는 단계; LGA 기판의 상기 노출된 랜드 면 상의 사이트들에 제 2 레벨 상호연결 솔더 볼들을 접착하는 단계; 및 (LGA 패키지가 스트립 또는 어레이로 제공되는 경우) 유닛 어셈블리를 완수하도록 소우 단일화(saw singulated) 을 수행하는 단계를 포함한다. 다이의 활성면(active side)은 LGA 기판의 다이 접착면을 마주보고 있으며, 다이의 이면(backside)은 LGA 기판과 마주보고 있지 않은 것과 같은 플립 칩 방식에 의해서, LGA 기판 상의 상기 다이가 LGA 기판 위로 마운트되는 실시예들에 있어서, 상기 접착제는 다이의 상기 이면에 직접 도포될 수도 있다. 다이의 활성면이 LGA 기판과 마주보고 있지 않은 방식으로 상기 다이가 LGA 기판 위에 마운트되고, LGA 기판과 다이 사이의 전기적 연결이 와이어 본딩에 의한 것인 실시예들은, 상기 다이 활성면 상의 접착제 위에 스페이서를 마운팅시키는 것 및 상기 스페이서 위에 추가 접착제를 도포하는 것을 포함할 수도 있는바, 따라서 상기 반전된 CSP 는, 상기 스페이서 위의 상기 추가 접착제 상에 위치된다. 여기서, 상기 스페이서는 다이와 CSP 사이에서 격리(standoff)를 제공하며, 이에 따라 상기 CSP가 와이어 루프에 영향을 미치지 않는다.
몇몇 실시예들에서, 상기 방법은 CSP 기판의 노출된 영역에서 추가 구성요소들을 부착하고 전기적으로 연결시키는 단계를 더 포함한다. 상기 추가 구성요소 또는 구성요소들은 상기 어셈블리 상에 마운트될 수도 있는바, 이는 적층된 패키지 어셈블리 제조에서의 후속 단계로서 수행된다. 또는 상기 추가 구성요소 또는 구성요소들은 상기 어셈블리 상에 마운트될 수도 있는바, 이는 최종 제품 어셈블리 플로어에서 수행된다.
본 발명에 따른 적층된 패키지 어셈블리에서, 어셈블리 스택 내의 제 2 패키지는 임의의 다양한 LGA 패키지들을 포함할 수 있다. 상기 어셈블리는 와이어 본딩된 및/또는 플립 칩 패키지들을 포함할 수 있다. 상기 어셈블리는, 상기 어셈블리 내부 또는 어셈블리 상에 있는 하나 이상의 열 분산기들(heat spreaders)에 의해 가능한 향상된 온도 특징(thermal enhancement feature)을 포함할 수 있다. 상기 어셈블리는, 패키지 내에서 하나 이상의 다이들을 적층시키거나 또는 나란히 있게 하는 BGA 및/또는 LGA 를 하나 이상 포함할 수 있다. 상기 어셈블리는 하나 이상의 패키지들을 위한 전자기 쉴드를 포함할 수 있다. 그리고, 패키지들의 주변 영역 상에서의 본딩이 가능하도록 z-상호연결 패드들이 만들어진다면, 상기 어셈블리는 임의의 기판, 라미네이트(laminate) 또는 빌드-업(build-up) 또는 유연한(flexible) 또는 세라믹(ceramic)을 포함할 수 있다.
본 발명에 따르면, 매우 우수한 생산성, 매우 높은 설계 유연성, 및 낮은 생산비용의 장점이 있으며, 낮은 프로파일(profile)과 작은 풋프린트를 적층된 스택 패키지 모듈을 생산가능하다.
CSP 및 LGA 는 해당 산업분야에서 표준이 되는 것들이며, 가장 낮은 생산 비용과 가장 넓은 이용가능성을 제공한다. 이러한 것은, 적층될 패키지들을 선택하는데 있어서 상당한 유연성을 제공하며, 따라서, 어셈블리 내로 통합될 수 있는 기능들의 종류에 있어서도 상당한 유연성을 제공한다.
싱글 와이어 본딩된 전형적인 다이 CSP 는 0.8mm 의 두께를 가지며, LGA 두께는 0.36mm 이다. 본 발명에 따라서, CSP 의 탑(top) 위에 반전된 LGA 를 적층하는 것은, 10-50 마이크론 범위의 완료된 두께를 갖는 접착제를 사용하여 완수될 수 있다. 이러한 구조는, PoP 에 비하여 동일하거나 또는 더 낮은 프로파일의 적층된 패키지 어셈블리를 제공한다. 본 발명에 따른 어셈블리의 풋프린트는, 스택의 최대 칩 사이즈에 의해 결정된다. LGA 에 대한 전형적인 최소 풋프린트는 다이 사이즈 보다 1.7mm 크다. 와이어 본드 z-상호연결은 일반적으로, 바닥(bottom) CSP가 LGA 에 비해 약 0.5mm 에서 1.0mm 정도 더 작을 것을 요구하는바, 이는 기판 금속 에지들로의 단락(shorting) 없이 와이어들을 수용하기 위함이다. 만일, 선택된 바닥 CSP 패키지가 탑 LGA 패키지보다 상당히 더 작다면, 와이어 본딩은 적어도 8mm 또는 그 이상의 사이즈 차이들을 수용할 수 있다. 따라서, 이러한 점은 소정의 선택된 CSP에 대해서, 상기 선택된 CSP 보다 상당히 더 큰 풋프린트를 갖는 탑 LGA를 선택할 수 있게 한다. 이는 설계자에게 상당한 유연성을 제공한다.
본 발명에 따른 적층된 패키지 어셈블리는, 컴퓨터들, 통신 장비들, 그리고 소비자용 및 산업용 전자 기기들을 제조하는데 이용될 수 있다.
도1은 본 발명의 일 양상에 따른 적층된 패키지 어셈블리에 대한 일실시예의 단면을 도시한 도면이다.
도2는 본 발명의 다른 양상에 따른 적층된 패키지 어셈블리에 대한 일실시예의 단면을 도시한 도면이다.
도3은 본 발명의 다른 양상에 따른 적층된 패키지 어셈블리에 대한 일실시예의 단면을 도시한 도면이다.
도4는 본 발명의 다른 양상에 따른 적층된 패키지 어셈블리에 대한 일실시예의 단면을 도시한 도면이다.
도5A는 도3에 도시된 바와같은 본 발명의 일실시예에서 사용되기에 적절한 장치에서, 본 발명의 일실시예에 따른 CSP 기판의 랜드 면을 도시한 평면도이다.
도5B는 도3에 도시된 바와같은 본 발명의 일실시예에서 사용되기에 적절한 장치에서, 본 발명의 일실시예에 따른 CSP 기판의, 다이가 접착된 다이 접착면을 도시한 평면도이다.
도6A는 도3에 도시된 바와같은 본 발명의 일실시예에서 사용되기에 적절한 장치에서, 본 발명의 일실시예에 따른 LGA 기판의 랜드 면을 도시한 평면도이다.
도6B는 도3에 도시된 바와같은 본 발명의 일실시예에서 사용되기에 적절한 장치에서, 본 발명의 일실시예에 따른 LGA 기판의, 다이가 접착된 다이 접착면을 도시한 평면도이다.
도7A 내지 도7B는, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 이들 각각은 도3에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된 BGA 를 포함하고 있다.
도8A 내지 도8B는, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 이들 각각은 도3에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된 LGA 를 포함하고 있다.
도9는, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도3에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된 SD QFP 를 포함하고 있다.
도10은, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도3에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된 SD QFN/LFCSP 를 포함하고 있다.
도11은, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도3에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된, 와이어 본딩된 다이를 포함하고 있다.
도12는, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도3에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된, 플립 칩 다이를 포함하고 있다.
도13은, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도3에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적 층된, 광학 센서 패키지를 포함하고 있다.
도14는, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도3에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된, 열 분산기를 포함하고 있다.
도15는, 도3에 도시된 바와같은 본 발명의 일실시예에 따른 적층된 패키지 어셈블리를 제조하기 위한 공정의 단계들을 도시한 도면이다.
도16은, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도4에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된, BGA 를 포함하고 있다.
도17은, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도4에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 마운트된 플립 칩 다이를 포함하고 있다.
도18은, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도4에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 마운트된 수동 디바이스들을 포함하고 있다.
도19는, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도4에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된 SD QFP 를 포함하고 있다.
도20은, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도4에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적 층된, 와이어 본딩된 다이를 포함하고 있다.
도21은, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도4에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된, SD QFN/LFCSP 를 포함하고 있다.
도22는, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도4에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된, 광학 센서 패키지를 포함하고 있다.
도23은, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도4에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 마운트된, 광학 센서 다이를 포함하고 있다.
도24는, 본 발명의 다른 실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도4에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 마운트된, 광학 센서 다이를 포함하고 있다.
도25는, 본 발명의 다른 양상에 따른 적층된 패키지 어셈블리에 대한 단면을 도시한 도면이다.
도26은, 본 발명의 일실시예에 따른 적층된 패키지 어셈블리의 단면을 도시한 도면으로, 도23에 도시된 바와같은 본 발명의 일실시예에 따른 어셈블리 위에 적층된, BGA 를 포함하고 있다.
도27은, 도25에 도시된 바와같은 본 발명의 일실시예에 따른 적층된 패키지 어셈블리를 제조하기 위한 공정의 단계들을 도시한 도면이다.
도28은, 도4에 도시된 바와같은 본 발명의 일실시예에 따른 적층된 패키지 어셈블리를 제조하기 위한 공정의 단계들을 도시한 도면이다.
이제, 본 발명은, 본 발명의 대안적인 실시예들을 예시하고 있는 도면들을 참조하여, 좀더 상세히 설명될 것이다. 상기 도면들은 도식적인 것들이며, 본 발명의 특질들을 도시하고 있으며, 다른 특질 및 구조들과의 관계를 도시한 것으로, 축적대로 그려진 것은 아니다. 표현의 간결함을 향상시키기 위해서, 본 발명의 실시예들을 예시하고 있는 도면들에서, 다른 도면들에서 도시된 구성요소들에 대응하고 있는 구성요소들은, 비록 이들이 모든 도면들에서 쉽게 식별가능하지만은, 모두가 다시한번 라벨링된 것은 아니다.
본 명세서 곳곳에서, 방향과 관련된 용어들, 가령, 수평(horizontal), 수직(vertical), 상에(on), 위로(over), 아래에(under), 위에(above), 밑에(below), 탑(top), 바닥(bottom), 상부(upper), 하부(lower) 등등은, 도면들에서 도시된 특질들의 상대적인 방향에 관하여 사용될 수도 있다. 이해되는 바와같이, 본 발명에 따른 다양한 어셈블리들은 사용중 또는 공정 도중에 임의의 방향을 유지할 수도 있다.
상기에서와 같이 및 하기한 바와같이, 본 명세서에서 참조된 모든 특허들 및 모든 특허출원들은 참조로서 본 명세서에 통합된다.
이제, 도1을 참조하면, 본 발명의 일 양상에 따른 적층된 패키지 어셈블리에 대한 일실시예의 단면이 참조번호 1 로서 도시되어 있는바, 상기 적층된 패키지 어 셈블리는 적층된 제 1 패키지(도1에서 "바닥") 및 제 2 패키지(도1에서 "탑")를 포함하고 있으며, 제 2 패키지는 반전되어 있고, 적층된 패키지들은 와이어 본딩에 의해 상호연결된다. 도1에 도시된 실시예에서, 제 1 패키지(100)는 통상적인 칩 스케일 패키지(CSP)이다. 따라서, 이러한 실시예에서, 상기 제 1 패키지(100)는 제 1 패키지 기판(112) 상에 접착된 다이(114)를 포함하고 있으며, 상기 제 1 패키지 기판(112)은 적어도 하나의 금속층(삽입자(interposer)라고 지칭되기도 한다)을 갖는다. 임의의 다양한 타입들의 기판들이 사용될 수도 있는바, 예를 들면, 2-6 금속층들을 갖는 라미네이트(laminate), 또는 4-8 금속층들을 갖는 빌드업(buildup) 기판, 또는 1-2 금속층들을 갖는 유연성 있는 폴리이미드(polyimide) 테이프, 또는 세라믹 다중층 기판을 포함하는 다양한 기판들이 사용될 수도 있다. 도1에서 일례로서 도시된 제 1 패키지 기판(112)은 2개의 금속층들(121, 123)을 가지며, 이들 금속층들은 적절한 회로를 제공하도록 패터닝되어 있으며, 비아들(122)을 통해 연결된다. 통상적으로 상기 다이는, 다이 접착 에폭시라고 불리우는 접착제(113)를 이용하여 기판의 표면에 접착되며, 도1의 구성에서 다이가 접착되는 기판 면(즉, 다이 접착면)은 "상부" 면(upper side) 이라고도 한다. 그리고 상기 상부면 상의 금속층은 "상부(upper)" 금속층이라고 지칭될 수도 있다. 하지만, 상기 다이 접착면은 사용시에 있어서 임의의 특정방향을 가질 필요는 없다.
도1의 제 1 CSP 패키지에서, 다이는, 기판의 상부 금속층 상에 있는 와이어 본드 사이트들에 와이어 본딩되어 전기적 연결을 형성한다. 다이(114) 및 와이어 본드들(116)은, 몰딩 화합물(compound)을 이용한 매트릭스 몰딩 및 소우 단일화에 의해 캡슐화되는바, 이는 대기(ambient)로부터 보호를 제공하고 기계적 스트레스로부터 보호를 제공하여 취급을 용이하게 하도록 하며, 그 위에 제 2 패키지가 적층될 수 있는 제 1 패키지 상부 표면(129)을 제공한다. 본딩 패드들(119)은 기판(112)의 하부 금속층(123) 상에 제공되는바, 이는 어셈블리를 아래쪽에 위치한 회로들(가령, 마더보드)에 상호연결하기 위함이다. 전기적 연결을 위해서 솔더 마스크들(115, 127)은 금속층들(121, 123) 위에서 패터닝되어 아래에 있는 금속이 본딩 사이트들에서 노출되는바, 상기 본딩 사이트들은 예를 들면, 와이어 본드들(116) 및 솔더 볼들을 본딩하기 위한 와이어 본드 사이트들 및 본딩 패드들이다.
도1에 도시된 실시예에서, 제 2 패키지(10)는 캐비티 몰딩되어 있으며 펀치 단일화된(punch singulated) 랜드 그리드 어레이(LGA) 패키지이다. 특히, 이러한 실시예에서, 제 2 패키지(10)는, 적어도 하나의 금속층을 갖는 제 2 패키지 기판(12)에 접착된 다이(14)를 포함하고 있다. 임의의 다양한 기판 타입들이 사용될 수도 있다. 도1에서 일례로서 도시된 제 2 패키지 기판은 2개의 금속층들(21, 23)을 갖고 있으며, 이들 각각의 금속층들은 적절한 회로를 제공하기 위해서 패터닝되며 비아(22)를 통해 연결된다. 통상적으로 상기 다이는, 다이 접착 에폭시라고 불리우는 접착제(13)를 이용하여 기판의 다이 접착 표면에 접착된다. 본 발명에 따르면, 제 2 패키지는 제 1 패키지에 대하여 반전되어 있는바 즉, 제 2 패키지는 제 2 패키지 기판의 다이 접착면이 제 1 패키지 기판의 다이 접착면과 마주 보도록 배향되며, 제 2 패키지의 랜드 면이 제 1 패키지의 랜드 면과 마주 보고 있지 않도록 배향된다. 상기 제 2 LGA 패키지(도1에서 상부 패키지)는 어셈블리 내에서 반전되어 있기 때문에, 비유적으로 말하면 거꾸로 뒤집혀 있으며(upside-down or downside-up), 제 2 (LGA) 패키지의 다이 접착면(통상적으로 LGA 기판의 상부 표면 또는 상부면이라고 지칭되는)은, 본 명세서에서 반전된 LGA의 아래쪽을 향한 면 또는 하향 면(downward or downward facing side)이라고 호칭될 수도 있다. 그리고, LGA 기판의 반대쪽 면(또는 랜드 면)은, 통상적으로 하부 표면 또는 하부면이라고 지칭되며, 본 명세서에서 반전된 LGA의 위쪽을 향한 면 또는 상향 면(upward or upward facing side)이라고 호칭될 수도 있다.
예를 들어 도1의 구성에서, 그 위에 다이가 접착되는 제 2 패키지 기판의 일 면(다이 접착면)은, 제 1 패키지를 향해 있으며, 따라서, 다이가 부착되는 제 2 패키지의 "상부(upper)" 표면은, 본 명세서에서 제 2 패키지의 "하향(downward facing)" 표면이라고 지칭된다. 상기 어셈블리는 사용시에 있어서, 임의의 특정 방향을 가질 필요는 없다는 점을 다시 한번 유의해야 한다. 즉, 본 발명에 따라서, 제 2 패키지가 어셈블리 내에서 일단 반전되면, 설명을 위한 목적으로, 상부(upper) 금속층(21)을 갖는 제 2 패키지 기판의 표면은, "하향(downward facing)" 이라고 기술되며, 하부(lower) 금속층(23)을 갖는 제 2 패키지 기판의 표면은, "상향(upward facing side)" 이라고 기술된다.
도1의 실시예의 제 2 (LGA) 패키지(10)에서, 상기 다이는 LGA 패키지 기판의 상부 금속층(21) 상의 와이어 본드 사이트들로 와이어 본딩되어, 전기적 연결을 형성한다. 다이(14) 및 와이어 본드들(16)은, 몰드캡(17)을 형성하는 몰딩 화합물로 캡슐화된다. 상기 몰드캡(17)은 대기와 기계적 스트레스로부터의 보호를 제공하여취급을 용이하게 하며, 몰드캡은 상부표면(19)을 갖는다. 제 2 패키지(10)는 반전되어 있으며(따라서, 표면(19)는 아래쪽을 향하고 있다), 그리고 제 1 패키지(100) 위에 적층되어 있으며, 접착제(13)를 이용하여 제 1 패키지(100)에 부착되어 있다. 전기적 연결을 위해서 솔더 마스크들(15, 27)은 금속층들(21, 23) 위에서 패터닝되어 아래에 있는 금속이 본딩 사이트들에서 노출되는바, 상기 본딩 사이트들은 예를 들면, 와이어 본드들(16)을 본딩하기 위한 와이어 본드 사이트들이다.
반전되어 적층된 제 2 패키지(10) 및 제 1 패키지(100) 사이의 z-상호연결은 와이어 본드들(118)에 의해 수행되며 와이어 본드(118)는, 제 2 패키지 기판의 아래쪽을 향하고 있는 금속층(상부 금속층 21) 상의 트레이스들(traces)과 제 1 패키지 기판의 하부 금속층(123) 상의 트레이스들을 서로 연결한다. 각각의 와이어 본드(118)의 일측 말단은, 제 2 패키지 기판(12)의 상부 금속층(21) 상의 패드들의 아래쪽을 향하고 있는 표면들에 연결되며, 각각의 와이어 본드(118)의 타측 말단은, 제 1 패키지 기판(112)의 하부 금속층(123) 상의 패드들의 하부면들에 연결된다. 상기 와이어 본드들은 해당 기술분야에서 공지된 임의의 와이어 본딩 기술을 이용하여 형성될 수도 있는바, 예를 들면, US 5,226,582에 개시된 바와같은 기술을 이용할 수도 있으며, 상기 미국특허는 참조로서 본 명세서에 통합된다. 패키지와 패키지를(package-to-package) z-상호연결하는 와이어 본드들은, 도1에서 일례로서 도시되었다. 상기 패키지와 패키지를(package-to-package) z-상호연결하는 와이어 본드들은, 반전된 제 2 기판의 하부 금속층 상의 패드의 상부면 상에 비드(bead) 또는 범프(bump)를 형성하고, 이후 제 1 기판의 하부 금속층 상의 패드쪽으로 와이어를 잡아 당기고, 이곳에 와이어를 녹여붙임(fusing)으로써, 형성되었다. 당업자에게 이해되는 바와같이, 상기 와이어 본드들은 반대되는 방향으로 만들어질 수도 있는바, 즉, 제 1 기판의 하부 금속층 상의 패드의 하부면 상에 비드(bead) 또는 범프(bump)를 형성하고, 이후 제 2 기판의 상부 금속층 상의 패드쪽으로 와이어를 잡아 당기고, 이곳에 와이어를 녹여붙임(fusing)으로써, 형성될 수도 있다. 당업자들에게 이해되는 바와같이, 패키지와 패키지간의 z-상호연결을 위해서 와이어 본딩을 선택하는 전략은, 적층된 기판들의 가장자리(margin)의 기하학적 배치 및 이들 상의 본딩 표면들의 기하학적 배치에 따라 결정될 것이다. 또한, 당업자들에게 이해되는 바와같이 통상적인 와이어 본딩 장비에서는, 와이어 본딩 캐필러리(capillary)가, 본딩 패드들(위쪽을 보도록 배향된)에 하향 방식으로 맞부딪치고 있다. 따라서, 본 발명에 따른 어셈블리는, 적어도 와이어 본딩 공정에서는 반전될 것이다.
앞서 지적된 바와같이, 도1에 도시된 실시예에서, 제 2 (LGA) 패키지는 몰드캡을 제공하기 위해 캐비티 몰딩되지만, 제 2 패키지 기판의 다이 접착면의 주변 영역은 남겨놓은 채로 캐비티 몰딩되며, 이 영역 상에서는 와이어 본드들(118)을 위해서 본딩 패드들이 노출된다. 이후, 전형적으로 펀치-단일화 또는 소우-단일화 된다(punch-singulated or saw-singulated).
다른 한편으로, 상기 제 1 패키지는 매트릭스 몰딩되며 소우-단일화되는바(도1에 도시된 바와같이 수직한 몰딩 벽들을 제공함), 제 1 패키지 기판의 다이 접 착면은 몰딩에 의해서 커버된다. 제 1 패키지 기판의 다이 접착면에서의 상부 금속층내의 본딩 패드들은, 와이어 본드들에 의해서 다이에 연결되며, 상기 상부 금속층은, 상기 기판의 다이 접착면으로의 비아들을 통해서, 제 1 패키지 기판의 랜드 면에서의 하부 금속층에 연결된다. 그리고 바닥 패키지 기판의 랜드 면에서의 하부 금속층은, 주변에 배치된 본딩 패드들을 제공하기 위해서 패터닝되는바, 상기 주변에 배치된 본딩 패드들은 z-상호연결 와이어들(118)과 연결되기 위한 것이다.
본 발명에 따른 구조는, 어셈블리가 다중-패키지 모듈로 들어가기 전에 상기 CSP 및 상기 LGA 둘다에 대한 사전 테스팅을 가능케 하며, 규정에 맞지않는 패키지들을 조립되기 전에 배제할 수 있기 때문에, 이에 의해 매우 높은 최종 모듈 테스트 수율을 확보할 수 있다.
도1에 도시된 적층된 패키지에 관한 실시예에서, 각각의 패키지 기판들 상의 z-상호연결 패드들은, 패키지 기판의 가장자리 인근의 금속층들 상에 배치된다. z-상호연결 패드들의 위치 및 순서는, 상기 패키지들이 적층되었을 때, 탑 패키지 기판 상의 z-상호연결 패드들이, 바닥 패키지 기판 상의 대응하는 z-상호연결 패드들과 대략 중첩되도록 배치되는 것이 일반적이다. 편리하게도, 제 2 패키지(10)는 제 1 패키지(100)의 기판 풋프린트보다 더 큰 기판 풋프린트를 가지는바, 이는 상기 기판들의 금속층들의 에지들과의 전기적인 단락이 없이, 와이어 본딩이 수행될 수 있는 여유를 허용하기 위함이다.
적층된 제 1 및 제 2 패키지들을 연결하는 z-상호연결 와이어 본드들이 형성되면, 어셈블리 캡슐(107)이 형성되는바, 이는 z-상호연결 와이어 본드들을 둘러싸고 보호하며, 완료된 모듈에 기계적 통합성(integrity)을 제공한다. 상기 어셈블리 캡슐(107)은, LGA 기판의 다이 접착면의 가장자리 영역을 커버하며, z-상호연결 와이어 본드들 및 와이어 루프들, 수직 벽들, 및 제 1 (CSP) 패키지의 에지들을 에워싸며, 제 1 (CSP) 패키지 기판의 랜드 면의 가장자리 영역을 커버하며, 와이어 루프들 및 와이어 본드들이 연결되는 와이어 본딩 패드들을 포함하고 있다. 이러한 어셈블리 캡슐(107)은, 제 1 패키지 기판의 랜드 면의 소정 영역을 노출된 채로 남겨놓고 있으며, 이는 제 2 레벨 상호연결을 위한 것이다. 달리 말하면, 제 1 패키지 측의 어셈블리 캡슐 내에 캐비티가 형성되며, 제 2 패키지 기판의 랜드 면의 내측(inboard) 영역을 노출된 채로(캡슐화되지 않은 상태로) 남겨둔다. 도3을 참조하면, 솔더 볼들(318)은, 캡슐내의 캐비티 안쪽의 기판의 하부 금속층 상의 본딩 패드들(119)로 리플로우되며, 아래쪽에 위치한 회로(가령, 컴퓨터와 같은 최종 제품의 마더보드, 미도시)와의 연결을 제공한다. 하기에서 좀더 상세히 설명되는 바와같이, 추가 패키지들 또는 다이는, 제 2 패키지 기판의 랜드 면 상에 마운트될 수 있으며, 제 2 패키지 기판의 랜드 면과 전기적으로 연결될 수 있다.
도1 및 도3에서 일례로서 도시된 바와같이, 상기 모듈은 자체적으로 소우 단일화될 수도 있으며, 또는 대안적으로 상기 모듈은 소우 단일화되기 보다는 개별적으로 몰딩될 수도 있다.
이해되는 바와같이, 상기 제 1 및 제 2 패키지들 중 어느 하나 또는 이들 모두는, 각각의 패키지 기판에 다이를 연결하기 위해서, 와이어 본딩 대신에 플립칩 상호연결을 사용할 수도 있다.
제 1 패키지 및 제 2 패키지 중 어느 하나 또는 이들 모두는 적층된 다이 패키지일 수도 있다. 도2에는, 제 1 패키지 및 제 2 패키지 둘다는 와이어 본딩된 다이를 각각 2개씩 갖고있는 적층된 다이 패키지들이라는 점을 제외하면, 도1에 도시된 것과 대체적으로 같은 적층된 패키지 어셈블리(2)가 일례로서 도시되어 있다. 이제 도2를 참조하면, 제 1 패키지(120)는 2개의 다이를 갖는 통상적인 적층 다이 CSP 이다. 패키지(120)에서, 제 1 다이(114)는 기판(112)의 다이 접착면(도2에서 위쪽을 향하고 있음)에 접착제를 이용하여 접착되며, 제 2 다이(144)는 제 1 다이(114)의 다이 접착면(도2에서 위쪽을 향하고 있음)에 접착제를 이용하여 접착된다. 제 1 다이(114) 및 제 2 다이(144)는, 와이어 본드들(116, 146)에 의해서, 상부 금속층(121) 내의 본드 사이트들에 각각 전기적으로 연결된다. 상기 다이들(114, 144) 및 와이어 본드들(116, 146)은, 몰딩 화합물(217)로 매트릭스 몰딩 및 소우 단일화에 의해 캡슐화되는바, 이는 대기(ambient) 및 기계적 스트레스로부터 보호를 제공하여 취급을 용이하게 하도록 하며, 그 위에 제 2 패키지가 적층될 수 있는 제 1 패키지 상부 표면(229)을 제공한다. 도2의 실시예에서, 제 2 패키지(110)는 캐비티 몰딩되며 펀치 단일화되는 2개의 다이를 갖는 적층 다이 LGA이다. 패키지(110)에서, 제 1 다이(14)는 기판(12)의 다이 접착면(도2에서 아래쪽을 향하고 있음)에 접착제를 이용하여 접착되며, 제 2 다이(44)는 제 1 다이(14)의 일면(도2에서 아래쪽을 향하고 있음)에 접착제를 이용하여 접착된다. 제 1 다이(14) 및 제 2 다이(44)는, 와이어 본드들(16, 46)에 의해서, 상부 금속층(21) 내의 본드 사이트들에 각각 전기적으로 연결된다. 상기 다이들(14, 44) 및 와이어 본드들(16, 46)은, 몰딩 화합물(17)로 캐비티 몰딩됨에 의해 캡슐화되는바, 이는 대기(ambient) 및 기계적 스트레스로부터 보호를 제공하여 취급을 용이하게 하도록 하며, 몰드캡 상부 표면(219)을 제공한다. 적층된 패키지 어셈블리(2)에서, 제 1 및 제 2 패키지들(120, 110)은 서로에 대해서 반전되어 있으며, 이들 각각의 몰딩 또는 몰드캡의 상부 표면들 사이에서 접착제(103)를 사용하여 하나의 패키지가 다른 하나의 패키지 위에 부착되어 있다. z-상호연결 와이어 본드들(218)이 형성된다. 적층된 제 1 및 제 2 패키지들을 연결하는 z-상호연결 와이어 본드들이 일단 형성되면, 어셈블리 캡슐화(207)가 수행되는바, 이는 z-상호연결 와이어 본드들을 둘러싸고 보호하며, 완료된 모듈에 기계적 통합성(integrity)을 제공한다. 상기 어셈블리 캡슐화(207)는, LGA 기판의 다이 접착면의 가장자리 영역을 커버하며, z-상호연결 와이어 본드들 및 와이어 루프들, 수직 벽들, 및 바닥 패키지의 에지들을 에워싸며, 바닥 패키지 기판의 랜드 면의 가장자리 영역을 커버하며, 와이어 루프들 및 와이어 본드들이 연결되는 와이어 본딩 패드들을 포함하고 있다. 이러한 어셈블리 캡슐화(207)는, 제 1 패키지 (CSP) 기판의 랜드 면의 소정 영역을 노출된 채로 남겨놓고 있으며, 이는 제 2 레벨 상호연결을 위한 것이다. 솔더 볼들은, 노출된 제 1 패키지 기판의 하부 금속층 상의 본딩 패드들(119)로 리플로우되며, 아래쪽에 위치한 회로(가령, 컴퓨터와 같은 최종 제품의 마더보드)와의 상호연결을 제공한다.
대안적인 실시예에서, 제 2 패키지 기판의 노출된 면은 제 2 레벨 상호연결을 제공한다. 설명을 위한 일례로서, 도4에 도시된 실시예는, 금속층(23) 상의 패 드들(419) 위에 마운트된 제 2 레벨 상호연결 솔더 볼들(418)을 갖고 있는바, 이는 어셈블리를 그 아래쪽에 위치한 회로(가령, 마더보드)와 연결하기 위함이다. 이와같은 실시예들에서, 제 1 패키지 기판의 노출된 부분은 가령, 패키지들, 다이, 또는 수동 디바이스들과 같은 추가 구성요소들을 적층하는데 이용가능하다. 이러한 실시예들에서, 제 2 레벨 상호연결들에 대해서는 제 2 패키지 기판의 랜드 면 상에서 더 넓은 영역이 이용가능하며, 수동 디바이스들(29)에 대해서는 제 2 패키지 기판의 다이 접착면 상에서 더 넓은 영역이 이용가능하다. 한편, 제 1 패키지 기판의 노출된 부분은 제 2 패키지 기판보다 더 한정된 영역을 갖는데, 이는 제 1 패키지 측에서 만들어질 수 있는 상호연결들의 갯수를 제한한다. 또한, 제 1 패키지 기판의 랜드 면의 가장자리 영역을 커버하는 어셈블리 몰딩(107)의 일부분은, 와이어 본드(118)의 루프 높이를 수용할 수 있을 만큼 두꺼워야만 한다(허용오차를 포함해서). 전형적으로, 와이어 루프들에서의 상기 몰딩의 두께는, 약 50㎛ 내지 200㎛ 의 범위이다. 역(reverse) 와이어 본딩이 적용되어, 와이어 루프의 말단이 제 1 패키지의 랜드 면 상의 패드들 위에 꿰매지는(stitched) 경우에는, 실제상에서 상기 와이어 루프 높이는 약 35㎛ 정도로 작을 수도 있으며, 따라서, 이러한 실시예에서는 상기 가장자리 영역 위의 몰딩 두께는 약 100㎛ 정도로 작을 수 있다. 포워드(foward) 와이어 본딩이 적용되는 경우에는 더 높은 몰딩 높이가 요구될 것인바, 약 1 mil 두께의 와이어를 형성할 수 있는 현재 이용가능한 와이어 본딩 기법들을 사용하는 경우에는, 볼(또는 범프) 위로의 와이어 루프의 높이가 약 100 ㎛ 또는 그 이상인 것이 점점 일반적인 것이 되고 있기 때문이다.
사실상 이러한 것은, 제 1 패키지 기판의 노출된 영역 둘레에서 낮은 벽들을 상승시키고 있으며, 그리고 이는 제 1 패키지 기판의 랜드 면 상에 적층될 수도 있는 디바이스들의 치수들 및 구성을 제한할 수 있다. 예를 들어, 제 1 패키지 기판의 랜드 면의 노출된 영역에서 제 2 레벨 상호연결이 만들어지는, 도3에 도시된 바와같은 실시예들에서는, 훨씬 더 큰 추가 구성요소들을 상기 어셈블리 위에 적층하는 것이 허용되는바, 이는 가령 도7B 및 도8B에 도시된 바와같다.
제 2 레벨 상호연결이 제 2 패키지 기판의 랜드 면에서 만들어지는, 가령 도4에 도시된 바와같은 실시예들이 도16 및 도17에 일례로서 도시되어 잇다. 하기에서 좀더 상세히 설명되는 바와같이, 하나 이상의 추가 구성요소들이, 캡슐의 캐비티 내의 제 1 패키지 기판의 랜드 면에 마운트되고 전기적으로 연결될 수 있다.
도5A 및 도5B는, 도1에서 도면부호 112로 도시된 적절한 제 1 패키지 기판의 랜드 면과 다이 접착면의 평면을 각각 도식적으로 도시한 도면이다. 도5A를 참조하면, 랜드 면의 표면 대부분이 솔더 마스크에 의해 커버되어 있는바, 솔더 마스크는 하부의 패터닝된 금속층을 가리고 있으나 금속층의 사이트들은 솔더 마스크의 개구부들에 의해 노출되어 있다. 솔더 마스크의 개구부는 패터닝된 금속층의 사이트들을 기판의 랜드 면에서 노출시키고 있는바, 기판 표면의 중앙 영역에서 배열된 볼 패드들(예를 들면, 53)과, 기판의 에지(52) 인근의 가장자리 영역에서 배열된 본드 핑거들(예를 들면, 56)을 포함한다. 금속층의 트레이스들(예를 들면, 523)은 솔더 마스크에 의해 가리워져 있으며, 트레이스들은 볼 패드들(53) 및 본드 핑거들(56)을 다양하게 연결하거나 및/또는 볼 패드들(53)과 비아들(예를 들면, 522)을 연결 하는바, 비아들은, 기판의 랜드 면에서의 패터닝된 금속층의 트레이스들과 기판의 다이 접착면에서의 패터닝된 금속층의 트레이스들을 전기적으로 연결한다.
전술한 바와같이, 어셈블리 캡슐은 본드 패드들(56) 및 상기 패드(56)들에 형성된 와이어 루프들을 커버한다. 상기 캡슐은 기판의 랜드 면에서 가장자리 영역까지만으로 제한되며 이는 도5A에서 파선(broken line : 58)으로 표시되어 있는바, 따라서 제 1 패키지 기판의 랜드 면의 영역은 가장자리에서 캡슐화된 것에 의해 경계지워진다. 즉, 파선(58) 안의 영역은 어셈블리 몰딩을 형성하는 후속 공정에서 노출된 채로 남는다. 따라서, 상기 볼 패드들(53)은 어셈블리와 그 아래쪽의 회로(도3에서 일례로 도시된 바와같은)와의 z-상호연결에 이용가능하며, 또는 본 발명의 다른 실시예에서는 추가 디바이스들(도4에서 일례로 도시된 바와같은)의 접착에 이용가능하다. 상기 볼 패드들(53)은, 어셈블리 이전에 패키지를 테스트하기 위한 테스트 프로브 사이트들로서도 또한 이용가능하며, 또는 바람직하게는 제 2 레벨 상호연결 솔더 볼들 또는 추가 디바이스들을 마운트하기 전에, 패키지 어셈블리를 테스트하기 위해서도 이용가능하다. 캡슐화된 가장자리 영역은 폭(도5A에서 MW)을 갖는바, 상기 폭은, 본드 핑거들의 길이, 트레이스에서 본드 핑거까지의 거리 및 소우 스트리트(saw street)의 폭의 합에 의해 결정된다. 또한, 가장자리의 안쪽 에지의(도5A의 파선(58) 에서) 기판 표면 상에서, 다소의 몰드 플래시(some mold flash)가 나타날 수도 있다. 기판이 스트립 또는 어레이 중 하나로서 제공되는 경우, 상기 에지에서의 기판 물질은, 제 1 패키지를 소우 단일화하는 동안에 소우 폭까지 어느정도 손실된다. 전형적으로, 본드 핑거 길이는 약 250㎛ 이고, 핑거 트레이스 길이는 약 50㎛ 이며, 몰드 수지가 번지는 것(mold resin bleed)에 대한 허용오차(allowance)는 약 500㎛ 가 될 수 있다. 일반적으로, 소우 공정(The saw)은 약 50㎛ 를 소모한다.
실제적인 문제로서, 볼 패드들(53)의 갯수 및 배치는 볼의 지름에 좌우되는바, 이는 볼들은 붕괴되었을 때 서로 접촉하지 않아야 하며 또는 너무 가까워지지도 말아야 하기 때문이다. 또한 실제적인 문제로서, 볼 패드들(53)의 사이즈 및 근접성은, 트레이스들 및 특히, 솔더 마스크 개구부들을 제조하는 공정에서의 해상도 제한에 의해서 한정된다. 전형적인 일례에서, 볼 패드들은 일반적으로 약 280㎛ 의 지름을 갖는 원형이며, 정사각형 또는 직사각형 어레이로 배열되는바, 이때 중심과 중심 사이의 거리는 약 500㎛ 이다.(인접한 솔더 마스크 개구부들의 가장 가까운 에지들 사이의 거리는, 상기 중심과 중심 사이의 거리의 적어도 약 0.2배인 것이 전형적이다.)
다이가 접착된 제 1 패키지 기판의 다이 접착면이 도5B에 도시되어 있다. 다이(114)는, 활성면이 위를 향한 채로, 기판의 다이 접착면에 부착되어 있다. 이러한 일례에서, 상기 다이는 정사각형을 만드는 4개의 변들을 갖는다. 와이어 본드 패드들(51)은 상기 다이의 4개의 변들 인근에 일렬로 배열된다. 기판의 랜드 면에서와 마찬가지로, 금속층의 사이트들이 솔더 마스크의 개구부들에 의해 노출되고 있다는 점을 제외하면, 다이 접착면 표면의 대부분은 솔더 마스크에 의해 가리워져 있는바, 본드 핑거들(예를 들면, 54)의 일렬들(각 열은 다이의 각 변을 따라 배열됨)을 포함한다. 와이어들(116)이 다이 패드들(51)과 본드 핑거들(54)을 연결한다. 금속층의 트레이스들(예를 들면, 521)은 솔더 마스크에 의해 가리워져 있으며, 상기 트레이스들은 본드 핑거들(54)을 비아들(예를 들면, 522)에 연결하는바, 비아들은, 기판의 다이 접착면에서의 패터닝된 금속층의 트레이스들과 기판의 랜드 면에서의 패터닝된 금속층의 트레이스들을 전기적으로 연결한다. 따라서, 제 1 패키지 다이는 와이어들에 의해서, 제 1 패키지 기판의 다이 접착면 상의 패터닝된 금속층 내에 있는 트레이스들과 연결되며, 그리고 제 1 패키지 다이는 비아들에 의해서, 랜드 면 상의 금속층 내에 있는 트레이스들 및 z-상호연결 와이어 본드 핑거들과 연결된다. z-상호연결 와이어들은, 제 1 패키지 기판의 랜드 면 상의 본드 핑거들과 제 2 패키지 기판의 다이 접착면 상의 본드 핑거들을 연결한다.
도6A 및 도6B는, 도1에서 도면부호 12로 도시된 적절한 제 2 패키지 기판의 랜드 면과 다이 접착면의 평면을 각각 도식적으로 도시한 도면이다. 도6A를 참조하면, 랜드 면의 표면 대부분이 솔더 마스크에 의해 커버되어 있는바, 솔더 마스크는 하부의 패터닝된 금속층을 가리고 있으나 금속층의 사이트들은 솔더 마스크의 개구부들에 의해 노출되어 있다. 솔더 마스크의 개구부는 기판의 랜드 면에서의 패터닝된 금속층 내의 사이트들을 노출시키고 있는바, 기판 표면의 중앙 영역에서 배열된 볼 패드들(예를 들면, 63)을 포함한다. 금속층의 트레이스들(예를 들면, 623)은 솔더 마스크에 의해 가리워져 있으며, 트레이스들은 볼 패드들(63)과 비아들(예를 들면, 622)을 연결하는바, 비아들은, 기판의 랜드 면에서의 패터닝된 금속층의 트레이스들과 기판의 다이 접착면에서의 패터닝된 금속층의 트레이스들을 전기적으로 연결한다.
전술한 바와같이, 후속 어셈블리 캡슐화에서 제 2 패키지 기판의 랜드 면은 전체가 노출된 채로 남는다. 따라서, 도6A에서 제 2 패키지 기판의 모습은, 실질적으로 어셈블리 표면의 모습이다. 따라서, 볼 패드들(63)은 어셈블리와 그 아래쪽의 회로(도4에서 일례로 도시된 바와같은)와의 z-상호연결에 이용가능하며, 또는 좀더 바람직하게는, 추가 디바이스들(도3에서 일례로 도시된 바와같은)의 접착에 이용가능하다. 또한, 상기 볼 패드들(63)은, 어셈블리 이전에 패키지를 테스트하기 위한 테스트 프로브 사이트들로서도 이용가능하며, 바람직하게는 제 2 레벨 상호연결 솔더 볼들을 마운트하기 전에, 패키지 어셈블리를 테스트하기 위해서도 이용가능하다.
선택적으로, 그리고 몇몇 응용예들에서 바람직하게는, 제 2 패키지 기판의 위쪽으로 향한 랜드 면 상에 볼 접착 패드들이 적용될 수도 있는바, 이는 통상적인 테스트 소켓을 이용하여 LGA 를 테스트 하는 것을 용이하게 하기 위함이다. LGA 에 대한 이러한 테스트는 탑 LGA 패키지를 바닥 패키지에 접착하기 전에 수행될 수 있는데, 이는, 오직 "양호" 하다고 테스트된 탑 LGAs 만이, 바닥 CSP 패키지들(이들 역시 테스트되며 양호한 것으로 식별될 수 있다) 위에 적층되는 것을 보장해 준다. 또는, LGA 에 대한 테스트는, LGA 의 반전 및 탑 패키지로서 부착되는 것 이후에 수행될 수도 있지만, 전체적인 모듈 몰딩이 형성되기 이전에, 또는 z-상호연결 와이어 본딩 이전에 수행된다. 본 발명의 구성에 따라서, 제조공정의 임의의 스테이지들에서 용이성을 갖게 된 상기 테스팅은, 사양을 만족시키지 못하는 구성요소들에 대한 유사한 후속 프로세싱을 상당한 정도로 감소시킬 수 있다.
다이가 접착된 제 2 패키지 기판의 다이 접착면이 도6B에 도시되어 있다. 다이(14)는, 활성면이 위를 향한 채로, 기판의 다이 접착면에 부착되어 있다. 이러한 일례에서, 상기 다이는 정사각형을 만드는 4개의 변들을 갖는다. 와이어 본드 패드들(61)은 상기 다이의 4개의 변들 인근에 일렬로 배열된다. 기판의 랜드 면에서와 마찬가지로, 금속층의 사이트들이 솔더 마스크의 개구부들에 의해 노출되고 있다는 점을 제외하면, 다이 접착면 표면의 대부분은 솔더 마스크에 의해 가리워져 있는바, 다이 상호연결 본드 핑거들(예를 들면, 64)의 일렬들(각 열은 다이의 각 변을 따라 배열됨) 및 기판의 에지(62) 인근의 가장자리 영역에서 배열된 z-상호연결 본드 핑거들(예를 들면, 66)을 포함한다. 와이어들(116)은 다이 패드들(61)과 다이 상호연결 본드 핑거들(64)을 연결한다. 금속층의 트레이스들(예를 들면, 621)은 솔더 마스크에 의해 가리워져 있으며, 상기 트레이스들은 본드 핑거들(64)을 비아들(예를 들면, 622)에 연결하고, 다이 상호연결 본드 핑거들(64)을 z-상호연결 본드 핑거들(66)에 연결하는바, 상기 비아들은, 기판의 다이 접착면에서의 패터닝된 금속층의 트레이스들과 기판의 랜드 면에서의 패터닝된 금속층의 트레이스들을 전기적으로 연결한다.
제 2 패키지 z-상호연결 패드들(본드 핑거들)(66)은, 제 2 패키지 기판(12)의 다이 접착면 상의 가장자리 영역에 위치한 금속층의 소정 영역을 패터닝함으로써 형성된다. 가장자리는 적층된 CSP 패키지의 풋프린트 너머로 확장되며, CSP 패키지 기판(112)의 에지(52)에 의해 정의된다. 가장자리의 폭은 약 1mm 정도로 작을 수 있으며, 와이어 본딩을 위한 적절한 허용오차를 제공하기 위해서, 상기 가장자 리의 폭은 약 0.2mm 보다 더 큰 것이 바람직할 수도 있다. 명목상으로, 몇몇 실시예들에서, 상기 가장자리는 약 0.5mm 이다.
전술한 바와같이, 제 2 패키지 몰드캡은 다이, 다이 상호연결 와이어들, 및 다이 상호연결 본드 핑거들을 커버하며, z-상호연결 본딩 핑거들을 포함하여 기판 주변 인근의 가장자리 영역을 패키지 몰딩에 의해 커버되지 않은 상태로 남겨놓는다. 따라서, 제 2 패키지 다이는 와이어들에 의해서 제 1 패키지 기판의 다이 접착면 상의 금속층 내에 있는 트레이스들에 연결되며, 비아들에 의해서 트레이스들 및 랜드 면 상의 금속층 내에 있는 z-상호연결 와이어 본드 핑거들에 연결된다. z-상호연결 와이어들은, 제 2 패키지 기판의 다이 접착면 상의 본드 핑거들과 제 1 패키지 기판의 랜드 면 상의 본드 핑거들을, 연결한다. 이와 유사하게, 2개의 다이들 모두는 트레이스들, 와이어들, 비아들에 의해서, 기판들의 랜드 면들 상의 패드들에 적절하게 상호연결되며, 여기서 아래쪽의 기판(제 2 레벨 상호연결)으로의 어셈블리의 상호연결 및 상기 어셈블리 위에 적층된 추가 디바이스들로의 어셈블리의 상호연결이 만들어진다.
도면에 도시된 바와같이, 패키지 기판들 사이의 z-상호연결을 용이하게 하기 위해서는, 제 2 패키지 기판은 제 1 패키지 기판보다 더 큰 풋프린트를 가져야 할 필요가 있다. 도시된 일례에서, z-상호연결들은 패키지들의 4개의 에지들 모두를 따라 배열되어 있으며, 따라서, 제 2 패키지는 제 1 패키지보다 더 넓고 더 길다. 이해될 수도 있는 바와같이, 본 발명에 따른 몇몇 어셈블리들에서는, z-상호연결이 4개의 에지들 보다는 더 적은 수의 에지들 상의 본드 핑거들 사이에서 만들어 질 수도 있으며, 예를 들면, 오직 하나의 에지 또는 서로 마주보고 있는 2개의 에지를 따라서 만들어질 수도 있다. 이러한 실시예들에서(제 2 기판에서의 더 큰 다이가 더 큰 풋프린트를 요구하지 않는 한), 제 2 패키지는 제 1 패키지보다 오직 한 방향으로만 더 크면 된다.
제 1 및 제 2 패키지들은 임의의 다양한 기능들을 가질 수도 있다. 예를 들면, CSP 패키지는 DSP, ASIC, GPU 가 될 수 있으며, LGA 패키지는 플래시, DRAM, SRAM 과 같은 메모리가 될 수 있다 .
본 발명의 이러한 양상에 따른 플립 칩 바닥 패키지내의 프로세서 칩은, 예를 들면, ASIC, 또는 GPU, 또는 CPU, 또는 ASIC 이 될 수 있다. 그리고, 탑 패키지는 예를 들면, 프로세서 칩 또는 메모리 패키지 또는 ASIC 패키지가 될 수 있다 .탑 패키지가 메모리 패키지인 경우에, 상기 탑 패키지는 적층된 다이 메모리 패키지가 될 수 있다. 쉴드된 플립 칩 다이-업 바닥 패키지(shield flip chip die-up bottom package)는, 더 빠른 어플리케이션들에 특히 적절할 수 있으며, 특히 이동통신 어플리케이션들의 RF 주파수 프로세싱에 적절하다.
본 발명에 따른 또 다른 구성들에서, 어셈블리 상의 이용가능한(노출된) 기판 표면에, 추가 패키지가 접착된다.
몇몇 실시예들에서, 제 2 패키지 기판의 노출된 랜드 면 상에서, 추가 패키지가 어셈블리에 접착된다. 이러한 실시예에서, 도1 또는 도2에 도시된 것과 같은 어셈블리는, 추가 기능들을 갖는 구성요소들이 적층될 수 있는 유용한 플랫폼을 제공할 수 있는바, 이는 도7A 내지 도13에 일례로서 도시되어 있다. 제 2 패키지 기 판이 완전히 노출되어 있기 때문에, 임의의 구성들 및 사이즈들을 갖는 다양한 구성요소(다이 또는 패키지)들을 수용할 수 있다. 그리고, 어셈블리의 구성요소들과의 호환성을 위해 필요한 것은, 추가 구성요소들을 받아들일 수 있도록, 노출된 제 2 패키지 기판 상의 트레이스들을 적절히 라우팅시키는 것이다.
예를 들면, 도7A 및 도7B에 도시된 바와같이, 볼 그리드 어레이(BGA) 패키지는, 전술한 도3을 참조하여 제조된 어셈블리 위에 마운트될 수 있다. 도7A에서, 상호연결 솔더 볼들(718)을 갖는 BGA 패키지(710)는, 제 2 패키지(10) 기판의 랜드 면에 정렬되어 그 위에 마운트되어 있으며, 상기 솔더 볼들은 금속층(23)의 볼 패드들 상에 리플로우되어 모듈(70)을 형성한다. 여기서, BGA의 풋프린트는 어셈블리의 풋프린트보다 더 작다. 도7B에 도시된 모듈(72)에서, BGA(720)의 풋프린트는 어셈블리의 풋프린트보다 크며, 볼 어레이는 좀 더 많은 상호연결 솔더 볼들을 갖는바, 따라서 제 2 패키지(10) 기판 위의 볼 패드들을 좀더 많이 점유하고 있다. 또한, 도7B에 도시된 실시예에서, BGA 는 적층된 다이 패키지인 반면에, 도7A의 BGA는 단일 다이 패키지이다.
그리고, 예를 들면, 도8A 또는 도8B에 도시된 바와같이, 추가 랜드 그리드 어레이(LGA) 패키지가, 전술한 도3을 참조하여 제조된 어셈블리 위에 마운트될 수 있다. 도8A에서, 랜드 상호연결들(818)을 갖는 LGA 패키지(810)는, 제 2 패키지(10) 기판의 랜드 면에 정렬되어 그 위에 마운트되어 있으며, 상기 랜드 상호연결들은 금속층(23)의 패드들 상에 리플로우되어 모듈(80)을 형성한다. 여기서, LGA의 풋프린트는 어셈블리의 풋프린트보다 더 작다. 도8B에 도시된 모듈(82)에서, LGA(820)의 풋프린트는 어셈블리의 풋프린트보다 크며, 어레이는 좀 더 많은 랜드 상호연결들을 갖는바, 따라서 제 2 패키지(10) 기판 위의 패드들을 좀더 많이 점유하고 있다. 또한, 도8B에 도시된 실시예에서, LGA 는 적층된 다이 패키지인 반면에, 도8A의 LGA는 단일 다이 패키지이다.
도7B 및 도8B에 도시된 바와같이 적층 패키지 어셈블리 위에 더 큰 추가 패키지가 마운트된 구성은, 예를 들면, 제 1 및 제 2 패키지(10, 100)내에 프로세서들을 포함할 수 있으며, 또한 추가 패키지(720 또는 820)로서 메모리 패키지를 포함할 수 있다. 어셈블리의 CSP(100) 및 LGA(10)의 풋프린트는, 각 패키지들 내의 다이의 치수에 의해 기본적으로 결정되며, 이는 일반적으로 다이의 기능들과 관련된다. 예를 들어, ASIC 은 비교적 매우 작을 수도 있지만, 다른 프로세서들은 상당히 다른 사이즈들을 가질 수도 있다. 한편으로, 메모리 다이는 비교적 클 수도 있다. 예를 들어, 디지털 신호처리 프로세서(DSP) 패키지는, 전형적으로 12×12 mm 에서 16×16 mm 범위의 풋프린트를 갖는다. 다른 한편으로, 예를 들어, 메모리 패키지는, 전형적으로 8×10 mm 에서 18×18 mm 범위의 풋프린트를 갖는다. 따라서, 만일, 도3에 도시된 바와같은 어셈블리가, 어셈블리(3)에 대해서 16×16 mm 의 풋프린트를 갖는 DSP를, 제 1 또는 제 2 패키지(10, 100)에서 포함하고 있다면, 제조자(manufacturer)는, 소비자의 사양들(specifications)에 따라, 더 작은 LGA 메모리 패키지(모듈(80)을 구성하는 도8A의 도면부호 810) 또는 더 큰 LGA 메모리 패키지(모듈(82)을 구성하는 도8B의 도면부호 820)를 선택할 수도 있다. 따라서, 도7A, 7B, 8A, 8B에 도시된 실시예들에 관해서, 제조자들은, 기능(메모리 용량 및 스피드; 메모리 유형)에 따라, 그리고 다양한 공급자들로부터의 생산비용에 따라 선택된 메모리 BGA 또는 LGA 와 함께, 어셈블리 플랫폼들을 취사선택(mix-and-match)할 수 있다.
또 다른 추가 구성요소들 또는 디바이스들이 어셈블리 상에 마운트될 수 있으며, 이는 상기 구성요소들로부터의 전기적 상호연결을 수용하도록, 제 2 패키지 기판의 랜드 면이 적절히 라우팅되기만 하면 된다. 도9는, 수동 디바이스들(96)을 구비하고 있으며, 대체적으로 도3에 도시된 바와같이 구성된 적층 패키지 어셈블리 위에 마운트되어 있는 적층 다이 쿼드 플랫 패키지(900)를 갖는 모듈(90)을 도시한 것이다. 도10은, 수동 디바이스들(106)을 구비하고 있으며, 대체적으로 도3에 도시된 바와같이 구성된 적층 패키지 어셈블리 위에 마운트되어 있는, 논리디드(nonleaded) 적층 다이 쿼드 플랫 리드프레임 칩 스케일 패키지(1000)(stacked die quad flat nonleaded lead frame chip scale package)를 갖는 모듈(100)을 도시한 것이다. 도11은, 수동 디바이스들(1106)을 구비하고 있으며, 대체적으로 도3에 도시된 바와같이 구성된 적층 패키지 어셈블리 위에 마운트되어 있는, 와이어 본딩된 다이(1100)를 갖는 모듈(110)을 도시한 것이다. 상기 다이 및 와이어들은 캡슐화 수지를 주사 투여함(syringe dispensing)에 의해 형성되는 소위 "글롭 탑(glop top)" 캡슐에 의해 커버된다. 도12는, 수동 디바이스들(1206)을 구비하고 있으며, 대체적으로 도3에 도시된 바와같이 구성된 적층 패키지 어셈블리 위에 마운트되어 있는, 플립 칩 마운트된 다이(1200)를 갖는 모듈(120)을 도시한 것으로, 언더필(underfill)이 플립 칩 상호연결들을 보호한다. 도13은, 수동 디바이스들(1306)을 구비하고 있으며, 대체적으로 도3에 도시된 바와같이 구성된 적층 패키지 어셈블리 위에 마운트되어 있는, 광학 센서 패키지(1300)(이는 이미지 형성 디바이스일 수도 있다)를 갖는 모듈(130)을 도시한 것으로서, 화살표(1320)로 표시된 바와같이 빛은 투명한 커버 또는 렌즈(1302)를 통과하여, 와이어 본딩된 광 센서 다이의 활성면에 도달한다.
도14는, 대체적으로 도3에 도시된 바와같이 구성된 적층 패키지 어셈블리를 포함하고 있는 어셈블리(140)를 도시한 것으로, 제 2 패키지 기판의 랜드 면 상에 마운트된 열 발산기(1400)를 갖고 있다.
본 발명의 다른 실시예들에서, 추가 패키지는, 어셈블리 캡슐 내의 캐비티 내에서, 제 1 패키지 기판의 랜드 면의 노출된 영역 상에서 어셈블리에 접착된다. 이러한 실시예들에서, 도4에 도시된 바와같이 제 2 패키지 기판의 랜드 면 상에서 제 2 레벨 상호연결을 구비한 도1 또는 도2의 어셈블리는, 추가 기능들을 갖는 구성요소들이 적층될 수 있는 유용한 플랫폼을 제공할 수 있는바, 이는 예를 들어 도16 내지 도24에 예시되어 있다. 도4의 플랫폼을 채용하는 실시예들에서, 제 1 패키지 기판 상의 트레이스들은, 추가 구성요소들을 받아들이기 위해서 적절히 라우팅되어야만 한다.
예를 들어 도16에 도시된 바와같이, 볼 그리드 어레이(BGA) 패키지는, 도4를 참조하여 앞서 설명된 바와같이 구성된 어셈블리 상에 마운트될 수 있다. 도16에서, 상호연결 솔더 볼들(718)을 갖는 BGA 패키지(710)는, 제 1 패키지(100) 기판의 랜드 면의 노출된 영역 위에 정렬되고 마운트되며, 상기 솔더 볼들은 금속층(123)내의 볼 패드들 상에 리플로우되어 모듈(160)을 형성한다. 그리고, 예를 들어 도17에 도시된 바와같이, 도4를 참조하여 앞서 설명된 바와같이 구성된 어셈블리 상에, 추가 다이가 마운트될 수 있으며 플립 칩 방식으로 전기적으로 연결될 수 있다. 도17에서, 플립 칩(1200)은, 제 1 패키지(100) 기판의 랜드 면의 노출된 영역 위에 정렬되고 캐비티 내에서 제 1 패키지(100) 기판의 랜드 면의 노출된 영역 위에 마운트되며, 패드들(123)과 연결되어 모듈(170)을 형성한다. 그리고 예를 들어, 도18에 도시된 바와같이, 도4를 참조하여 앞서 설명된 바와같이 구성된 어셈블리 상에, 추가 수동 디바이스들이 마운트되고 전기적으로 연결될 수 있다. 도18에서, 수동 디바이스들(182)은 캐비티 내에서 제 1 패키지(100) 기판의 랜드 면의 노출된 영역 위에 마운트되며, 패드들(123)과 연결되어 모듈(170)을 형성한다. 그리고 예를 들어, 도19에 도시된 바와같이, 도4를 참조하여 앞서 설명된 바와같이 구성된 어셈블리 상에, 적층 다이 쿼드 플랫 패키지가 마운트되고 전기적으로 연결될 수 있다. 도19에서, 적층 다이 쿼드 플랫 패키지(900)는 캐비티 내에서 제 1 패키지(100) 기판의 랜드 면의 노출된 영역 위에 마운트되며, 패드들(123)과 연결되어 모듈(180)을 형성한다. 그리고 예를 들어, 도20에 도시된 바와같이, 도4를 참조하여 앞서 설명된 바와같이 구성된 어셈블리 상에, 추가 다이가 마운트되고 와이어 본딩에 의해 전기적으로 연결될 수 있다. 도20에서, 다이(1100)는 캐비티 내에서 제 1 패키지(100) 기판의 랜드 면의 노출된 영역 위에 활성면이 위로 향하도록 마운트되며, 와이어 본드들에 의해서 패드들(123)과 연결되어 모듈(200)을 형성한다. 그리고 예를 들어, 도21에 도시된 바와같이, 도4를 참조하여 앞서 설명된 바와같이 구성된 어셈블리 상에, 논리디드(nonleaded) 적층 다이 쿼드 플랫 리드 프레임 칩 스케일 패키지(1000)가 마운트된다. 도21에서, 논리디드(nonleaded) 적층 다이 쿼드 플랫 리드 프레임 칩 스케일 패키지(1000)는 캐비티 내에서 제 1 패키지(100) 기판의 랜드 면의 노출된 영역 위에 마운트되며, 패드들(123)과 연결되어 모듈(210)을 형성한다. 그리고 예를 들어, 도22에 도시된 바와같이, 도4를 참조하여 앞서 설명된 바와같이 구성된 적층형 패키지 어셈블리 상에, 이미지 형성 디바이스일 수도 있는 광학 센서 패키지(1300)가 마운트된다. 도22에서, 광학 센서 패키지(1300)는 캐비티 내에서 제 1 패키지(100) 기판의 랜드 면의 노출된 영역 위에 마운트되며, 패드들(123)과 연결되어 모듈(220)을 형성한다. 빛은, 화살표(1320)로 표시된 바와같이, 투명한 커버 또는 렌즈(1302)를 통과하여, 와이어 본딩된 광 센서 다이의 활성면에 도달한다. 그리고 예를 들어, 도23에 도시된 바와같이, 도4를 참조하여 앞서 설명된 바와같이 구성된 적층형 패키지 어셈블리 상에, 이미지 형성 디바이스일 수도 있는 광학 센서 다이가 마운트된다. 도23에서, 상기 다이는 와이어 본드에 의해서 패드들(123)과 연결되어 모듈(230)을 형성한다. 투명한 커버 또는 렌즈들(1402)은 프레임(1404)에 의해 지지되는바, 상기 프레임은 어셈블리 캡슐(107) 상에 마운트된다. 빛은, 화살표(1420)로 표시된 바와같이, 투명한 커버 또는 렌즈(1402)를 통과하여, 와이어 본딩된 광 센서 다이의 활성면에 도달한다.
도24에 도시된 바와같이, 캐비티 어셈블리 캡슐(247)은, 광학 센서 다이의 두께를 수용할 수 있도록 구성되고 치수화되는바, 상기 광학 센서 다이는 도23에서와 같은 적층된 패키지 어셈블리 위에 마운트되고 이와 전기적으로 연결되어 있다. 그리고 투명한 커버 또는 렌즈(2402)는 둘레 밀봉(perimeter seal)(2404)에 의해 지지되는바, 둘레 밀봉(2404)은 어셈블리 캡슐(247)의 리세스 내에 마운트된다.
본 발명의 또 다른 실시예에 따른 플랫폼이 일례로서 도25에 도시되어 있다. 이러한 실시예는 도4에서 일례로서 도시된 실시예와 유사하다. 앞서 설명된 바와같은 도4의 실시예들에서는, 다이(14) 및 와이어 본드들(16)은, 몰드 캡(17)을 형성하는 몰딩 화합물에 의해 캡슐화된다. 이와 반대로, 일례로서 도25에 도시된 플랫폼에서는, 몰드 캡이 없다. 도25의 일례에서, 다이(14)는 제 2 패키지 기판(12)에 와이어 본딩된다(16). 스페이서(252)가 상기 다이(14)의 활성면에 제공되며, 제 1 패키지(100)는 반전되어 상기 스페이서 상에 마운트된다. 상기 스페이서는, 상기 다이 위에서 몰딩되어 있는 제 1 패키지의 상부 표면(아래쪽을 향하고 있는)과 다이의 활성면 사이에서 여유(clearance)을 제공하는바, 따라서 상기 제 1 패키지는 와이어 루프들(16)과 충돌하지 않는다. 스페이서는 접착제(미도시)를 이용하여 다이에 부착될 수 있으며, 제 1 패키지는 접착제(미도시)를 이용하여 스페이서에 부착될 수 있다. 어셈블리 캡슐화(257)는 대체적으로 도16을 참조하여 설명된 것처럼 형성된다.
도25에 도시된 바와같은 플랫폼은, 도16 내지 도24를 참조하여 대체적으로 앞서 설명된 바와 같이, 제 1 패키지 기판의 랜드 면의 노출된 영역 위에 마운트되고 이와 전기적으로 연결된 하나 이상의 추가 구성요소들을 가질 수 있다. 예를 들어 도26은, 제 1 패키지 기판 위에 마운트되고 이와 전기적으로 연결된 BGA 패키지(710)을 도시하고 있다(도16과 비교).
도7A 및 도8A 에 도시된 바와같은 적층 패키지 어셈블리 위에 더 큰 추가 패키지가 마운트된 구성은, 예를 들면, 제 1 및 제 2 패키지(10, 100)내의 프로세서들을 포함할 수 있으며, 또한 추가 패키지(720 또는 820)로서 메모리 패키지를 포함할 수 있다. 어셈블리의 CSP(100) 및 LGA(10)의 풋프린트는, 각 패키지들 내의 다이의 치수에 의해 기본적으로 결정되며, 이는 일반적으로 다이의 기능들과 관련된다. 예를 들어, ASIC 은 비교적 매우 작을 수도 있지만, 다른 프로세서들은 상당히 다른 사이즈들을 가질 수도 있다. 한편으로, 메모리 다이는 비교적 클 수도 있다. 예를 들어, 디지털 신호처리 프로세서(DSP) 패키지는, 전형적으로 12×12 mm 에서 16×16 mm 범위의 풋프린트를 갖는다. 다른 한편으로, 예를 들어, 메모리 패키지는, 전형적으로 8×10 mm 에서 18×18 mm 범위의 풋프린트를 갖는다. 따라서, 만일, 도3에 도시된 바와같은 어셈블리가, 어셈블리(3)에 대해서 16×16 mm 의 풋프린트를 갖는 DSP를, 제 1 또는 제 2 패키지(10)에서 포함하고 있다면, 제조자(manufacturer)는, 소비자의 사양들(specifications)에 따라서, 더 작은 LGA 메모리 패키지(모듈(80)을 구성하는 도8A의 도면부호 810) 또는 더 큰 LGA 메모리 패키지(모듈(82)을 구성하는 도8B의 도면부호 820)를 선택할 수도 있다. 따라서, 도7A, 7B, 8A, 8B에 도시된 실시예들에 관해서, 제조자들은, 기능(메모리 용량 및 스피드; 메모리 유형)에 따라서, 그리고 다양한 공급자들로부터의 생산비용에 따라서 선택된 메모리 BGA 또는 LGA 와 함께, 어셈블리 플랫폼들 취사선택(mix-and-match)할 수 있다.
또 다른 추가 구성요소들 또는 디바이스들이 어셈블리 상에 마운트될 수 있으며, 이는 상기 구성요소들로부터의 전기적 상호연결을 수용하도록, 제 2 패키지 기판의 랜드 면이 적절히 라우팅되기만 하면 된다. 도9는, 수동 디바이스들(96)을 구비하고 있으며, 대체적으로 도3에 도시된 바와같이 구성된 적층 패키지 어셈블리 위에 마운트되어 있는 적층 다이 쿼드 플랫 패키지(900)를 갖는 모듈(90)을 도시한 것이다. 도10은, 수동 디바이스들(106)을 구비하고 있으며, 대체적으로 도3에 도시된 바와같이 구성된 적층 패키지 어셈블리 위에 마운트되어 있는, 논리디드(nonleaded) 적층 다이 쿼드 플랫 리드프레임 칩 스케일 패키지(1000)(stacked die quad flat nonleaded lead frame chip scale package)를 갖는 모듈(100)을 도시한 것이다. 도11은, 수동 디바이스들(1106) 구비하고 있으며, 대체적으로 도3에 도시된 바와같이 구성된 적층 패키지 어셈블리 위에 마운트되어 있는, 와이어 본딩된 다이(1100)를 갖는 모듈(110)을 도시한 것이다. 상기 다이 및 와이어들은 캡슐화 수지를 주사 투여함(syringe dispensing)에 의해 형성되는 소위 "글롭 탑(glop top)" 캡슐에 의해 커버된다. 도12는, 수동 디바이스들(1206)을 구비하고 있으며, 대체적으로 도3에 도시된 바와같이 구성된 적층 패키지 어셈블리 위에 마운트되어 있는, 플립 칩 마운트된 다이(1200)를 갖는 모듈(120)을 도시한 것으로, 언더필(underfill)이 플립 칩 상호연결들을 보호한다. 도13은, 수동 디바이스들(1306)을 구비하고 있으며, 대체적으로 도3에 도시된 바와같이 구성된 적층 패키지 어셈블리 위에 마운트되어 있는, 광학 센서 패키지(1300)(이는 이미지 형성 디바이스일 수도 있다)를 갖는 모듈(130)을 도시한 것으로서, 화살표(1320)로 표시된 바와같이 빛은 투명한 커버 또는 렌즈(1302)를 통과하여, 와이어 본딩된 광 센서 다이의 활성면에 도달한다.
이해되는 바와같이 본 발명의 모든 다양한 양상들에서, 본 발명은, 제 1(CSP) 패키지 및 상기 CSP 패키지 위에 적층된 반전된 제 2(LGA) 패키지를 가지며, 적층된 상기 패키지들 사이에서 와이어 본딩된 z-상호연결들을 갖는 어셈블리를 특징으로 하며, 여기서 상기 어셈블리는 제 2(LGA) 패키지의 랜드 면이 노출되고 제 1(CSP) 패키지의 랜드 면의 일부가 노출되도록 캡슐화된다.
또한, 상기 어셈블리는 임의의 다양한 추가 구성요소들과의 결합을 위한 플랫폼을 구성한다. 따라서, 다양한 구성에서, 어셈블리의 제 2 레벨 상호연결이 한쪽 패키지(바람직하게는 제 1 패키지)의 랜드 면에서 만들어지며, 하나 이상의 추가 구성요소들이 타측 패키지(바람직하게는 제 2 패키지)의 랜드 면 위에 적층된다. 추가 구성요소들은 제품 어셈블리 플로어 상에서 제조자에 의해서 선택될 수도 있으며, 규격화된(off-the-shelf) 구성요소들 중에서 선택될 수도 있다.
본 발명의 적층된 패키지 어셈블리는, 가령 예를 들면, 컴퓨터, 휴대용 통신 디바이스들, 소비자 제품들과 같은 임의의 다양한 응용예들에서 채용될 수 있다.
본 발명에 따른 적층된 패키지 어셈블리는, 컴퓨터들, 통신 장비들, 그리고 소비자용 및 산업용 전자 기기들을 제조하는데 이용될 수 있다. 본 발명은, 높은 최종 테스트 수율에서 얇고 최소한의 풋프린트 패키지를 갖는 하나 이상의 반도체 어셈블리를 제공한다. 개별 패키지들의 구조는, 이들이 어셈블리 내로 조립되기 이전에 테스트될 수 있게 하며, 따라서 양호한 패키지 구성요소들만이 어셈블리에 적용되는 것을 보장하며 따라서 높은 어셈블리 수율을 얻을 수 있다.
본 발명은 설계상의 유연성을 제공하는바, 특히 선택된 기능들을 갖는 구성요소들을 선택함에 있어서 유연성을 제공하며, 표준화된 패키지들의 사용을 가능케하므로, 커스텀 디자인에 대한 필요성을 감소시키고 비용을 절감시킨다.
본 발명에서 사용되는 CSP 패키지들 및 LGA 패키지들을 제조하는 공정 절차들은, 와이어 본딩 및 플립 칩 유형의 패키지들에 대해서 해당 기술분야에서 잘 정립되어 있다.
어셈블리(조립) 공정은 본 발명의 다양한 양상들에 따른 구성들과 유사하다. 일반적으로, 상기 공정은, LGA 패키지 기판 및 상기 LGA 패키지 기판에 접착된 적어도 하나의 다이를 포함하고 있으며 캐비티 몰딩된 LGA 패키지를 제공하는 단계, LGA 패키지의 몰드 캡의 표면 상에 접착제를 도포하는 단계, 매트릭스 몰딩을 제공하고 CSP 패키지 기판 및 적어도 하나의 다이를 포함하는 CSP 패키지를 소우 단일화하는 단계, 상기 CSP 패키지를 LGA 패키지에 대하여 반전시키는 단계, LGA 몰드 캡 표면상의 접착제 위에 상기 반전된 CSP 패키지를 위치시키는 단계, 접착제를 큐어링하는 단계 및 CSP 및 LGA 기판들 사이에서 z-상호연결을 형성하는 단계를 포함한다.
바람직하게는, 상기 패키지들은 조립되기 이전에 테스트될 수 있으며, 성능 또는 신뢰성의 제한사항들을 만족시키기 못하는 패키지는 폐기될 수 있다. 따라서 "양호" 한 것으로 판별된 제 1 및 제 2 패키지만이 어셈블리된 모듈내로 사용될 수 있다. LGA 및 CSP 를 테스트하는 것은 해당 산업에서 잘 정립되어 있으며, 솔더 볼 패드들에 접촉을 액세스함으로서 수행되는 것이 전형적이다. LGA 는 2가지 방법들 중 어느 하나로 테스트될 수 있는바, 즉, 기판의 LGA 의 하부 표면 상의 패드들(BGA 에서의 솔더 볼들의 패드들과 유사함)에 접촉을 액세스함으로서 수행되거나 또는 기판의 상부 표면 상의 z-상호연결 패드들에 액세스함으로써 수행된다. 완성된 어셈블리는 BGA 를 테스트하는 것과 동일하게 테스트될 수 있다.
도15는, 도3에서 일례로서 도시된 바와같은 적층된 패키지 어셈블리를 조립하는 공정에 대한 순서도이다. 단계 1502에서, 랜드 그리드 어레이 패키지들의 단일화되지 않은 스트립(unsingulated strip)이 제공된다. 랜드 그리드 어레이 패키지들 상의 다이 및 와이어 본드 구조들은 몰딩에 의해서 보호된다. 스트립의 LGA 패키지들은 제조 공정의 후속 단계들이 수행되기 전에 성능 및 신뢰성에 대해서 테스트되는 것이 바람직하다(도면에서 * 로 표시됨). "양호" 로 식별된 패키지들만이 후속 처리를 받게 된다. 단계 1504 에서, "양호" 한 LGA 패키지들 상의 몰딩의 상부 표면들 위로 접착제가 도포된다. 단계 1506 에서, 단일화된 칩 스케일 패키지들이 제공된다. 단일화된 CSP 패키지들은 몰딩에 의해 보호받으며, 테스트되어 "양호" 한 것으로 식별되는 것이 바람직하다. 단계 1508 에서, "양호"한 CSP 패키지를 반전시키고, "양호한" LGA 패키지들 상의 몰딩 위의 접착제 상에 상기 "양호"한 CSP 패키지를 위치시키도록, 픽-앤드-플레이스(pick-and-place) 동작이 수행된다. 단계 1510에서, 접착제가 큐어링된다. 단계 1512 에서, 단계 1514 에 대한 준비로서 플라즈마 세정 동작이 수행되는바, 단계 1514 에서는 와이어 본딩된 z-상호연결들이, 적층된 LGA 및 CSP의 랜드 면들 상의 와이어 본드 사이트들 사이에서 형성된다. 단계 1516 에서, 추가 플라즈마 세정이 수행될 수도 있으며, 적층된 패키지 어셈블리 몰딩이 후속으로 단계 1518에서 형성된다. 몰딩 장비는, 몰딩 화합물이 z-상호연결 와이어 루프들을 캡슐화하는 것을 허용하도록 구성되며, 몰딩 화합물이 CSP의 랜드 면의 내부 영역안으로 유입되는 것을 방지하도록 구성된다. 단계 1520 에서, 제 2 레벨 상호연결 솔더 볼들이 CSP의 랜드 면의 노출된 내부 영역에 접착된다. 단계 1522 에서, 완성된 어셈블리가 테스트되고(*), 소우 단일화에 의해 스트립으로부터 단일화되며, 후속 사용을 위해서 패키지된다.
도27은 도4에서 일례로서 도시된 바와같은 적층된 패키지 어셈블리를 조립하는 공정에 대한 순서도이다. 단계 2702에서, 랜드 그리드 어레이 패키지들의 단일화되지 않은 스트립(unsingulated strip)이 제공된다. 랜드 그리드 어레이 패키지들 상의 다이 및 와이어 본드 구조들은 몰딩에 의해서 보호된다. 스트립의 LGA 패키지들은 제조 공정의 후속 단계들이 수행되기 전에 성능 및 신뢰성에 대해서 테스트되는 것이 바람직하다(도면에서 * 로 표시됨). "양호" 로 식별된 패키지들만이 후속 처리를 받게 된다. 단계 2704 에서, "양호" 한 LGA 패키지들 상의 몰딩의 상부 표면들 위로 접착제가 도포된다. 단계 2706 에서, 단일화된 칩 스케일 패키지들이 제공된다. 단일화된 CSP 패키지들은 몰딩에 의해 보호받으며, 테스트되어(*) "양호" 한 것으로 식별되는 것이 바람직하다. 단계 2708 에서, "양호"한 CSP 패키지를 반전시키고, "양호한" LGA 패키지들 상의 몰딩 위의 접착제 상에 상기 "양호"한 CSP 패키지를 위치시키도록, 픽-앤드-플레이스(pick-and-place) 동작이 수행된다. 단계 2710에서, 접착제가 큐어링된다. 단계 2712 에서, 단계 2714 에 대한 준비로서 플라즈마 세정 동작이 수행되는바, 단계 2714 에서는 와이어 본딩된 z-상호연결들이, 적층된 LGA 및 CSP의 랜드 면들 상의 와이어 본드 사이트들 사이에서 형성된다. 단계 2716 에서, 추가 플라즈마 세정이 수행될 수도 있으며, 적층된 패키지 어셈블리 몰딩이 후속으로 단계 2718에서 형성된다. 몰딩 장비는, 몰딩 화합물이 z-상호연결 와이어 루프들을 캡슐화하는 것을 허용하도록 구성되며, 몰딩 화합물이 CSP의 랜드 면의 내부 영역안으로 유입되는 것을 방지하도록 구성된다. 단계 2720 에서, 제 2 레벨 상호연결 솔더 볼들이 LGA의 노출된 랜드 면에 접착된다. 단계 2722 에서, 완성된 어셈블리가 테스트되고(*), 소우 단일화에 의해 스트립으로부터 단일화되며, 후속 사용을 위해서 패키지된다.
도28은 도25에서 일례로서 도시된 바와같은 적층된 패키지 어셈블리를 조립하는 공정에 대한 순서도이다. 단계 2802에서, 마운트되고 전기적으로 연결된 마운트를 갖는 랜드 그리드 어레이 기판들의 단일화되지 않은 스트립(unsingulated strip)이 제공된다. 랜드 그리드 어레이 패키지들 상의 다이 및 와이어 본드 구조들은 몰딩에 의해서 보호된다. 스트립의 LGA 패키지들은 제조 공정의 후속 단계들이 수행되기 전에 성능 및 신뢰성에 대해서 테스트되는 것이 바람직하다(도면에서 * 로 표시됨). "양호" 로 식별된 패키지들만이 후속 처리를 받게 된다. 단계 2804 에서, "양호" 한 LGA 패키지들 상의 몰딩의 상부 표면들 위로 접착제가 도포된다. 단계 2806 에서, 단일화된 칩 스케일 패키지들이 제공된다. 단일화된 CSP 패키지들은 몰딩에 의해 보호받으며, 테스트되어(*) "양호" 한 것으로 식별되는 것이 바람직하다. 단계 2808 에서, "양호"한 CSP 패키지를 반전시키고, "양호한" LGA 패키지들 상의 몰딩 위의 접착제 상에 상기 "양호"한 CSP 패키지를 위치시키도록, 픽-앤드-플레이스(pick-and-place) 동작이 수행된다. 단계 2810에서, 접착제가 큐어링된다. 단계 2812 에서, 단계 2814 에 대한 준비로서 플라즈마 세정 동작이 수행되는바, 단계 2814 에서는 와이어 본딩된 z-상호연결들이, 적층된 LGA 및 CSP의 랜드 면들 상의 와이어 본드 사이트들 사이에서 형성된다. 단계 2816 에서, 추가 플라즈마 세정이 수행될 수도 있으며, 적층된 패키지 어셈블리 몰딩이 후속으로 단계 2818에서 형성된다. 몰딩 장비는, 몰딩 화합물이 z-상호연결 와이어 루프들을 캡슐화하는 것을 허용하도록 구성되며, 몰딩 화합물이 CSP의 랜드 면의 내부 영역안으로 유입되는 것을 방지하도록 구성된다. 단계 2820 에서, 제 2 레벨 상호연결 솔더 볼들이 LGA의 노출된 랜드 면에 접착된다. 단계 2822 에서, 완성된 어셈블리가 테스트되고(*), 소우 단일화에 의해 스트립으로부터 단일화되며, 후속 사용을 위해서 패키지된다.
본 발명에 따른 공정들의 다양한 단계들 각각은, 본 명세서에 개시된 바와같은 통상적인 생산 설비들에 대한 수월한(straightforward) 변형과 함께 실질적으로 통상적인 기술들을 사용하여, 본 명세서에서 설명된 바와같은 방법에 따라 수행될 수 있다. 통상적인 기술들에 대한 이러한 가변성 및 통상적인 생산 장비의 변형(이를 필요로 할 수도 있음)은, 과도한 경험이 없이도 본 명세서의 설명을 이용하여 이루어질 수 있다.
다른 실시예들은 다음의 청구항들 내에 속한다.

Claims (27)

  1. 적층 패키지 어셈블리에 있어서,
    적층된 제 1 및 제 2 패키지들을 포함하여 이루어지며,
    상기 각각의 패키지는 다이 접착면(die attach side)과 랜드 면(land side)을 갖는 기판을 포함하고,
    상기 각각의 패키지는, 상기 기판의 상기 다이 접착면에 부착되고 상기 기판의 상기 다이 접착면과 전기적으로 상호연결되는 적어도 하나의 다이를 포함하며,
    상기 제 2 패키지의 상기 기판의 상기 다이 접착면과 상기 제 1 패키지의 상기 기판의 상기 다이 접착면은 서로 마주보고 있으며 상기 제 2 패키지의 상기 기판의 상기 랜드 면과 상기 제 1 패키지의 상기 기판의 상기 랜드 면은 서로 마주보고 있지 않도록, 상기 제 1 및 제 2 패키지 중 하나의 패키지는 다른 하나의 패키지에 대하여 반전되어 있으며,
    상기 제 1 및 제 2 패키지 사이의 주변부 상호연결(peripheral interconnection)은 상기 제 1 패키지의 상기 기판과 상기 제 2 패키지의 상기 기판을 연결하는 와이어 본드들에 의해 이루어지며,
    상기 어셈블리는, 상기 어셈블리의 일측에서 상기 제 2 패키지의 상기 기판의 랜드 면이 노출되고 상기 어셈블리의 타측에서 상기 제 1 패키지의 상기 기판의 랜드 면의 일부가 노출되도록 캡슐화되어(encapsulated), 추가의 상호연결 및 추가의 구성요소들과의 상호연결이 만들어지며,
    와이어 본딩된 다이(1100)가 상기 어셈블리 위에 마운트되며 그리고 상기 와이어 본딩된 다이(1100)는 캡슐화 수지를 주사 투여함(syringe dispensing)에 의해 형성되는 글롭 탑(glop top) 캡슐에 의해 커버되는 것을 특징으로 하는 적층 패키지 어셈블리.
  2. 제1항에 있어서,
    상기 추가의 상호연결은 상기 제 2 패키지의 상기 기판의 노출된 랜드 면에 연결되는 것을 특징으로 하는 적층 패키지 어셈블리.
  3. 제1항에 있어서,
    상기 추가의 상호연결은 상기 제 1 패키지의 상기 기판의 랜드 면의 노출된 부분에 연결되는 것을 특징으로 하는 적층 패키지 어셈블리.
  4. 제1항에 있어서,
    상기 제 2 패키지는 랜드 그리드 어레이 패키지(land grid array package)인 것을 특징으로 하는 적층 패키지 어셈블리.
  5. 제1항에 있어서,
    상기 제 1 패키지는 매트릭스 몰딩 및 쏘우 단일화된 칩 스케일 패키지(matrix molded and saw singulated chip scale package)인 것을 특징으로 하는 적층 패키지 어셈블리.
  6. 제1항에 있어서,
    상기 제 2 패키지는 캐비티 몰딩된 랜드 그리드 어레이 패키지(cavity molded land grid array package)인 것을 특징으로 하는 적층 패키지 어셈블리.
  7. 제 1 항에 있어서,
    상기 제 2 패키지의 상기 기판 상의 다이 위에는 별도의 몰딩이 없는 것을 특징으로 하는 적층 패키지 어셈블리.
  8. 제 1 항에 있어서,
    상기 제 1 패키지, 상기 제 2 패키지 및 상기 주변부 상호연결 상의 어셈블리 밀봉재(assembly encapsulation)를 더 포함하여 이루어진 것을 특징으로 하는 적층 패키지 어셈블리.
  9. 제 1 항에 있어서,
    상기 제 1 패키지는 적층 다이 칩 스케일 패키지(stacked die chip scale package)인 것을 특징으로 하는 적층 패키지 어셈블리.
  10. 제1항에 있어서,
    상기 제 2 패키지는 적층 다이 랜드 그리드 어레이 패키지(stacked die land grid array package)인 것을 특징으로 하는 적층 패키지 어셈블리.
  11. 제 1 항에 있어서,
    상기 제 1 패키지 내의 상기 다이는, 와이어 본딩에 의하여 상기 제 1 패키지의 상기 기판과 상호연결되는 것을 특징으로 하는 적층 패키지 어셈블리.
  12. 제 1 항에 있어서,
    상기 제 1 패키지 내의 상기 다이는, 플립 칩 상호연결에 의해서 상기 제 1 패키지의 상기 기판과 상호연결되는 것을 특징으로 하는 적층 패키지 어셈블리.
  13. 제 1 항에 있어서,
    상기 제 2 패키지 내의 상기 다이는, 와이어 본딩에 의하여 상기 제 2 패키지의 상기 기판과 상호연결되는 것을 특징으로 하는 적층 패키지 어셈블리.
  14. 제 1 항에 있어서,
    상기 제 2 패키지 내의 상기 다이는, 플립 칩 상호연결에 의해서 상기 제 2 패키지의 상기 기판과 상호연결되는 것을 특징으로 하는 적층 패키지 어셈블리.
  15. 적층 패키지 어셈블리에 있어서,
    상기 어셈블리의 일측에서 그 중심부가 노출된 랜드 그리드 어레이 패키지 기판과 상기 어셈블리의 타측에서 일부가 노출된 칩 스케일 패키지 기판을 포함하고,
    상기 노출된 칩 스케일 패키지 기판의 일부에서 상호연결을 더 포함하고,
    상기 노출된 랜드 그리드 어레이 패키지 기판에 마운트된 추가의 구성요소를 구비하며, 그리고
    상기 추가의 구성요소는 와이어 본딩된 다이(1100)이며 그리고 상기 와이어 본딩된 다이(1100)는 캡슐화 수지를 주사 투여함(syringe dispensing)에 의해 형성되는 글롭 탑(glop top) 캡슐에 의해 커버되는 것을 특징으로 하는 적층 패키지 어셈블리.
  16. 삭제
  17. 적층 패키지 어셈블리에 있어서,
    상기 어셈블리의 일측에서 그 중심부가 노출된 랜드 그리드 어레이 패키지 기판과 상기 어셈블리의 타측에서 일부가 노출된 칩 스케일 패키지 기판을 포함하고,
    상기 노출된 랜드 그리드 어레이 패키지 기판에서 상호연결을 더 포함하며,
    상기 노출된 칩 스케일 패키지 기판의 일부에 마운트된 추가의 구성요소를 구비하며, 그리고
    상기 추가의 구성요소는 와이어 본딩된 다이(1100)이며 그리고 상기 와이어 본딩된 다이(1100)는 캡슐화 수지를 주사 투여함(syringe dispensing)에 의해 형성되는 글롭 탑(glop top) 캡슐에 의해 커버되는 것을 특징으로 하는 적층 패키지 어셈블리.
  18. 삭제
  19. 적층 패키지 어셈블리 제작방법에 있어서,
    몰딩된 LGA 패키지를 제공하는 단계, 상기 LGA 패키지는 다이 접착면과 랜드면을 갖는 기판을 포함하며, 상기 LGA 패키지는 상기 다이 접착면에 부착되고 그리고 전기적으로 상호연결되는 적어도 하나의 다이를 포함하며;
    상기 LGA 패키지의 몰드캡의 표면에 접착제를 도포하는 단계;
    단일화된(singulated) CSP를 제공하는 단계, 상기 CSP는 다이 접착면과 랜드면을 갖는 기판을 포함하며, 상기 CSP는 상기 CSP의 상기 기판의 다이 접착면에 부착되고 그리고 전기적으로 상호연결되는 적어도 하나의 다이를 포함하며;
    상기 CSP의 상기 기판의 다이 접착면과 상기 LGA 패키지의 상기 기판의 다이 접착면이 서로 마주보고 그리고 상기 CSP의 상기 기판의 랜드면과 상기 LGA 패키지의 상기 기판의 랜드면이 서로 마주보지 않도록, 상기 CSP를 반전시키고, 상기 반전된 CSP를 상기 LGA 몰드캡 상의 상기 접착제 위에 위치시키는 단계;
    상기 접착제를 경화시키는 단계;
    상기 접착제를 경화시킨 후에 플라즈마 세정을 수행하는 단계;
    상기 LGA 패키지의 상기 기판의 다이 접착면과 상기 CSP의 상기 기판의 랜드면 사이에서 주변부 상호연결(peripheral interconnection)을 형성하도록 와이어 본딩하는 단계;
    상기 와이어 본딩 후에 플라즈마 세정을 수행하는 단계;
    상기 LGA 패키지의 상기 기판의 다이 접착면, 상기 주변부 상호연결 와이어 본드들 및 와이어 루프들, 상기 CSP의 에지들, 및 상기 CSP의 상기 기판의 랜드면의 가장자리 영역을 둘러싸되, 상기 LGA 패키지의 상기 기판의 랜드면이 노출된 채로 그리고 상기 가장자리 영역의 안쪽에 위치한 상기 CSP의 상기 기판의 랜드면의 소정 영역이 노출된 채로, 몰딩을 수행하는 단계;
    상기 CSP의 상기 기판의 랜드면의 상기 노출된 소정 영역의 사이트들(sites)에 추가의 상호연결 솔더 볼들을 접착하는 단계; 및
    와이어 본딩된 다이(1100)를 상기 적층 패키지 어셈블리 위에 마운트 시키고 그리고 캡슐화 수지를 주사 투여함(syringe dispensing)에 의해 형성되는 글롭 탑(glop top) 캡슐에 의해서 상기 와이어 본딩된 다이(1100)를 커버하는 단계
    를 포함하는 것을 특징으로 하는 적층 패키지 어셈블리 제작방법.
  20. 적층 패키지 어셈블리 제작방법에 있어서,
    몰딩된 LGA 패키지를 제공하는 단계, 상기 LGA 패키지는 다이 접착면과 랜드면을 갖는 기판을 포함하며, 상기 LGA 패키지는 상기 다이 접착면에 부착되고 그리고 전기적으로 상호연결되는 적어도 하나의 다이를 포함하며;
    상기 LGA 패키지의 몰드캡의 표면에 접착제를 도포하는 단계;
    단일화된(singulated) CSP를 제공하는 단계, 상기 CSP는 다이 접착면과 랜드면을 갖는 기판을 포함하며, 상기 CSP는 상기 CSP의 상기 기판의 다이 접착면에 부착되고 그리고 전기적으로 상호연결되는 적어도 하나의 다이를 포함하며;
    상기 CSP의 상기 기판의 다이 접착면과 상기 LGA 패키지의 상기 기판의 다이 접착면이 서로 마주보고 그리고 상기 CSP의 상기 기판의 랜드면과 상기 LGA 패키지의 상기 기판의 랜드면이 서로 마주보지 않도록, 상기 CSP를 반전시키고, 상기 반전된 CSP를 상기 LGA 몰드캡 상의 상기 접착제 위에 위치시키는 단계;
    상기 접착제를 경화시키는 단계;
    상기 접착제를 경화시킨 후에 플라즈마 세정을 수행하는 단계;
    상기 LGA 패키지의 상기 기판의 다이 접착면과 상기 CSP의 상기 기판의 랜드면 사이에서 주변부 상호연결을 형성하도록 와이어 본딩하는 단계;
    상기 와이어 본딩 후에 플라즈마 세정을 수행하는 단계;
    상기 LGA 패키지의 상기 기판의 다이 접착면, 상기 주변부 상호연결 와이어 본드들 및 와이어 루프들, 상기 CSP의 에지들, 및 상기 CSP의 상기 기판의 랜드면의 가장자리 영역을 둘러싸되, 상기 LGA 패키지의 상기 기판의 랜드 면이 노출된 채로 그리고 상기 가장자리 영역의 안쪽에 위치한 상기 CSP의 상기 기판의 랜드면의 소정 영역이 노출된 채로, 몰딩을 수행하는 단계;
    상기 LGA 패키지의 상기 기판의 상기 노출된 랜드면의 사이트들에 추가의 상호연결 솔더 볼들을 접착하는 단계; 및
    와이어 본딩된 다이(1100)를 상기 적층 패키지 어셈블리 위에 마운트 시키고 그리고 캡슐화 수지를 주사 투여함(syringe dispensing)에 의해 형성되는 글롭 탑(glop top) 캡슐에 의해서 상기 와이어 본딩된 다이(1100)를 커버하는 단계
    를 포함하는 것을 특징으로 하는 적층 패키지 어셈블리 제작방법.
  21. 제19항에 있어서,
    상기 LGA 패키지의 상기 기판의 상기 노출된 랜드 면에 추가의 구성요소를 부착하고 전기적으로 연결하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 적층 패키지 어셈블리 제작방법.
  22. 제20항에 있어서,
    상기 CSP의 상기 기판의 랜드면의 노출된 소정 영역에 추가의 구성요소를 부착하고 전기적으로 연결하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 적층 패키지 어셈블리 제작방법.
  23. 적층 패키지 어셈블리 제작방법에 있어서,
    LGA의 기판을 제공하는 단계, 상기 LGA의 상기 기판은 다이 접착면과 랜드면을 가지며;
    상기 LGA의 상기 기판의 다이 접착면에 다이를 마운트하고 전기적으로 연결시키는 단계;
    상기 LGA의 상기 기판 상의 상기 다이 위에 접착제를 도포하는 단계;
    단일화된 CSP를 제공하는 단계, 상기 CSP는 다이 접착면과 랜드면을 갖는 기판을 포함하며;
    상기 CSP의 상기 기판의 다이 접착면과 상기 LGA의 상기 기판의 다이 접착면이 서로 마주보고 그리고 상기 CSP의 상기 기판의 랜드면과 상기 LGA의 상기 기판의 랜드면이 서로 마주보지 않도록, 상기 CSP를 반전시키고, 상기 반전된 CSP를 상기 LGA의 기판 상의 상기 다이 위의 접착제 위에 위치시키는 단계;
    상기 접착제를 경화시키는 단계;
    상기 접착제를 경화시킨 후에 플라즈마 세정을 수행하는 단계;
    상기 LGA의 상기 기판의 다이 접착면과 상기 CSP의 상기 기판의 랜드면 사이에서 주변부 상호연결을 형성하도록 와이어 본딩하는 단계;
    상기 와이어 본딩 다음에 플라즈마 세정을 수행하는 단계;
    상기 LGA의 상기 기판의 다이 접착면, 상기 주변부 상호연결 와이어 본드들 및 와이어 루프들, 상기 CSP의 에지들, 및 상기 CSP의 상기 기판의 랜드면의 가장자리 영역을 둘러싸되, 상기 LGA의 상기 기판의 랜드면이 노출된 채로 그리고 상기 가장자리 영역의 안쪽에 위치한 상기 CSP의 상기 기판의 랜드면의 소정 영역이 노출된 채로, 몰딩을 수행하는 단계;
    상기 LGA의 상기 기판의 노출된 랜드면의 사이트들에 추가의 상호연결 솔더 볼들을 접착하는 단계; 및
    와이어 본딩된 다이(1100)를 상기 적층 패키지 어셈블리 위에 마운트 시키고 그리고 캡슐화 수지를 주사 투여함(syringe dispensing)에 의해 형성되는 글롭 탑(glop top) 캡슐에 의해서 상기 와이어 본딩된 다이(1100)를 커버하는 단계
    를 포함하는 것을 특징으로 하는 적층 패키지 어셈블리 제작방법.
  24. 제23항에 있어서,
    상기 CSP의 상기 기판의 상기 노출된 소정 영역에 추가의 구성요소를 부착하고 전기적으로 연결하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 적층 패키지 어셈블리 제작방법.
  25. 삭제
  26. 삭제
  27. 삭제
KR1020077025326A 2005-03-31 2006-03-31 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리 KR101172527B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US66727705P 2005-03-31 2005-03-31
US60/667,277 2005-03-31
US69218205P 2005-06-20 2005-06-20
US60/692,182 2005-06-20
US11/306,628 2006-01-04
US11/306,628 US7364945B2 (en) 2005-03-31 2006-01-04 Method of mounting an integrated circuit package in an encapsulant cavity
PCT/US2006/012394 WO2006105514A2 (en) 2005-03-31 2006-03-31 Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides

Publications (2)

Publication Number Publication Date
KR20080069512A KR20080069512A (ko) 2008-07-28
KR101172527B1 true KR101172527B1 (ko) 2012-08-10

Family

ID=37054224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025326A KR101172527B1 (ko) 2005-03-31 2006-03-31 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리

Country Status (5)

Country Link
US (1) US7372141B2 (ko)
JP (1) JP2008535273A (ko)
KR (1) KR101172527B1 (ko)
TW (1) TWI423401B (ko)
WO (1) WO2006105514A2 (ko)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
TWI442520B (zh) * 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
TWI268628B (en) * 2005-08-04 2006-12-11 Advanced Semiconductor Eng Package structure having a stacking platform
US7723146B2 (en) * 2006-01-04 2010-05-25 Stats Chippac Ltd. Integrated circuit package system with image sensor system
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
US20070187836A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate, with back-to-back die combination
US7981702B2 (en) * 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
US7986043B2 (en) * 2006-03-08 2011-07-26 Stats Chippac Ltd. Integrated circuit package on package system
US7501697B2 (en) * 2006-03-17 2009-03-10 Stats Chippac Ltd. Integrated circuit package system
TWI296148B (en) * 2006-04-28 2008-04-21 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
TWI339436B (en) * 2006-05-30 2011-03-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI298198B (en) * 2006-05-30 2008-06-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
US20080093723A1 (en) * 2006-10-19 2008-04-24 Myers Todd B Passive placement in wire-bonded microelectronics
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7807508B2 (en) * 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7687897B2 (en) * 2006-12-28 2010-03-30 Stats Chippac Ltd. Mountable integrated circuit package-in-package system with adhesive spacing structures
US8685792B2 (en) * 2007-03-03 2014-04-01 Stats Chippac Ltd. Integrated circuit package system with interposer
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US8409920B2 (en) * 2007-04-23 2013-04-02 Stats Chippac Ltd. Integrated circuit package system for package stacking and method of manufacture therefor
US7829998B2 (en) 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US8445325B2 (en) 2007-05-04 2013-05-21 Stats Chippac, Ltd. Package-in-package using through-hole via die on saw streets
US7723159B2 (en) * 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
US7777354B2 (en) * 2007-06-05 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with leaded package
KR100874926B1 (ko) * 2007-06-07 2008-12-19 삼성전자주식회사 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템
US20110024890A1 (en) 2007-06-29 2011-02-03 Stats Chippac, Ltd. Stackable Package By Using Internal Stacking Modules
SG148901A1 (en) * 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
US7944047B2 (en) * 2007-09-25 2011-05-17 Qimonda Ag Method and structure of expanding, upgrading, or fixing multi-chip package
TW200917431A (en) * 2007-10-05 2009-04-16 Advanced Semiconductor Eng Stacked-type chip package structure and method of fabricating the same
US8110905B2 (en) * 2007-12-17 2012-02-07 Stats Chippac Ltd. Integrated circuit packaging system with leadframe interposer and method of manufacture thereof
US9236319B2 (en) * 2008-02-29 2016-01-12 Stats Chippac Ltd. Stacked integrated circuit package system
TWI358816B (en) * 2008-03-19 2012-02-21 Chipmos Technologies Inc Chip package structure
US8247894B2 (en) * 2008-03-24 2012-08-21 Stats Chippac Ltd. Integrated circuit package system with step mold recess
US7750454B2 (en) * 2008-03-27 2010-07-06 Stats Chippac Ltd. Stacked integrated circuit package system
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8093722B2 (en) * 2008-05-27 2012-01-10 Mediatek Inc. System-in-package with fan-out WLCSP
US7838975B2 (en) 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
US8310051B2 (en) 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
US7683469B2 (en) * 2008-05-30 2010-03-23 Stats Chippac Ltd. Package-on-package system with heat spreader
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US8270176B2 (en) 2008-08-08 2012-09-18 Stats Chippac Ltd. Exposed interconnect for a package on package system
US8063475B2 (en) * 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
US8803330B2 (en) * 2008-09-27 2014-08-12 Stats Chippac Ltd. Integrated circuit package system with mounting structure
US8723302B2 (en) * 2008-12-11 2014-05-13 Stats Chippac Ltd. Integrated circuit package system with input/output expansion
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US20100213588A1 (en) * 2009-02-20 2010-08-26 Tung-Hsien Hsieh Wire bond chip package
US20100213589A1 (en) * 2009-02-20 2010-08-26 Tung-Hsien Hsieh Multi-chip package
US8743561B2 (en) 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8222722B2 (en) * 2009-09-11 2012-07-17 St-Ericsson Sa Integrated circuit package and device
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
KR101038316B1 (ko) * 2009-11-25 2011-06-01 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) * 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
CN102153045B (zh) * 2010-02-12 2015-03-11 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
DE102010040370B4 (de) * 2010-09-08 2016-10-06 Robert Bosch Gmbh MEMS-Mikrofon-Package
TWI559480B (zh) * 2010-09-15 2016-11-21 史達晶片有限公司 藉由使用內部堆疊模組的可堆疊封裝
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
TWI455265B (zh) * 2010-11-01 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
KR101828386B1 (ko) * 2011-02-15 2018-02-13 삼성전자주식회사 스택 패키지 및 그의 제조 방법
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8481420B2 (en) * 2011-03-15 2013-07-09 Stats Chippac Ltd. Integrated circuit packaging system with lead frame stacking module and method of manufacture thereof
TWI419270B (zh) * 2011-03-24 2013-12-11 Chipmos Technologies Inc 封裝堆疊結構
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
JP6128993B2 (ja) * 2013-06-28 2017-05-17 キヤノン株式会社 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
KR101546575B1 (ko) 2013-08-12 2015-08-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
CN104760920B (zh) 2014-01-02 2017-01-04 意法半导体研发(深圳)有限公司 具有mems ic的紧凑电子封装体和相关方法
US9527723B2 (en) 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
US20150282367A1 (en) * 2014-03-27 2015-10-01 Hans-Joachim Barth Electronic assembly that includes stacked electronic components
SG11201610172WA (en) 2014-07-07 2017-01-27 Intel Ip Corp Package-on-package stacked microelectronic structures
KR102307490B1 (ko) 2014-10-27 2021-10-05 삼성전자주식회사 반도체 패키지
US9802813B2 (en) * 2014-12-24 2017-10-31 Stmicroelectronics (Malta) Ltd Wafer level package for a MEMS sensor device and corresponding manufacturing process
DE102015008503A1 (de) * 2015-07-03 2017-01-05 TE Connectivity Sensors Germany GmbH Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils
KR101712837B1 (ko) * 2015-11-09 2017-03-07 주식회사 에스에프에이반도체 Pip 구조를 갖는 반도체 패키지 제조 방법
US9666539B1 (en) 2015-12-03 2017-05-30 International Business Machines Corporation Packaging for high speed chip to chip communication
FR3060851B1 (fr) * 2016-12-20 2018-12-07 3D Plus Module optoelectronique 3d d'imagerie
US10553542B2 (en) * 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
US10381301B2 (en) 2017-02-08 2019-08-13 Micro Technology, Inc. Semiconductor package and method for fabricating the same
KR102448238B1 (ko) * 2018-07-10 2022-09-27 삼성전자주식회사 반도체 패키지
TWI708533B (zh) * 2019-07-02 2020-10-21 華泰電子股份有限公司 半導體封裝件及其製法
US11282778B2 (en) * 2019-12-04 2022-03-22 Advanced Semiconductor Engineering, Inc. Interposer between a conductive substrate and plurality of semiconductor components
US20210320085A1 (en) * 2020-04-09 2021-10-14 Nanya Technology Corporation Semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320013A (ja) 2000-05-10 2001-11-16 Sharp Corp 半導体装置およびその製造方法
WO2004034433A2 (en) * 2002-10-08 2004-04-22 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446620A (en) 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
FR2670322B1 (fr) 1990-12-05 1997-07-04 Matra Espace Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
FR2694840B1 (fr) 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US5340771A (en) 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5444296A (en) 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
US5436203A (en) 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
MY112145A (en) 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US5652185A (en) 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US5719440A (en) 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5952725A (en) 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US6075289A (en) 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5898219A (en) 1997-04-02 1999-04-27 Intel Corporation Custom corner attach heat sink design for a plastic ball grid array integrated circuit package
JPH10294423A (ja) 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5982633A (en) 1997-08-20 1999-11-09 Compaq Computer Corporation Opposed ball grid array mounting
JP3834426B2 (ja) 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
CA2218307C (en) 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP3644662B2 (ja) 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US5899705A (en) 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
JP2000208698A (ja) 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
TW432550B (en) 1998-02-07 2001-05-01 Siliconware Precision Industries Co Ltd Method of encapsulating a chip
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6034875A (en) 1998-06-17 2000-03-07 International Business Machines Corporation Cooling structure for electronic components
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2000058691A (ja) 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
US6201302B1 (en) 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies
JP3685947B2 (ja) 1999-03-15 2005-08-24 新光電気工業株式会社 半導体装置及びその製造方法
US6118176A (en) 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
US6890798B2 (en) 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
US6238949B1 (en) 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
JP3526788B2 (ja) 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
SG87046A1 (en) 1999-08-17 2002-03-19 Micron Technology Inc Multi-chip module with stacked dice
US6424033B1 (en) 1999-08-31 2002-07-23 Micron Technology, Inc. Chip package with grease heat sink and method of making
KR100533673B1 (ko) 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP2001156212A (ja) 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP2001094045A (ja) 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
JP3485507B2 (ja) 1999-10-25 2004-01-13 沖電気工業株式会社 半導体装置
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6376904B1 (en) 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
KR100335717B1 (ko) 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
US6462421B1 (en) 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
JP2001308262A (ja) 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
TW445610B (en) 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
TW459361B (en) 2000-07-17 2001-10-11 Siliconware Precision Industries Co Ltd Three-dimensional multiple stacked-die packaging structure
US6472758B1 (en) 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP2002040095A (ja) 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
US6607937B1 (en) 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
US6593648B2 (en) 2000-08-31 2003-07-15 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board and electronic equipment
JP4570809B2 (ja) 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
US6492726B1 (en) 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
JP2002118201A (ja) 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
TW459363B (en) 2000-11-22 2001-10-11 Kingpak Tech Inc Integrated circuit stacking structure and the manufacturing method thereof
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6340846B1 (en) 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
US6777819B2 (en) 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
US6734539B2 (en) 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
JP2002208656A (ja) 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
US6388313B1 (en) 2001-01-30 2002-05-14 Siliconware Precision Industries Co., Ltd. Multi-chip module
JP2002231885A (ja) 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2002261232A (ja) * 2001-03-01 2002-09-13 Hitachi Ltd 半導体装置
JP4780844B2 (ja) 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
TW502408B (en) 2001-03-09 2002-09-11 Advanced Semiconductor Eng Chip with chamfer
JP2002280516A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体モジュール
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US6400007B1 (en) 2001-04-16 2002-06-04 Kingpak Technology Inc. Stacked structure of semiconductor means and method for manufacturing the same
US6528408B2 (en) * 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
JP2002373969A (ja) 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US6900528B2 (en) 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
KR100445073B1 (ko) 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6847105B2 (en) 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6599779B2 (en) 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
TW523887B (en) 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US20030113952A1 (en) * 2001-12-19 2003-06-19 Mahesh Sambasivam Underfill materials dispensed in a flip chip package by way of a through hole
TW523894B (en) 2001-12-24 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor device and its manufacturing method
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US7034388B2 (en) * 2002-01-25 2006-04-25 Advanced Semiconductor Engineering, Inc. Stack type flip-chip package
JP2003273317A (ja) 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
JP3688249B2 (ja) 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3550391B2 (ja) 2002-05-15 2004-08-04 沖電気工業株式会社 半導体装置及びその製造方法
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
KR100442880B1 (ko) 2002-07-24 2004-08-02 삼성전자주식회사 적층형 반도체 모듈 및 그 제조방법
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
US7109574B2 (en) * 2002-07-26 2006-09-19 Stmicroelectronics, Inc. Integrated circuit package with exposed die surfaces and auxiliary attachment
US6838761B2 (en) 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
JP2004134591A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体集積回路装置の製造方法
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
KR100621991B1 (ko) * 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
TW576549U (en) * 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
US6818980B1 (en) 2003-05-07 2004-11-16 Asat Ltd. Stacked semiconductor package and method of manufacturing the same
TWI299551B (en) 2003-06-25 2008-08-01 Via Tech Inc Quad flat no-lead type chip carrier
US6930378B1 (en) 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
KR100564585B1 (ko) * 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
US20060138631A1 (en) * 2003-12-31 2006-06-29 Advanced Semiconductor Engineering, Inc. Multi-chip package structure
US20060065958A1 (en) * 2004-09-29 2006-03-30 Pei-Haw Tsao Three dimensional package and packaging method for integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320013A (ja) 2000-05-10 2001-11-16 Sharp Corp 半導体装置およびその製造方法
WO2004034433A2 (en) * 2002-10-08 2004-04-22 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package

Also Published As

Publication number Publication date
TWI423401B (zh) 2014-01-11
US7372141B2 (en) 2008-05-13
WO2006105514A3 (en) 2007-09-20
US20060220209A1 (en) 2006-10-05
JP2008535273A (ja) 2008-08-28
WO2006105514A2 (en) 2006-10-05
TW200707669A (en) 2007-02-16
KR20080069512A (ko) 2008-07-28

Similar Documents

Publication Publication Date Title
KR101172527B1 (ko) 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
KR101213661B1 (ko) 칩 스케일 패키지 및 제 2 기판을 포함하고 있으며 상부면및 하부면에서 노출된 기판 표면들을 갖는 반도체 어셈블리
KR101120122B1 (ko) 제 2 기판을 포함하며 상부면 및 하부면에서 노출된 기판표면들을 갖는 반도체 패키지
US7645634B2 (en) Method of fabricating module having stacked chip scale semiconductor packages
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US6861288B2 (en) Stacked semiconductor packages and method for the fabrication thereof
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
KR20050074961A (ko) 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
US7977780B2 (en) Multi-layer package-on-package system
TWI469301B (zh) 堆疊封裝間具有線接點互連之半導體多重封裝模組
US20070052082A1 (en) Multi-chip package structure
KR101473313B1 (ko) 적층 패키지, 그의 제조 방법 및 적층 패키지를 갖는디지털 기기
JP2003060126A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150723

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180726

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 8