JP2006502596A - 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール - Google Patents

裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール Download PDF

Info

Publication number
JP2006502596A
JP2006502596A JP2005501141A JP2005501141A JP2006502596A JP 2006502596 A JP2006502596 A JP 2006502596A JP 2005501141 A JP2005501141 A JP 2005501141A JP 2005501141 A JP2005501141 A JP 2005501141A JP 2006502596 A JP2006502596 A JP 2006502596A
Authority
JP
Japan
Prior art keywords
package
module
die
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005501141A
Other languages
English (en)
Other versions
JP2006502596A5 (ja
Inventor
マーコス カーネゾス
フリン カーソン
Original Assignee
チップパック，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/618,933 external-priority patent/US7034387B2/en
Application filed by チップパック，インク． filed Critical チップパック，インク．
Publication of JP2006502596A publication Critical patent/JP2006502596A/ja
Publication of JP2006502596A5 publication Critical patent/JP2006502596A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

半導体マルチパッケージモジュールは、基板に取り付けられたダイを含む積み重ねられた下側及び上側パッケージを有し、前記上側及び下側基板は、ワイヤボンディングにより相互接続され、前記上側パッケージは、裏返しにされる。また、マルチパッケージモジュールの製造方法は、裏返しの方向性を有する上側基板を含む下側のモールドされたパッケージを、下側パッケージの上側表面の上に供給し、上側及び下側基板の間においてワイヤボンドＺ軸相互接続を形成する。

Description

本発明は、半導体パッケージングに関する。
携帯電話、モバイル・コンピューティング、及び様々な消費者製品などのポータブルなエレクトロニクス製品は、最低限のコストで、限られたフットプリント（設置面積）と最小の厚さと重量で、より高い半導体機能性と性能とを要求する。このことは、業界において、個々の半導体チップの集積を増大させてきた。
ごく最近では、業界においては、「Ｚ軸」上での集積化、即ち、チップを積み重ねることの実現化が始まっており、一つのパッケージの中に五つのチップを積み重ねたものまでが用いられている。これにより、５×５ｍｍから４０×４０ｍｍの範囲内の１チップのパッケージフットプリントを有する密なチップ構造がもたらされ、厚みも２．３ｍｍから０．５ｍｍとだんだん薄くなってきている。積み重ねられたダイを有するパッケージ（スタックダイパッケージ）のコストは、単一のダイのパッケージのコストより増分だけ増大するだけであり、アセンブリの歩留まりは、個々のパッケージにおけるダイのパッケージのパッケージングに比較して競争力のある最終的なコストを確約する程度に十分高い。
積み重ねられたダイを有するパッケージに積み重ねられ得るチップの数を主に現実的に制限するのは、積み重ねられたを有するダイパッケージの低い最終テスト歩留まりである。パッケージのダイによっては、ある程度欠陥が避けられない場合があり、それゆえ、最終パッケージテストの歩留まりは、それぞれが常に１００％より低い個々のダイテストの歩留まりの積となる。このことは、たとえたった二つのダイのみがパッケージ内に積み重ねられる場合であっても、それらのうちの一つが設計の複雑さ又は技術により歩留まりが低い場合には、特に問題となるものである。
他にも制限となるのは、パッケージのワット損（power dissipation）である。熱は一方のダイから他方に伝達され、マザーボードへのはんだボールを通して以外には有効な消散（dissipation）パスが全くない。
さらに制限となるのは、どちらのダイにも電気遮蔽がないことによって発生する、積み重ねられたダイの間、特に、ＲＦとデジタルダイとの間での電磁干渉である。
“Ｚ軸”上で集積化することについての別のアプローチは、マルチパッケージモジュールを形成するために、ダイパッケージを積み重ねることである。積み重ねられたパッケージは、積み重ねられたダイを有するパッケージに比べて、多くの利点をもたらし得る。
例えば、ダイを有するそれぞれのパッケージを電気的にテスト可能であり、それが申し分ない性能を示さない限り、パッケージが積み重ねられる前に拒絶される。結果として、積み重ねられたマルチパッケージモジュールの最終的な歩留まりは、最大限まで高められる。
積み重ねられたパッケージにおいて、モジュールの頂部、及び、積み重ねられたパッケージ間にヒートスプレッダー（放熱部材）を挿入することにより、より効率的な冷却が提供され得る。
パッケージを積み重ねることにより、ＲＦダイの電磁遮蔽が可能となり、モジュールの中の他のダイとの干渉が回避される。
各ダイ又は複数のダイは、ワイヤボンディング又はフリップチップなどのチップタイプ及び構造のために、性能を最大化しコストを最小化するのに最も効果的な第一レベルの相互接続技術を用いて、積み重ねられたそれぞれのパッケージの中にパッケージ可能である。
積み重ねられたマルチパッケージモジュール内のパッケージ間のＺ軸方向相互接続は、製造可能性、設計柔軟性及びコストの見地から、決定的に重要な技術である。提案されているＺ軸相互接続は、周辺のはんだボール接続、及び、ボトムパッケージのトップの上で折り畳まれるフレキシブル基板を含む。積み重ねられたマルチパッケージモジュールにおけるＺ軸相互接続のために、周辺のはんだボールを使用すると、形成可能な接続の数を制限し、設計自由度を制限し、より厚くより高いコストのパッケージとなってしまう。フレキシブル折り曲げ基板の使用は、原理上は設計自由度のために提供されるが、折り曲げ工程の製造設備は確立されていない。また、フレキシブル折り曲げ基板は、二層の金属層フレックス基板を必要とし、これらは非常に高価である。さらに、折り曲げられたフレキシブル基板によるアプローチは、二層の金属層基板の回路の径路設計における制限のため、低いピンカウントのアプリケーションに限定される。
様々なＺ軸相互接続構造について、図１Ａ、図１Ｂ及び図２〜図４を参照してさらに詳しく説明される。
図１Ａは、積み重ねられたマルチパッケージモジュール（“ＭＰＭ”）中のボトムパッケージとして用いられ得る、業界で確立された標準のボールグリッドアレイ（“ＢＧＡ”）パッケージの構造を説明する断面図である。ＢＧＡは、一般に１０で示され、少なくとも一つの金属層を有する基板１２の上に取り付けられるダイ１４を含む。基板としては、例えば、２〜６層の金属層を有するラミネート、又は４〜８層の金属層を有するビルドアップ基板、或いは１〜２層の金属層を有するフレキシブルポリイミドテープ、又はセラミックの積層基板などを含む様々な基板タイプのいずれもが用いられ得る。図１Ａで例示される基板１２は、二層の金属層１２１，１２３を有し、それぞれは、適切な回路を提供すべくパターンが形成され、ビア１２２によって接続される。ダイは、通常、図１Ａにおいて１３で示される、一般にダイアタッチエポキシと称される接着剤を用いて、基板の表面に取り付けられる。そして、ダイが取り付けられ得る基板の表面は、使用時において特定の方位を必要としないが、図１の構造において、ダイ取り付け表面は“上側”表面と称され、その表面上の金属層は“上側”金属層と称され得る。
図１ＡのＢＧＡにおいて、ダイは、基板の上側金属層上のワイヤボンドサイトの上にワイヤボンドされ、電気的接続を確立する。ダイ１４及びワイヤボンド１６は、モールドコンパウンド１７によってカプセル化（封止）され、該モールドコンパウンド１７は、処理操作を容易にするために、周囲や機械的ストレスからの保護を提供し、識別の目的でマークを施すための表面を提供する。はんだボール１８は、コンピュータなどの最終製品のマザーボード（図示しない）に相互接続を提供するために、基板の下側金属層の上のボンディングパッドの上にリフローされる。はんだマスク１２５，１２７は、（例えば、ワイヤボンド１６やはんだボール１８をボンドするためのワイヤボンドサイトやボンディングパッドなどの）電気的接続のためのボンディングサイトにおいて、下にある金属が露出するように、金属層１２１，１２３の上でパターンを形成される。
図１Ｂは、ＢＧＡの構造を説明する断面図であり、該ＢＧＡは、モールド１１７がダイ及びワイヤボンドだけでなく、基板をも完全にカバーすることを除き、図１Ａに示されたＢＧＡと概ね同様である。図１Ｂのモールドの構造は、モールドコンパウンドを多くのＢＧＡのアレイの上に施し、モールドを硬化させ、それから、カプセル化されたパッケージを、例えばソー（のこぎり）シンギュレーション（singulation；個片化）により分離することによって形成される。一般に、そのようなパッケージ中のモールドは、パッケージの端部に垂直の壁を有する。そのようなパッケージでは、図１ＡのようなＢＧＡとは異なり、基板１２の上側わずかな部分も露出せず、従って、電気のトレースが基板の上側表面の上に露出しない。多くの小さなパッケージ、ここではソーシンギュレートされた（saw singulated；個々に分割された、個片化された）パッケージは、しばしば“チップスケールパッケージ”と称される。
図２は、一般に２０で示される、二重に積み重ねられた（２−スタック）ＭＰＭの例の構造を説明する断面図であり、Ｚ軸相互接続がはんだボールによって形成される。このＭＰＭにおいて、第一のパッケージ（“ボトム”パッケージと称され得る。）は、図１Ａに例示するように標準ＢＧＡと同様である。（そして、同様の参照数字は、図１Ａ及び図２におけるボトムパッケージの同様の機構を指し示すために使用される。）第二のパッケージ（“トップ”パッケージと称され得る。）は、ボトムパッケージの上に積み重ねられる。該第二のパッケージは、それらがボトムＢＧＡのカプセル体と干渉することなくＺ軸相互接続を達成するように、トップパッケージの中のはんだボールがトップパッケージ基板の周囲に配置されることを除き、構造において、図１Ｂのパッケージに類似している。（同様な参照数字は、図１Ｂ及び図２におけるトップパッケージの同様の機構を指し示すために使用される。）特に、図２中のトップパッケージは、少なくとも一つの金属層を有する基板２２の上に取り付けられたダイ２４を含む。図２で例示されるトップパッケージ基板２２は、二層の金属層２２１，２２３を有し、それぞれは、適切な回路を提供すべくパターンが形成され、ビア２２２によって接続される。ダイは、通常、図２において２３で示される、一般にダイアタッチエポキシと称される接着剤を用いて、基板の表面（“上側”表面）に取り付けられる。
図２のＭＰＭにおけるトップパッケージにおいて、ボトムパッケージにおけるのと同様に、ダイは、電気的接続を確立するために、基板の上側金属層の上のワイヤボンドサイトの上にワイヤボンドされる。トップパッケージのダイ２４及びワイヤボンド２６は、トップパッケージのモールドコンパウンド２７によってカプセル化される。はんだボール２８は、ボトムパッケージにＺ軸相互接続を提供するために、トップパッケージ基板の下側金属層の周辺の縁部に位置するボンディングパッドの上にリフローされる。はんだマスク２２５，２２７は、（例えばワイヤボンド２６やはんだボール２８をワイヤボンドするためのワイヤボンドサイトやボンディングパッドなどの）電気的接続のためのボンディングサイトにおいて、下にある金属が露出するように、金属層２２１，２２３の上でパターンを形成される。
図２のＭＰＭにおけるＺ軸相互接続は、トップパッケージ基板の下側金属層上の周辺のボンディングパッドに取り付けられたはんだボール２８が、ボトムＢＧＡの上側金属層の上の周辺のボンディングパッド上へリフローすることによって達成される。このタイプのＺ軸相互接続は、上側及び下側の基板が、相互接続ボールに適合するパッドを備えるように設計されることを要する。パッケージの一方が、異なるパッド配置（異なるサイズ又は異なるデザイン）の基板を有するものと交換される場合には、それに応じて、他方のパッケージの基板も再構成されなければならない。このことは、ＭＰＭの製造コストを増大させることとなる。この構造において、トップ及びボトムパッケージ間の距離ｈは、ボトムパッケージのカプセルの高さと少なくとも同程度でなければならず、それは０．２５ｍｍ以上であり得るが、一般に、０．５ｍｍ〜１．５ｍｍの範囲である。従って、はんだボール２８の直径は、リフローされる際に、ボトムＢＧＡのボンディングパッドとうまく接触することができる程度に大きくなければならず、即ち、はんだボール２８の直径は、カプセル体の高さより大きくなければならない。より大きなボール直径は、より大きなボールピッチを要求し、有効な空間に納めることができるボールの数を制限することになる。また、はんだボールの周辺の配置により、ボトムＢＧＡは、標準ＢＧＡのモールドキャップよりかなり大きくならざるを得ない。さらに、はんだボールの周辺の配置は、全体のパッケージサイズを増大させる（サイズは、ボール列及びボールピッチの数に従って増大する。）。小さなＢＧＡにおいて、通常チップスケールパッケージ（“ＣＳＰ”）と称されるパッケージのボディサイズは、ダイより１．７ｍｍ大きい。標準のＢＧＡでは、ボディサイズは、モールドキャップより約２〜３ｍｍ程度大きいかもしれない。さらに、そのような構造においては、トップパッケージは、それがずっと少ない相互接続を備える小さなチップを含み得るとしても、ボトムパッケージと同等のサイズで形成されなければならない。この構造では、トップパッケージ基板は、電気の接続を容易にするために、少なくとも二層の金属層を有する必要がある。
図３は、３０で一様に示される公知の２−スタックフリップチップＭＰＭの構造を例示する断面図である。この構造において、ボトムＢＧＡフリップチップパッケージは、ダイ３４が（はんだバンプ、金スタッドバンプ又は異方性導電フィルム若しくはペーストなどの）フリップチップバンプ３６によって接続される、パターンを形成された金属層３１を有する基板３２を含む。フリップチップバンプは、ダイの動作表面（active surface）上のバンプパッドのパターンを形成された配列に取り付けられる。そして、ダイの動作表面は、基板の上方を向くパターンを形成された金属層との関係で下を向くため、そのような配置は、“下向きダイ”フリップチップパッケージと称され得る。ダイ及び基板の間のポリマーアンダーフィル３３は、周囲から保護し、構造に対する機械的な完全性を加える。基板が上側表面の上のみに金属層を有するそのようなフリップチップパッケージは、はんだビア３５を介して金属層に接続されたはんだボール３８によって下の回路（図示しないマザーボードなど）に接続される。
この構造におけるトップＢＧＡは、該トップＢＧＡが、トップ基板の周囲においてのみ（トップ基板のはんだビア３３５を介して）金属層３３１に接続するＺ軸相互接続はんだボール３３８を有することを除き、ボトムＢＧＡと同様である。はんだボール３３８は、Ｚ軸相互接続を提供するボトム基板の金属層３１の上にリフローされる。特に、この構造のトップＢＧＡは、トップＢＧＡダイ３３４がフリップチップバンプ３３６によって接続されるパターンを形成された金属層３３１を有する基板３３２を含む。トップＢＧＡダイと基板の間には、ポリマーアンダーフィル３３３がある。図３のような構造は、高い電気的性能のアプリケーションにとってより適切なものであるが、図２に示されたタイプの形態と同様の制限を有する。それは、ボトムＢＧＡがモールドを全く有さず、パッケージの間の接続のためにトップＢＧＡの周囲でより小さな直径（ｈ）のはんだボールが使用可能であるという点で、図２の構造を改良したものである。
特に、この構造は、例えば、Ｚ軸相互接続を容易にするために、同じ位置に同じ接続を有する同一のメモリーチップのスタックを含むモジュールにとって、より適切である。一方、互いに積み重なる位置にない接続ポイントを有する異なったチップを有するパッケージを積み重ねるのには適切でない。図２の構造と同様に、はんだボールの周辺の配置は、相互接続の数を制限する。さらに、パッケージは必ず同等のサイズをもっていなければならず、一方のパッケージのチップが他方のものより小さい場合には、小さいチップを有するパッケージは、より高いコストを課して、大きいサイズにせざるを得ない。
図４は、４０で一様に示された既知の２−スタックに折り畳まれたフレキシブル基板ＭＰＭの例の構造を説明する断面図である。図４の構造のボトムパッケージは、ダイが小さなビームを介して基板の第一金属層にボンドされる二層の金属層のフレキシブル基板を有する。ボトムパッケージ基板の第二金属層は、マザーボード（図示しない）などの下にある回路との接続のために、はんだボールを有する。基板は、パッケージの頂部を超えて折り曲げるのに十分大きく、従って、トップパッケージのはんだボールの配列によって（以下に例示するように）トップパッケージに接続可能なように電気的相互接続ラインが上向きになる。ダイの周りとダイと上で折り畳まれた基板の間の空間は、保護と剛性を与えるためにカプセル化される。
図４を参照すると、二層の金属層ボトムパッケージ基板４２は、第一金属層１４１と第二金属層１４３とを含み、それぞれは、適切な回路を提供するためにパターンを形成され、ビア１４２を介して接続される。ボトム基板の一部の上の第一金属層の一部は、ボトムパッケージダイ４４の動作表面の上に、相互接続パッドの配列に対応するよう配置された片持ち梁（カンチレバー）ビーム又はタブ４６の配列が現れるように（例えば多数並んだパンチを用いて）処理される。“ダイ取り付け部”と称され得る基板４２の当該部分の上において、第一金属層１４１は、上方を向く。ダイは、動作表面を下にして、基板のダイ取り付け部の上に位置合わせされ、カンチレバー及び対応する相互接続パッドは、電気の接続を達成するために、一般的には例えば、圧力、熱及び超音波エネルギーの組み合わせを用いる“熱音波”プロセスによって接続される。ダイ４４は、一般的にダイアタッチエポキシなどの接着剤４３を用いて、フレキシブル基板４２のダイ取り付け部に取り付けられる。ボトムパッケージ基板４２の第二金属層１４３は、基板のダイ取り付け部の下方を向く。はんだボール４８は、下にある回路（図示しない）にＭＰＭを相互接続するための第二金属層１４３の下方を向く部分の上の配列上に配置されたボンディングパッド上にリフローされる。はんだマスク１４７は、第二金属レイヤ１４３上にパターンを形成され、電気的接続のためのボンディングサイトとして、下の金属が露出される。このボンディングサイトには、後述するように、はんだボール４８による下の回路との接続のためのボンドパッド、及び、はんだボール１８によるトップパッケージとの接続のためのボンドパッドが含まれる。
ボトムパッケージ基板４２の別の部分、即ち、ダイ取り付け部に隣接して延設される部分は、ボトムパッケージダイ４４の上に折り畳まれる。第一金属層１４３は、フレキシブル基板４２のこの折り重ねられた部分の上で、上方を向く。図４の構造の中で、トップパッケージは概ね図１のＢＧＡと同様であり、ダイは、電気的接続を確立するために基板の上側金属層の上でワイヤボンドサイトの上にワイヤボンドされる。特に、トップパッケージダイ１４は、（この例では）二層の金属層１２１，１２３を有する基板１２に取り付けられ、それぞれは、適切な回路を提供するためにパターンを形成され、ビア１２２によって接続される。ダイは、通常ダイアタッチエポキシなどの接着剤１３を用いて、トップパッケージ基板の上側表面に取り付けられる。ダイ１４及びワイヤボンド１６は、モールドコンパウンド１７によってカプセル化され、該モールドコンパウンド１７は、処理操作を容易にするために、周囲や機械的ストレスからの保護を提供し、識別の目的でマークを施すための表面を提供する。はんだボール１８は、トップ及びボトムパッケージの間でＺ軸相互接続を提供するために、折り重ねられたボトムパッケージ基板の上方を向く金属層の上のボンディングパッド１４３の上にリフローされる。
図４のような構造の利点は、トップパッケージの中ではんだボールの完全な配列を適応させるため、及び、二つのパッケージの間でより複雑な相互接続を適応させるために、折り畳まれた基板が折り畳まれたボトムパッケージ基板の上方を向く表面の上に、十分な領域を提供することである。また、それは、パッケージのフットプリントを小さくする。一方、この構造の主に不利な点は、基板のコストの高さと、折り畳む技術及び設備の不便さである。
折り畳む技術及び設備がない場合には、２−スタックの折り畳まれたフレキシブル基板ＭＰＭ構造の製造は、より複雑で、より高価となる。二つの基板は、パッドが相互接続ボールに適合するように設計される必要がある。パッケージの一方が、異なるパッド配置（異なるサイズ又は異なるデザイン）の基板を有するものと交換される場合には、それに応じて、他方のパッケージの基板も再構成されなければならない。このことは、ＭＰＭの製造コストを増大させることとなる。さらに、トップからボトムパッケージへの全ての相互接続は、パッケージの一端部において、フレキシブル基板の折り畳まれた部分を通る経路とされなければならない。このことは、経路の密度を増大させ、経路長を増大させ、結果として、ＭＰＭのインダクタンスを高め、電気的性能を低下させることとなる。
これら全ての積み重ねられたパッケージ構造に共通の課題は、各パッケージの事前テストを可能とし、ＭＰＭ製造の最終試験歩留まりをより高くすることである。
本発明は、マルチパッケージモジュールを対象とするものである。本発明によると、ＭＰＭの積み重ねられたパッケージの間のＺ軸相互接続は、ワイヤボンドに基づくものであり、上側パッケージは裏返しにされる（反転される）。一般に、本発明は、ボトム（下側）パッケージと少なくとも一つの裏返しにされたトップ（上側）パッケージとを含む種々の積み重ねられたパッケージの種々の構造を特徴とし、種々のパッケージをワイヤボンディングに基づくＺ軸相互接続によって積み重ね、相互接続する方法を特徴とする。
本発明に係るマルチパッケージモジュールにおいて、パッケージの積み重ねは、様々なＢＧＡのいずれか及び／又は様々なランドグリッドアレイ（ＬＧＡ）パッケージのいずれか及び／又は様々なバンプチップキャリアパッケージのいずれかを含むことができる。即ち、パッケージの積み重ねは、ワイヤボンド及び／又はフリップチップパッケージを含むとしてもよいし、積み重ねの中又は上における一つ以上のヒートスプレッダーにより可能となる熱機能強化の機構を含むとしてもよいし、トップ又はボトムのＢＧＡ又はＬＧＡのいずれかにボンドされたフリップチップボンドダイを有する一つ以上のパッケージを含むとしてもよいし、積み重ねられ又は並べられたパッケージ内に１より多いダイを有する一つ以上のＢＧＡ及び／又はＬＧＡを含むとしてもよいし、一つ以上のパッケージの電磁シールドを含むとしてもよいし、ラミネート、ビルドアップ、フレキシブル又はセラミックのような、Ｚ軸相互接続パッドがパッケージの周辺にボンディング可能に形成されるいずれの基板を含むとしてもよい。
全般的な一側面として、本発明は、積み重ねられた下側及び上側パッケージを有するマルチパッケージモジュールを特徴とし、それぞれのパッケージは、基板に取り付けられるダイを有し、上側パッケージが裏返しにされ、上側及び下側基板がワイヤボンディングにより相互接続される。
本発明は、優れた加工性、高い設計自由度、及び低コストにより、薄型で小さいフットプリントを有する、卓越したパッケージモジュールの製造性を提供する。ワイヤボンドＺ軸相互接続は、業界で確立されており、最低限のコストの相互接続技術であり、大きく変更することなく本発明の積み重ねられたマルチパッケージモジュールに直接適用可能である。これはまた、ワイヤ長さによりブリッジされるＬＧＡに対するＢＧＡの相対的なサイズについての設計自由度を提供する。利用可能な技術及び装置を用いることにより、ワイヤボンドにおけるワイヤは、短いもので０．５ｍｍ、長いもので５ｍｍである。Ｚ軸相互接続パッドの配列は、ＢＧＡ及びＬＧＡのいずれか又は両方の基板設計を通じて実現可能である。さらに、本発明に係るワイヤボンドを用いることにより、Ｚ軸相互接続は、産業界で現在用いられている、いわゆる“不連続ボンディング”を採用することにより、お互いに正確に配列されないパッド間で形成される。ワイヤボンディングピッチは、業界における最も微細な利用可能技術では現在５０ミクロンであり、また、２５ミクロンに達すると予測されている。これはフリップチップ（約２００ミクロン）又ははんだボール（約５００ミクロン）を含む他のいずれの相互接続よりも微細であり、従って、同じ有効空間の中のパッケージ（Ｚ軸相互接続）の間においてより多くの相互接続を提供する。
ワイヤボンディング機械を用いてワイヤボンディングを行うことは、接続がワイヤボンダーの中でプログラムされるので、基板が互いにマッチするように硬い基板を細工する必要性を避け、相互接続パッドの設計柔軟性を提供する。ＢＧＡ及びＬＧＡパッケージの相対的な大きさが変化する場合、ワイヤボンディングは、プログラムを変更することにより、違いに対応すべく再設定されることができる。トップパッケージがボトムより小さくなければならない場合には、ワイヤボンディングは、少なくとも最高９ｍｍのサイズ違いに対応することができる。このことにより、チップサイズに対応させるために必要であった最も小さなパッケージの使用を可能にし、従って、ＭＰＭのトータルコストを最適化する。
ワイヤボンディングは、“不連続”、即ち、好ましい順序になく、いずれのパッケージにおいても正確に上に位置しない相互接続パッドであっても、それらが非常に遠く隔たっていない限り、相互接続可能である。必要な場合には、パッドは、ワイヤボンディングするのに十分な近い位置に適切に経路付けされることができる。この自由度の高さにより、相互接続パッドの“望ましい”順序又は位置を有しないパッケージを積み重ねを可能とする。チップテクノロジーが進歩すると、通常、チップサイズが縮小し、より多くの接続又は異なる順序を有するいくつかの接続を備える設計バリエーションが開発される。ワイヤボンディングによってもたらされたボンディングの自由度の高さは、ユーザーが同じパッケージサイズを維持しつつ基板デザインを変更することを可能とする。これは、結果として、より低いコストとより速い製品化までの時間を実現することにつながり、これら両方は、新製品のためには大変重要なものである。
チップスケールパッケージを含むＢＧＡ及びＬＧＡは、業界において標準的であり、最も低いコストと最も広い入手可能性を提供するものである。このことは、積み重ねられることとなるパッケージを選定するのに顕著な柔軟性を与え、従って、ＭＰＭに組み込むことが可能な機能の種類において、顕著な柔軟性を与える。
ＢＧＡの典型的な厚みは、１．０ｍｍであり、ＬＧＡの厚みは、０．８ｍｍである。本発明に係るＢＧＡの頂部の上で裏返しにされたＬＧＡの積み重ねは、１０〜５０ミクロンの範囲の仕上がりの厚みを有する接着剤を用いて達成され得る。この構造は、Ｚ軸相互接続のためにはんだボールを使用する従来の構造に比べて、より薄型のＭＰＭを提供する。発明に従うＭＰＭのフットプリントは、積み重ねの最大のチップサイズによって決定される。一般的なＢＧＡ又はＬＧＡの最小限のフットプリントは、ダイのサイズに対し１．７ｍｍ大きい。ワイヤボンドＺ軸相互接続は、基板の金属層の端部にショートしないようにワイヤを収容するために、一般に、トップＬＧＡが、ボトムＢＧＡより約０．１ｍｍ〜０．８ｍｍ小さいことを要する。トップパッケージがボトムパッケージよりかなり小さくなければならない場合には、ワイヤボンディングは、少なくとも最高９ｍｍのサイズの違いまで対応することができる。これは、チップサイズを対応させるために必要であったパッケージのサイズを最小化し、それから、ＭＰＭのトータルコストを最適化することを可能とする。本発明に従う積み重ねられたパッケージＭＰＭのフットプリント及び厚みの両方は、ほとんどの用途に受け入れられる範囲にある。
ある実施形態においては、マルチパッケージモジュールは、三つ以上のパッケージを有し、連続的に固定されて、積み重ねを形成する。
本発明は、一つの一般的な側面において、積み重ねられた第一（“ボトム”）及び第二（“トップ”）パッケージを有し、ボトムパッケージはＢＧＡパッケージであり、トップパッケージはＬＧＡパッケージであり、各パッケージは基板に取り付けられた第一のダイを含み、ＬＧＡパッケージ基板及びＢＧＡパッケージ基板はワイヤボンディングにより相互接続され、ＬＧＡパッケージは、ダイが取り付けられるＬＧＡパッケージ基板表面が下方を向くように裏返しにされるマルチパッケージモジュールを特徴とする。ある具体例においては、前記第二パッケージは、ＬＧＡパッケージであり、ソーシンギュレートされたパッケージであり、チップスケールパッケージであり得る。ある具体例においては、前記第二パッケージは、バンプチップキャリアパッケージである。
本発明は、他の側面において、積み重ねられた第一（“ボトム”）及び第二（“トップ”）パッケージを有し、ボトムパッケージはＢＧＡパッケージであり、トップパッケージは裏返しにされたＬＧＡパッケージであり、裏返しにされたＬＧＡパッケージ基板及びＢＧＡパッケージ基板はワイヤボンディングにより相互接続され、ＬＧＡパッケージは、前記パッケージの少なくとも一方は、ヒートスプレッダーを備えることを特徴とする。かかる構成において、ヒートスプレッダーは、さらに、電気シールドとして機能するよう構成され得、特に、ヒートスプレッダーが下側ダイの上に配置される場合、即ち、ボトム及びトップパッケージの間に積み重ねられる場合には、そのように構成され得る。ある具体例においては、ＬＧＡパッケージの最もトップの上方を向く表面には、ヒートスプレッダーが取り付けられ、そのような具体例においては、ヒートスプレッダーは、ＭＰＭの最もトップの表面において周囲に露出する。
本発明は、他の側面において、積み重ねられた第一（“ボトム”）及び第二（“トップ”）パッケージを有し、ボトムパッケージは“上向きダイ”構造のフリップチップを有するフリップチップパッケージであり、トップパッケージは裏返しにされたＬＧＡパッケージであり、トップ基板及びボトムパッケージはワイヤボンディングにより相互接続されることを特徴とする。ある具体例においては、トップパッケージは、積み重ねられたダイを有するパッケージであり、ある具体例においては、積み重ねられたダイを有するパッケージの中で隣接して積み重ねられたダイは、スペーサーによって離間され得る。ある具体例においては、ＢＧＡパッケージ上のダイは、ＢＧＡパッケージの下方を向く表面に取り付けられた電気シールド（“カン”若しくは“ケージ”）によって、少なくとも部分的に取り囲まれる。ある具体例においては、ボトムパッケージ基板は、組み込まれたグラウンド層を含み、該グラウンド層は、電気シールドとして機能するとともに、熱放散の機能を果たすよう構成される。ある具体例においては、第一（“ボトム”）パッケージ基板の上側表面のダイ取り付け領域の上に、複数の裏返しにされた第二（“トップ”）パッケージが取り付けられる。
本発明は、他の側面において、積み重ねられた第一（“ボトム”）及び第二（“トップ”）パッケージを有し、ボトムパッケージは“下向きダイ”構造のフリップチップを有するフリップチップＢＧＡパッケージであり、トップパッケージは裏返しにされたＬＧＡパッケージであり、トップ基板及びボトムパッケージはワイヤボンディングにより相互接続されることを特徴とする。ある具体例においては、ボトムパッケージの上のフリップチップダイには、電気シールドが取り付けられる。
本発明は、他の側面において、積み重ねられた第一（“ボトム”）及び第二（“トップ”）パッケージを有し、ボトムパッケージはＢＧＡパッケージであり、トップパッケージは裏返しにされたＬＧＡパッケージであり、裏返しにされたトップＬＧＡパッケージ基板及びＢＧＡパッケージ基板はワイヤボンディングにより相互接続され、トップＬＧＡパッケージ若しくはボトムＢＧＡパッケージは、積み重ねられたダイを有するパッケージ、即ち、基板表面に接続された二つ以上のダイの積み重ねを含むパッケージであり、又は、トップＬＧＡパッケージ及びボトムＢＧＡパッケージの両方は、積み重ねられたダイを有するパッケージであることを特徴とする。
ある具体例においては、トップＬＧＡパッケージは、（裏返しにされたＬＧＡパッケージの中で下方を向くように方向付けされた）ＬＧＡ基板の上面に取り付けられ、且つ（例えば、ワイヤボンディングによって）接続された二つ以上の積み重ねを含み得る。
本発明は、他の側面において、積み重ねられたボトム及びトップパッケージを有し、ボトムパッケージはＢＧＡパッケージであり、トップパッケージは裏返しにされたＬＧＡパッケージであり、（裏返しにされたＬＧＡパッケージの中で上方を向くように方向付けされた）ＬＧＡ基板のボトム表面、即ち、第一のダイが取り付けられる表面とは反対側の表面には、さらなるダイが取り付けられることを特徴とする。そのような具体例においては、ＬＧＡ基板の上側及び下側（下方及び上方）表面の両方に少なくとも一つのダイがある。ある具体例においては、ＬＧＡ基板上のさらなるダイの相互接続は、ＬＧＡ基板へのワイヤボンディングによるものであり、また、ある具体例においては、ＬＧＡ基板上のさらなるダイの相互接続は、フリップチップ相互接続である。
本発明は、他の側面において、積み重ねられたボトム及びトップパッケージを有し、ボトムパッケージはＢＧＡパッケージであり、トップパッケージは裏返しにされたＬＧＡパッケージであり、トップＬＧＡパッケージの上には第三のパッケージが取り付けられることを特徴とする。ある具体例においては、前記第三のパッケージは、第二の裏返しにされたＬＧＡパッケージであり、第三のパッケージとの間の相互接続は、ワイヤボンディングによるものであり、また、ある具体例においては、第三のパッケージは裏返しにされず、第三のパッケージとの間の相互接続は、第三パッケージ下側表面（下方の表面）上のボールパッドと裏返しにされたＬＧＡパッケージの下側表面（即ち、上方の表面）上のボールパッドとの間のはんだボールによるものであることを特徴とする。
本発明は、他の側面において、積み重ねられた第一（“ボトム”）及び第二（“トップ”）パッケージを有し、ボトムパッケージはＢＧＡパッケージであり、トップパッケージはバンプチップキャリアパッケージであり、バンプチップキャリアパッケージ基板及びＢＧＡパッケージ基板はワイヤボンディングにより相互接続され、バンプチップキャリアパッケージ基板は、ダイが取り付けられる基板表面が下向きに方向付けされるように、裏返しにされることを特徴とする。
本発明は、他の一般的な側面において、ボトムパッケージ基板及びダイを含む第一（“ボトム”）モールドパッケージを供給し、ボトムモールドパッケージの上側表面に接着剤を施し、トップパッケージ基板及びダイを含む第二（“トップ”）パッケージを、トップパッケージ基板の上側（下方）表面が接着剤に接触するような裏返しの方向性において、ボトムパッケージの上側表面の上に配置し、接着剤を硬化させ、トップ及びボトム基板の間にＺ軸相互接続を形成するマルチパッケージモジュールを形成する方法を特徴とする。
ある具体例においては、前記マルチパッケージモジュールは、第三の又はさらなるパッケージを含み、前記方法は、積み重ねを形成するために、第三の又はさらなるパッケージを連続的に取り付ける工程を含む。
本発明は、一つの側面において、裏返しにされたトップパッケージを含むマルチパッケージモジュールを形成する方法を特徴とし、前記裏返しにされたトップパッケージは、ボトムＢＧＡの上に積み重ねられたＬＧＡパッケージ又はバンプチップキャリア（ＢＣＣ）パッケージであり得、トップ及びボトムパッケージは、ワイヤボンディングにより電気的に相互接続される。この側面によると、ＢＧＡパッケージは、通常、モールドされたＢＧＡパッケージのシンギュレートされていないストリップの状態で供給される。好ましくは、ストリップ内のＢＧＡパッケージは、性能及び信頼性についてテストされ、“合格”と確認されたパッケージは、後の処理に供される。“合格”したＢＧＡパッケージ上のダイの上側表面には、接着剤が施される。シンギュレート（例えば、ソーシンギュレート）されモールドされたランドグリッドアレイパッケージ又はＢＣＣパッケージが供給される。好ましくは、ＬＧＡパッケージ又はＢＣＣパッケージは、テストされ、“合格”と確認される。“合格”したＬＧＡ又はＢＣＣパッケージは、裏返しにされ、“合格”したＢＧＡパッケージの上の接着剤の上に配置され、該接着剤が硬化処理される。任意で及び好ましくは、積み重ねられたトップ及びボトムパッケージの間にワイヤボンドＺ軸相互接続が形成された後に、プラズマ洗浄が実行され得る。任意で及び好ましくは、ＭＰＭモールディングの形成の後に、さらなるプラズマ洗浄が実行され得る。さらなるステップでは、モジュールの下面（裏面）に第二レベル相互接続はんだボールが取り付けられ、テストが行われ、完成されたモジュールが、例えば、ソーシンギュレート又はパンチシンギュレートにより、ストリップからシンギュレートされ、さらなる使用のためにパッケージングされる。
ある具体例においては、前記方法は、前記マルチパッケージモジュールにヒートスプレッダーを供給する工程を含む。本発明のこの側面において、“ドロップイン”モールド処理により、支持されたヒートスプレッダー若しくは単純な平坦なヒートスプレッダーを取り付ける追加のステップが挿入された類似の工程が実行される。又は、トップパッケージモールディングの上側表面若しくはトップパッケージの上のスペーサーの上側表面に接着剤を施し、該接着剤の上に平坦なヒートスプレッダーを取り付ける。
本発明は、他の側面において、下向きダイフリップチップＢＧＡボトムパッケージの上に積み重ねられた裏返しにされたトップパッケージを有し、トップ及びボトムパッケージは、ワイヤボンディングにより電気的に接続されるマルチパッケージモジュールの形成方法を特徴とする。この側面によると、下向きダイフリップチップＢＧＡボトムパッケージは、任意でモールドされ、通常、下向きダイフリップチップボールグリッドアレイボトムパッケージのシンギュレートされていないストリップの状態で供給される。好ましくは、ストリップ内のＢＧＡパッケージは、性能及び信頼性についてテストされ、“合格”と確認されたパッケージは、後の処理に供される。“合格”したＢＧＡパッケージ上のダイの上側表面（裏面）には、接着剤が施される。シンギュレートされたトップ（例えば、ランドグリッドアレイ又はバンプチップキャリア）パッケージ（任意でモールドされる）が供給される。好ましくは、ＬＧＡ又はＢＣＣパッケージは、テストされ、“合格”と確認される。“合格”したＬＧＡ又はＢＣＣパッケージは、裏返しにされ、シールドの上の接着剤の上に配置され、該接着剤が硬化処理される。積み重ねられたトップ及びボトムパッケージの間にワイヤボンドＺ軸相互接続が形成された後に、任意で及び好ましくは、プラズマ洗浄が実行され得る。ＭＰＭモールディングの形成の後に、任意で及び好ましくは、さらなるプラズマ洗浄が実行され得る。さらなるステップでは、モジュールの下面に第二レベル相互接続はんだボールが取り付けられ、テストが行われ、完成されたモジュールが、例えば、ソーシンギュレート又はパンチシンギュレートにより、ストリップからシンギュレートされ、さらなる使用のためにパッケージングされる。
本発明は、他の側面において、下向きダイフリップチップＢＧＡボトムパッケージの上に積み重ねられた、裏返しのトップパッケージを含むマルチパッケージモジュールを形成する方法を特徴とし、トップ及びボトムパッケージは、ワイヤボンディングにより電気的に相互接続され、ボトムパッケージは、電気シールドを備える。この側面によると、上述の工程に類似する、シールドされないボトムフリップチップボトムパッケージのための、ボトムパッケージフリップチップダイの上にシールドを取り付けるために挿入された、追加のステップを有する工程が実行される。任意でモールドされた、下向きダイフリップチップＢＧＡボトムパッケージが、通常、下向きダイフリップチップボールグリッドアレイボトムパッケージのシンギュレートされていないストリップの状態で供給される。好ましくは、ストリップ内のＢＧＡパッケージは、性能及び信頼性についてテストされ、“合格”と確認されたパッケージは、後の処理に供される。“合格”したＢＧＡパッケージ上のダイの上には、電気シールドが取り付けられる。“合格”したＢＧＡパッケージ上のダイの上側表面には、接着剤が施される。シンギュレートされたトップ（例えば、ランドグリッドアレイ又はバンプチップキャリア）パッケージ（任意でモールドされる）が供給される。好ましくは、ＬＧＡ又はＢＣＣパッケージは、テストされ、“合格”と確認される。“合格”したＬＧＡ又はＢＣＣパッケージは、裏返しにされ、シールドの上の接着剤の上に配置され、該接着剤が硬化処理される。積み重ねられたトップ及びボトムパッケージの間にワイヤボンドＺ軸相互接続が形成された後に、任意で及び好ましくは、プラズマ洗浄が実行され得る。ＭＰＭモールディングの形成の後に、任意で及び好ましくは、さらなるプラズマ洗浄が実行され得る。さらなるステップでは、モジュールの下面に第二レベル相互接続はんだボールが取り付けられ、テストが行われ、完成されたモジュールが、例えば、ソーシンギュレート又はパンチシンギュレートにより、ストリップからシンギュレートされ、さらなる使用のためにパッケージングされる。
本発明は、他の側面において、上向きダイフリップチップＢＧＡボトムパッケージの上に積み重ねられた、裏返しのトップパッケージを含むマルチパッケージモジュールを形成する方法を特徴とし、トップ及びボトムパッケージは、ワイヤボンディングにより電気的に相互接続される。この側面によると、上向きダイフリップチップボールグリッドアレイパッケージは、通常モールドされず、通常、上向きダイフリップチップボールグリッドアレイパッケージのシンギュレートされていないストリップとして供給される。好ましくは、ストリップ内のＢＧＡパッケージは、性能及び信頼性についてテストされ、“合格”と確認されたパッケージは、後の処理に供される。“合格”したＢＧＡパッケージ上の基板の上側表面には、接着剤が施される。第二のパッケージが供給され、それは、ある具体例においては積み重ねられたダイを有するパッケージであり得、任意で及び通常はモールドされる。好ましくは、第二のパッケージはテストされ、“合格”と確認される。“合格”した第二のパッケージは、裏返しにされ、ＢＧＡ基板の上の接着剤の上に配置され、該接着剤が硬化処理される。積み重ねられたトップ及びボトムパッケージの間にワイヤボンドＺ軸相互接続が形成された後に、任意で及び好ましくは、プラズマ洗浄が実行され得る。ＭＰＭモールディングの形成の後に、任意で及び好ましくは、さらなるプラズマ洗浄が実行され得る。さらなるステップでは、モジュールの下面に第二レベル相互接続はんだボールが取り付けられ、テストが行われ、完成されたモジュールが、例えば、ソーシンギュレート又はパンチシンギュレートにより、ストリップからシンギュレートされ、さらなる使用のためにパッケージングされる。
本発明は、他の側面において、積み重ねられたダイを有するボトムパッケージの上に積み重ねられた、裏返しのトップパッケージを含むマルチパッケージモジュールを形成する方法を特徴とし、トップ及びボトムパッケージは、ワイヤボンディングにより電気的に相互接続される。この側面によると、積み重ねられたダイを有するＢＧＡパッケージは、通常モールドされ、通常、積み重ねられたダイを有するボールグリッドアレイパッケージのシンギュレートされていないストリップとして供給される。好ましくは、ストリップ内のＢＧＡパッケージは、性能及び信頼性についてテストされ、“合格”と確認されたパッケージは、後の処理に供される。“合格”した積み重ねられたダイを有するＢＧＡパッケージの上側表面、通常、パッケージの概ね平坦な上側表面には、接着剤が施される。通常モールドされ、シンギュレートされた第二のパッケージが供給され、それは、任意的に積み重ねられたダイを有するパッケージであり得る。好ましくは、第二のパッケージはテストされ、“合格”と確認される。“合格”した第二のパッケージは、裏返しにされ、ＢＧＡの上側表面上の接着剤の上に配置され、該接着剤が硬化処理される。積み重ねられたトップ及びボトムパッケージの間にワイヤボンドＺ軸相互接続が形成された後に、任意で及び好ましくは、プラズマ洗浄が実行され得る。ＭＰＭモールディングの形成の後に、任意で及び好ましくは、さらなるプラズマ洗浄が実行され得る。さらなるステップでは、モジュールの下面に第二レベル相互接続はんだボールが取り付けられ、テストが行われ、完成されたモジュールが、例えば、ソーシンギュレート又はパンチシンギュレートにより、ストリップからシンギュレートされ、さらなる使用のためにパッケージングされる。
ある具体例においては、前記方法は、二つ以上の第一モールドされたパッケージがシンギュレートされていないストリップの状態で供給され、二つ以上のモジュールのアセンブリは、ストリップの上で行われ、二つ以上のモジュールのシンギュレートは、アセンブリの完了後に実行される。
本発明に係るマルチパッケージモジュールの形成方法において、積み重ねられたパッケージ間の電気的接続は、従来のワイヤボンディングを採用し、積み重ねられた裏返しにされたトップパッケージ基板及びボトムパッケージ基板間のＺ軸相互接続を形成する。特別な利点は、確立された製造設備の使用、低生産コスト、設計自由度、及びパッケージ製品の薄型化にある。ワイヤボンディング工程は、“順方向”又は“逆方向”のいずれの方法によっても実行され得る。即ち、Ｚ軸相互接続ワイヤボンディングは、様々なパッケージ及びモジュール構造において、第二パッケージ基板上の伝導性のパッドに形成されたバンプから第一パッケージ基板上の伝導パッドへのワイヤの引き出し、又は、第一パッケージ基板上の伝導パッドに形成されたバンプから第二パッケージ基板上の伝導性のパッドへのワイヤの引き出しにより実行される。
本発明は、薄く、最小限のフットプリントのパッケージの中で、最低限のコストで最大限の最終テスト歩留まりを達成する一つ以上の半導体アセンブリを提供する。さらに、本発明に従う積み重ね構造によっては、デジタル機器のＲＦ構成における高い熱性能、高い電気性能又は電気絶縁を可能にする。他の積み重ね構造は、手持ちサイズの機械又は消費者製品に適した非常に薄い構造を提供する。アセンブリのための方法が提供するすべてのことは、積み重ねられたパッケージについて個々のテストを可能とし、モジュールの最終歩留まりを最大化することを可能とすることである。
本発明に係るマルチパッケージモジュールを完成させるために、追加工程のステップが採用され得る。例えば、積み重ねられた最も下のパッケージの接続のためのはんだボールは、ＭＰＭをシンギュレートする最終ステップまで、マザーボードに取り付けられないことが好ましい。また、例えば、プラズマ清浄は、接着剤の硬化の後及びカプセル化の前、及びＺ軸相互接続ワイヤボンディングの前及び／又は後のように、工程の様々な時点で実行され得る。
有利なことに、個々のパッケージは、製造の際における取り扱いの容易さのために、連続的につなげられた、いくつかのパッケージを有するストリップとして供給され、処理ステップの完了の後、シンギュレートされる。本発明に係る方法において、選択されたタイプの第一パッケージのストリップは、シンギュレートされない状態に維持され、パッケージの積み重ねは、前記ストリップ上にシンギュレートされた第二パッケージを取り付け、モジュールの形成工程が終了するまでにワイヤボンドされたＺ軸相互接続が形成され、そして、モジュールをシンギュレートすることにより、形成される。
本発明に係るＭＰＭは、コンピュータ、通信機器、及び消費者向け又は産業用電子機器に用いることができる。
本発明は、本発明の実施形態を例示する図面を参照することにより、より詳細に説明される。図面は、本発明の機構や、他の機構や構造との関係を示す図となっており、一定の縮尺とはなっていない。説明の明晰さを高めるため、発明の実施形態を説明する図面において、他の図面で示された構成要素に対応する構成要素については、全ての図面で直ちに同一特定可能であるが、再度符号付すことはしない。
図５Ａにおいて、積み重ねられた第一（“ボトム”）及び第二（“トップ”）のパッケージを備える本発明の一側面に従うマルチパッケージモジュールの実施形態が、断面図において概ね５０で示されている。その中で、トップパッケージは裏返しにされ、積み重ねられたパッケージはワイヤボンドにより相互接続されている。図５Ａに示された実施形態では、ボトムパッケージ４００は、図１に示すような従来のＢＧＡパッケージである。従って、この具体例では、ボトムパッケージ４００は、少なくとも一つの金属層を有するボトムパッケージ基板４１２の上に取り付けられたダイ４１４を備える。基板としては、例えば、２〜６層の金属層を有するラミネート、４〜８層の金属層を有するビルドアップ基板、１〜２層の金属層を有するフレキシブルポリイミドテープ、又はセラミックの積層基板など、様々な基板タイプのいずれもが用いられ得る。図５Ａに一例として示されるボトムパッケージ基板４１２は、二層の金属層４２１，４２３を有し、各金属層４２１，４２３は、適切な回路を供給するようパターンを形成され、ビア４２２によって互いに接続されている。ダイは、図５Ａにおいて４１３で示される、一般にダイアタッチエポキシと称される接着剤を使って、通常、基板の表面に接着される。そして、図５Ａの構造において、ダイが接着される基板の表面は、“上側”表面と称され、その表面上の金属層は、“上側”金属層と称され得るが、ダイ取り付け面は、使用においていかなる特定の方向性も有することを要しない。
図５ＡのボトムＢＧＡパッケージにおいて、ダイは、電気的な接続を形成するために、基板の上側金属層のワイヤボンドサイト（ワイヤボンド位置）の上にワイヤボンドされる。ダイ４１４とワイヤボンド４１６とは、取扱作業を容易にするために、周囲及び機械的なストレスからの保護を提供するモールドコンパウンド４１７によって封入（密閉）され、第二（“トップ”）のパッケージが積み重ねられ得るボトムパッケージ上側表面４１９を提供する。ダイへの接続は、基板のトップ金属層上のパッドを備えて、パッケージの周辺に露出され、図５Ｂ及び図５Ｃを参照して以下でより詳細に説明されるように、ワイヤボンドとの接続に利用可能である。これらのパッドは、ＢＧＡの全体のフットプリントを増大させることなく、下側ＢＧＡモールドキャップとパッケージの端部との間に空いた空間の中に容易に適合する。これらのパッドの物理的な位置及び順番は、上に位置するＬＧＡ上の等価なパッドの下にほぼ位置するようにされる。はんだボール４１８は、例えば、コンピュータなどの最終製品のマザーボード（図示しない）の下にある回路との相互接続を提供するため、基板の下側金属層上のボンディングパッドの上にリフローされる。はんだマスク４１５，４２７は、（例えば、ワイヤボンド４１６やはんだボール４１８をボンドするためのワイヤボンドサイトやボンディングパッドなどの）電気的接続のためのボンディングサイトにおいて、下にある金属が露出するように、金属層４２１，４２３の上でパターンを形成される。
図５Ａに示す具体例では、トップパッケージ５００は、図１Ｂに例示するようなソーシンギュレートされたランドグリッドアレイ（“ＬＧＡ”）パッケージであり得、そして、チップスケールのパッケージであり得るが、トップパッケージは、ここでは、基板の下側表面の接続パッドに設置されるはんだボールを有しない。特に、この例においては、トップパッケージ５００は、少なくとも一層の金属層を有するトップパッケージ基板５１２の上に取り付けられるダイ５１４を備える。基板としては、様々な基板タイプのいずれもが用いられ得る。図５Ａに例示されるトップパッケージ基板５１２は、二層の金属層５２１，５２３を有し、それぞれは、適切な回路を供給するようパターンを形成され、ビア５２２によって互いに接続されている。ダイは、通常、図５Ａにおいて５１３で示される、一般にダイアタッチエポキシと称される接着剤を用いて、基板の表面に取り付けられる。図１Ａ及び１Ｂを再度参照すると、ダイは、パッケージ基板の上側表面に取り付けられたとされ、使用の際にパッケージがいかなる特定の方向性も有する必要がないことが分かる。本発明によると、トップパッケージは裏返しにされ、即ち、上面を下方に向け、下面を上方に向けて取り付けられる。上側ＬＧＡは、相対的に言うと上面が下若しくは下面が上となるようにモジュールの中で裏返しにされる。このため、第一のダイが取り付けられる、習慣的に上側表面若しくはＬＧＡ基板の上側面と称され得る上側ＬＧＡの表面は、この文章中では、下面若しくは下向き表面と称される。そして、習慣的に下側表面又は下側面と称され得る反対側の表面は、この文章中では、上面又は上向き面と称される。
図５Ａの構造では、例えば、ダイが取り付けられたトップパッケージ基板の表面は、ボトムパッケージの方を向き、従って、ダイが取り付けられるトップパッケージの“上側”表面は、ここで、トップパッケージ基板の“下方を向く”表面と称され、使用の際にパッケージがいかなる特定の方向性も有する必要がないことが再度分かる。即ち、本発明に従い、トップパッケージがモジュールの中で裏返しにされると、説明を目的として、“上側”金属層５２１を有するトップパッケージ基板の表面は、“下方を向く”といわれ、“下側”金属層５２３を有するトップパッケージ基板の表面は、“上方を向く”といわれる。
図５Ａの具体例に示すトップＬＧＡパッケージでは、ダイは、電気的な接続を形成するために、トップパッケージ基板の上側金属層上のワイヤボンドサイトにワイヤボンドされている。ダイ５１４とワイヤボンド５１６とは、取扱作業を容易にするために、周囲及び機械的なストレスからの保護を提供するモールドコンパウンド５１７によってカプセル化（封止）され、トップパッケージ上側表面５１９を有する。
トップパッケージ５００は、（表面５１９が“下方を向く”ように）裏返しにされ、ボトムパッケージ４００の上に積み重ねられて接着剤５１３を用いてそこに接着される。はんだマスク５１５，５２７は、（例えば、ワイヤボンド５１６をボンドするためのワイヤボンドサイトなどの）電気的接続のためのボンディングサイトにおいて、下にある金属が露出するように、金属層５２１，５２３の上でパターンを形成される。
積み重ねられたトップパッケージ５００及びボトムパッケージ４００の間のＺ軸相互接続は、ワイヤボンド５１８によって形成され、該ワイヤボンド５１８は、トップパッケージ基板の上方を向く金属層（“下側”金属層５２３）上のトレースと、ボトムパッケージ基板の上側金属層４２１上のトレースとを接続している。それぞれのワイヤボンド５１８の一端は、トップパッケージ基板５１２の下側金属層５２３のパッドの上方を向く面に電気的に接続され、それぞれのワイヤボンドの他端は、ボトムパッケージ基板４１２の上側金属層４２１のパッドの上側表面に接続されている。前記ワイヤボンドは、任意のワイヤボンド技術によって形成され得るが、例えば、Ｕ．Ｓ．５，２２６，５８２に記載されているような周知の技術によって形成され、これは、ここで参照することにより、ここに組み込まれる。パッケージとパッケージとの間のＺ軸相互接続ワイヤボンドは、図５Ａに例として示され、トップ基板の上側金属層上のパッドの上側表面にビード若しくはバンプ（隆起）を形成し、次に、ワイヤを下方に向けて引き出してボトム基板の上側金属層上のパッド上に溶解させることによって形成される。なお、十分に理解されるように、ワイヤボンドは逆の方向に形成され得る。即ち、ボトム基板の上側金属層上のパッドの上側表面にビード若しくはバンプを形成し、次に、ワイヤを上方に向けて引き出してトップ基板の上側金属層上のパッド上に溶解させることによって形成される。また、パッケージとパッケージとの間のＺ軸相互接続のワイヤボンディング方法は、積み重ねられた基板の縁部とそれらのボンディング面の幾何学的配置によって選択される。
トップＬＧＡパッケージは、図１Ｂに例示され、図２における上側ＬＧＡも同様であるが、アレイモールドされてソーシンギュレートされる（端が垂直な壁となる）ものであってもよく、キャビティー（型）モールドされてパンチ（打ち抜き）シンギュレートされるものであってもよい。いずれのタイプであっても、トップパッケージは、（基板のダイ取り付け面へのビアを介して）ダイと接続されるボンドパッドを有し、ダイが取り付けられる表面とは反対側の基板面上のパッケージの周囲に配置され、即ち、図５Ｃを参照して下でより詳しく説明されるように、トップパッケージ基板の“下側”（上方を向く）面上に配置される。
本発明に従う構造によれば、アセンブリの前にＢＧＡ及びＬＧＡの両方をテストすることが可能であり、アセンブリに先立って、適合しないパッケージを拒絶し、それによって最終モジュールテストの高い歩留まりを確保することが可能である。
図５Ａのスタックされたパッケージの具体例では、各パッケージ基板のＺ軸相互接続パッドは、パッケージ基板の縁部の近くの上方を向く金属層に配置される。Ｚ軸相互接続パッドの位置と配列とは、一般的に、パッケージが積み重ねられた際に、トップパッケージ基板上のＺ軸相互接続パッドが、ボトムパッケージ上の対応するＺ軸相互接続パッドの上に重なるように配置されている。都合の良いことに、トップパッケージ５００は、ボトムパッケージ４００よりも小さい基板のフットプリントを備え、基板の金属層の端部に電気的にショートしないようにワイヤボンドの間隔を取ることが可能である。Ｚ軸相互接続ワイヤボンドが一旦形成されると、モジュールカプセル体５０７が形成され、Ｚ軸相互接続ワイヤボンドを囲んで保護し、完成されたモジュールに機械的な完全性を与える。従って、モジュールは、モジュールモールディングの中にモールドされたパッケージを含む。図５Ａに例示されるように、モジュールは、それ自体ソーシンギュレートされ得るか、或いは、ソーシンギュレートされるのではなく、個々にモールドされ得る。
トップ及びボトムパッケージ基板のＺ軸相互接続パッドの配置は、それぞれ図５Ｂ及び５Ｃに平面図で例示される５００と４００とで一様に示される。図５Ｂを参照すると、トップパッケージのＺ軸相互接続パッド５２４は、トップパッケージ基板５１２の“下側”表面５２５上に下側金属層の領域が周辺に配置されるようにパターン付けすることにより形成される。十分に理解されるように、トップパッケージが裏返しにされると、“下側”基板表面５２５がトップパッケージ基板の上方を向く面となり、従って、同様に、トップパッケージＺ軸相互接続パッド５２４もモジュールの中で上方を向く。同様に、Ｚ軸相互接続では、トップパッケージ基板の上方を向く面の上の中央側に配置されるボール取り付けパッドは不要であり、ある具体例においては、トップパッケージの設計により、これがない場合もある。それらは、説明の目的のために、図５Ｃからは割愛されている。
任意に、また、所定の応用例において好ましくは、裏返しにされたトップパッケージ基板の上方を向く面上のボール取り付けパッドは、通常のテストソケットを用いてのＬＧＡのテストを容易にするために使用され得る。かかるＬＧＡのテストは、トップＬＧＡパッケージをボトムパッケージに取り付けるのに先だって実行され、テスト結果が“合格”であるトップＬＧＡのみが、ＢＧＡパッケージ（これも同様にテストされ、“合格”であると確認されたものであり得る。）の上に積み重ねられることを保証する。若しくは、ＬＧＡのテストは、ＬＧＡの裏返し及びトップパッケージとしての取り付けに続き、モジュール全体のモールド、若しくは、Ｚ軸相互接続ワイヤボンドに先立って行われ得る。製造における様々な段階のいずれにおいても、本発明の構成によってテストが容易となったことにより、規格（スペック）を満たさないコンポーネントをさらに処理する可能性をかなり減少させることができる。
図５Ｃを参照すると、ボトムパッケージＺ軸相互接続パッド４２４は、ボトムパッケージ基板４１２の上側表面４２５上の縁部４０１に位置する上側金属層の領域にパターン付けすることによって形成される。縁部４０１は、基板５１２の端部５１１によって画定され、積み重ねられ横たわるトップパッケージのフットプリント４２６を超えて延びている。縁部４０１の幅は、約１ｍｍ以下とされ得るが、ワイヤボンディングのための十分な間隔を与えるべく、縁部４０１の幅は、好ましくは、約０．２ｍｍ以上とされ得る。名目上、ある具体例においては、縁部４０１の幅は、約０．５ｍｍである。モジュールがソーシンギュレートされると、縁部は、大よそトップパッケージ基板の端部とモジュールモールディングの側面との間にクリアランスを構成する。
モールドを形成する間、モールド機械とワイヤループとの間で衝突が起こるのを防止すべく、Ｚ軸相互接続ワイヤボンド５１８とモジュールモールドの上側表面の間のクリアランスは、好ましくは約７５μｍ以上とされ得る。そして、モジュールモールドにおいて、空隙が形成されるのを防止すべく、トップパッケージの上方を向く表面の上のモールドの厚さは、好ましくは約１５０μｍ以上とされ得る。ワイヤループの終端がトップパッケージの上方を向く側面の上のパッドの上で縫われるよう、逆ワイヤボンディングが使用される場合、ワイヤループの高さは、実際には、約７５μｍ程度に小さくされ得る。従って、かかる具体例では、約１５０μｍ程度のモールド厚さを実現することができない。約１ミル（mil）の厚さを有するワイヤを形成する現在利用可能なワイヤボンディング技術を用いても、ボール（若しくはバンプ）又はワイヤループの高さは、通常約１２５μｍであるので、前方のワイヤボンディングが採用される場合には、より大きなモールド高さが要求され得る。
図５Ａ，５Ｂ及び５Ｃから明らかなように、本発明に従うトップパッケージ及びボトムパッケージの間のＺ軸相互接続は、（上方へのボンド若しくは下方へのボンドのいずれであっても）トップパッケージ基板の縁部５０１のトップパッケージ相互接続パッド５２４とボトムパッケージ基板の縁部４０１のボトムパッケージ相互接続パッド４２４との間のワイヤボンドによって形成される。マルチパッケージモジュール構造は、モジュールカプセル体５０７により保護され、はんだボール４１８は、マザーボード（図示しない）などの下にある回路との接続のため、ボトムパッケージ基板の下側金属層に露出するはんだボールパッドの上にリフローされる。
本発明のマルチパッケージモジュールは、例えばコンピュータ、ポータブル通信機器、消費者製品などの多様な種類の用途のいずれにおいても使用することができる。
マルチパッケージモジュールからの熱放散を向上させるため、トップパッケージの上には、ヒートスプレッダーが備えられる。トップヒートスプレッダーは、熱伝導性の物質からなる概ね平坦な部材であり、該部材は、ＭＰＭからの効率的な熱交換のために、その平坦な上側表面の少なくともより中央の領域が、周囲に露出される。トップヒートスプレッダーは、例えば（銅やアルミニウム等の）金属でできた板や、その他の種々の熱伝導性の物質（例えば、窒化アルミニウム）のいずれかでできた板であり得る。ヒートスプレッダーは、パッケージを十分にカバーできるサイズ及び形状を有している。ヒートスプレッダーは、金属の容量を増加させるために、トップパッケージの上の中央の領域においてより厚く形成され、Ｚ軸相互接続ワイヤボンドと干渉しないように、周囲においてより薄く形成され得る。中央の領域でより厚く形成されるならば、ヒートスプレッダーは、トップパッケージの上方を向く面に貼り付けられ得る。若しくは、ワイヤボンドサイトのパッケージインボードの上方を向く表面の上にスペーサーが配置され、ヒートスプレッダーは、スペーサーの上側表面に貼り付けられ得る。また、ヒートスプレッダーをモールド成型することも可能であり、結果として同様の構造となるが、接着剤が用いられない。即ち、ヒートスプレッダーは、ＭＰＭカプセル体の型に落とされ、モールド材料の硬化工程の間にモジュールの上側表面に取り付けられ得る。あるいは、ヒートスプレッダーは、トップパッケージの上に概ね平坦な部分と、ボトムパッケージ基板の上側表面上若しくはその近くに配置される支持部若しくは周辺の支持部材とを有する。
例えば、図５Ｄにおいて断面図で示されるように、トップパッケージの上方を向く面には、厚めの中央部を有するトップヒートスプレッダーを取り付けることができる。ＭＰＭ５２の積み重ねられたパッケージの構造は、図５ＡにおけるＭＰＭ５０のものと概ね同様であり、同様の構造は、図面において同様な参照数字によって同一特定される。図５Ｄの例におけるトップヒートスプレッダー５３０は、熱伝導性の物質からなる概ね平坦な部材であり、該部材は、ＭＰＭからの効率的な熱交換のために、その平坦な上側表面の少なくともより中央の領域が、周囲に露出される。トップヒートスプレッダー５３０は、トップパッケージの上のワイヤボンドサイトのインボードに、より厚い中央部分を有し、より厚い部分は、接着剤５３２を用いてトップパッケージの上方を向く面５１９に取り付けられる。ヒートスプレッダーの厚さは、ある具体例においては、０．２〜０．６ｍｍの範囲とされ、名目上０．４ｍｍとされ得る。トップヒートスプレッダーは、例えば（銅又はアルミニウムなどの）金属で構成され得る。トップヒートスプレッダーが銅で形成される場合には、好ましくは、下側表面は、下の取り付け材料との接着性を向上させるために、黒色酸化物を有するよう処理される。露出した上側表面は、黒色の酸化物を形成するよう処理され得るか、又は、それは艶消しのニッケル（プレート）表面とされ得る。熱放散を向上させるため、接着剤５３２は、任意で、熱伝導性エポキシなどの熱伝導性の接着剤とされ得る。そして、該接着剤は、上方を向く（“下側”）面上に露出した電気的な機構を有する具体例においては、電気的に伝導性がないのものとされ得る。通常、トップヒートスプレッダーは、モールド材料がＭＰＭカプセル体５０７用に注入される前に、トップパッケージに取り付けられる。トップヒートスプレッダーの周囲は、ＭＰＭモールド材料によってカプセル化され得る。図５Ｄの具体例において、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めるために、ヒートスプレッダー５３０の周囲には、凹入機構（凹入部）５３４のようなステップ（段）が備えられる。
さらなる選択肢として、図５ＡのようなＭＰＭは、トップパッケージの上に位置する概ね平坦な中央の部分を有する熱伝導性の素材によって形成されたトップヒートスプレッダーと、Ｚ軸相互接続ボンドパッドの外側でボトムパッケージの端部の近くにおける、端部又は角部の近くからボトムパッケージ基板４１２の上側表面に延びる周辺の支持部材と、が備えられ得る。平坦部分の上側表面は、ＭＰＭからの効率的に熱交換を行うために、ＭＰＭの上側表面で周囲に露出する。トップヒートスプレッダーは、例えば（銅などの）金属のシートから、例えばスタンピング（プレス）によって形成され得る。支持部材は、任意で、接着剤を用いてボトムパッケージ基板の上側表面に取り付けることができる。ヒートスプレッダーの支持部材は、モールド材料の硬化工程の間にＭＰＭカプセル体５０７にの中に埋め込まれる。図５Ｄの具体例のように、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めることを可能とするために、ヒートスプレッダーの平坦な上側部の周囲には、ステップのような凹入機構を備えることができる。この具体例では、ヒートスプレッダーの平坦な中央の部分の下側表面とトップパッケージの上方を向く表面５１９との間の空間には、ＭＰＭモールドの薄い層が充填される。
さらなる選択肢として、図５ＡのようなＭＰＭは、支持部材のない、単純な平坦なヒートスプレッダーを備えることができ、それは、トップパッケージモールドの上側表面に取り付けられない。そのような具体例では、図５Ｄの具体例のように、トップヒートスプレッダーは、例えば（銅又はアルミニウムなどの）金属のシートのような、熱伝導性の材料の概ね平坦な部材であり得、ＭＰＭからの効率的な熱交換を行うために、平坦なヒートスプレッダーの上側表面の少なくともより中央の領域が周囲に露出する。ここで、ヒートスプレッダーは、上側パッケージの上のワイヤボンドサイトのインボードのより厚い中央の部分を有さず、その代わりに、単純な平坦なヒートスプレッダーの下側表面とトップパッケージの上側表面５１９との間の空間は、ＭＰＭモールドの薄い層によって充填され得、かかる単純な平坦なヒートスプレッダーは、モールド材料の硬化工程の間にＭＰＭカプセル体５０７に取り付けられ得る。かかる取り付けられない単純な平坦なトップヒートスプレッダーの周囲は、図５Ｄの取り付けられた平坦なヒートスプレッダーと同様に、ＭＰＭモールド材料によってカプセル化され得、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めることを可能とするために、ステップのような凹入機構を備え得る。
図５Ｄのように、若しくは、上述の別の具体例のように、ヒートスプレッダーを有するＭＰＭ構造は、熱に関する機能を有効に強化することができ、モジュールの上で電気遮蔽を提供し得、それは、ＲＦ及びデジタルチップを結合するＭＰＭに大変重要であり得る。
図６Ａは、本発明の別の側面に従い、ＭＰＭ６０におけるＢＧＡパッケージの上で積み重ねられた裏返しのトップＬＧＡパッケージを示す断面図であり、ボトムパッケージには、ヒートスプレッダー／電気シールドが備えられる。図６Ａに例示された具体例は、裏返しにされボトムボールグリッドアレイ（“ＢＧＡ“）パッケージ４００の上に積み重ねられたトップランドグリッドアレイ（“ＬＧＡ“）パッケージ５００を有し、裏返しにされたトップＬＧＡパッケージは、図５ＡにおけるトップＬＧＡパッケージと概ね同様に構成される。図６Ａを参照すると、トップパッケージ５００は、ランドグリッドアレイ（“ＬＧＡ”）であり、該ＬＧＡは、図１に例示するＢＧＡパッケージと同様であり得るが、基板の下側表面のボンディングパッドに設置されるはんだボールを有しない。特に、この例では、トップパッケージ５００は、トップパッケージ基板５１２の上に取り付けられるダイ５１４を含む。基板としては、様々な基板タイプのいずれもが用いられ得る。図６Ａに例示されるトップパッケージ基板５１２は、二層の金属層５２１，５２３を有し、それぞれは適切な回路を供給するように形成され、ビア５２２によって互いに接続される。ダイは、通常、図６Ａにおいて５１３で示される、一般にダイアタッチエポキシと称される接着剤を用いて、基板の表面に取り付けられる。そして、図６Ａの構成において、ダイが取り付けられる基板の表面は、“上側”表面と称され、その表面上の金属層は“上側”金属層と称され得るが、ダイ取り付け面は、使用においていかなる特定の方向性も有する必要がない。ただし、説明のために、本発明に従い、トップパッケージがマルチパッケージモジュールの中で裏返しにされる場合、トップパッケージ基板のダイ取り付け面は、下を向く面となる。
図６Ａの具体例に示すトップＬＧＡパッケージにおいては、ダイは、電気的接続を確立するために、基板の上側金属層上のワイヤボンドサイトの上にワイヤボンドされる。ダイ５１４とワイヤボンド５１６とは、処理操作を促進するために、周囲や機械的なストレスからの保護を供給するモールドコンパウンド５１７によってカプセル化され、トップパッケージモールディング表面を有する。裏返しの方向性により、トップパッケージモールディング表面は下方を向く。はんだマスク５１５，５２７は、（例えば、ワイヤボンド５１６をボンドするためのワイヤボンドサイトなどの）電気的接続のためのボンディングサイトにおいて、下にある金属が露出するように、金属層５２１，５２３の上でパターンを形成される。マルチパッケージモジュールの中での裏返しの方向性において、トップパッケージは、上方を向く表面５１９を有する。
図６Ａの形態において、ボトムＢＧＡパッケージ４００は、後述するように、図６ＡのボトムＢＧＡパッケージがモールドコンパウンドによってカプセル化されず、むしろ電気シールドとしてさらに機能し得るヒートスプレッダーを備えることを除いて、図１Ａで示すような従来型のＢＧＡパッケージである。従って、この形態では、ボトムパッケージ４００は、少なくとも一層の金属層を有するボトムパッケージ基板４１２の上に取り付けられるダイ４１４を備える。基板としては、例えば、２〜６層の金属層を有するラミネート、又は４〜８層の金属層を有するビルドアップ基板、或いは１〜２層の金属層を有するフレキシブルポリイミドテープ、又はセラミックの積層基板などを含む様々な基板タイプのいずれもが用いられ得る。図６Ａに例示されるボトムパッケージ基板４１２は、二層の金属層４２１，４２３を有し、それぞれは適切な回路を供給するように形成され、ビア４２２によって互いに接続される。ダイは、通常、図６Ａにおいて４１３で示される、一般にダイアタッチエポキシと称される接着剤を用いて、基板の表面に取り付けられる。そして、図６Ａの構成において、ダイが取り付けられる基板の表面は、“上側”表面と称され、その表面の金属層は“上側”金属層と称され得るが、ダイ取り付け面は、使用の際にいかなる特定の方向性も有する必要がない。
図６Ａに示すボトムＢＧＡパッケージにおいては、ダイは、電気的接続を確立するために、基板の上側金属層上のワイヤボンドサイトにワイヤボンドされる。はんだボール４１８は、例えば、コンピュータのような最終製品のプリント基板（図示しない）の下にある回路との相互接続を提供するため、基板の下側金属層上のボンディングパッドの上にリフローされる。はんだマスク４１５，４２７は、（例えば、ワイヤボンド４１６やはんだボール４１８をボンドするためのワイヤボンドサイトやボンディングパッドなどの）電気的接続のためのボンディングサイトにおいて、下にある金属が露出するように、金属層４２１，４２３の上でパターンを形成される。
マルチパッケージモジュール６０のボトムＢＧＡパッケージ４００は、（例えば、銅などの）金属製のヒートスプレッダーを備えており、該ヒートスプレッダーは、さらに、下側ＢＧＡのダイからの電磁放射を電気的に封じ込めるための電気シールドとして機能し、その結果、上側パッケージのダイとの干渉を予防する。ヒートスプレッダー４０６の“上側”平坦部は、基板４１２の上方且つダイ４１４の上で脚若しくは孔を備える側壁４０７によって支持される。接着剤の点又は線４０８は、ボトム基板の上側表面にヒートスプレッダー支持体４０７を取り付ける役目を果たす。接着剤は、導電性の接着剤とすることができ、そして、基板４１２のトップの金属層４２１、特に、回路のグラウンド層に、電気的に接続されることができ、その結果、電気シールドとしてのヒートスプレッダーを確立する。十分に遮蔽を行うために、電気シールドは、電導性の高い素材、通常は、アルミニウム又は銅などの金属で構成される。それが銅である場合には、銅の表面は、好ましくは、黒色酸化物表面を提供すべく処理されるか、又は、接着性を向上させるためにニッケルメッキを施される。また、接着剤は、導電性を有しない接着剤とすることができ、かかる構成においては、ヒートスプレッダーは、熱拡散装置としてのみ機能する。ヒートスプレッダー４０６の支持部及び頂部は、ダイ４１４及びワイヤボンド４１６を取り囲み、処理操作を容易にするため、周囲や機械的なストレスから、特に、次に行われるＭＰＭのアセンブリ前のテストの間、これらの構造を保護する役目をする。従って、かかる具体例（ＭＰＭモールディングを行い、後に充填するもの）においては、別個のボトムパッケージのモールドが必要なく、製造コストを減少させる。
マルチパッケージモジュール６０のトップパッケージ５００は、ボトムパッケージ４００上でヒートスプレッダー／シールド４０６の平坦な表面上に積み重ねられ、接着剤５０３を用いてそこに取り付けられる。熱放散を向上させるために、接着剤５０３は熱伝導性のものとすることができる。
本発明に従うトップパッケージ５００及びボトムパッケージ４００の間のＺ軸相互接続は、トップパッケージ基板５１２の縁部のトップパッケージ相互接続パッドとボトムパッケージ基板４００の縁部のボトムパッケージ相互接続パッドとの間のワイヤボンド５１８によって形成される。ワイヤボンドは、上方へのボンド又は下方へのボンド（順方向又は逆方向のボンド）のいずれの方法によっても形成され得る。マルチパッケージモジュール構造は、モジュールカプセル体６０７の形成により保護される。カプセル化の間に取り囲まれた空間にＭＰＭモールド材料を充填することを可能とするために、ヒートスプレッダーの支持部４０７には、開口（孔）が形成され得る。
はんだボール４１８は、マザーボードなどのプリント基板（図示しない）などの下にある回路との接続のため、ボトムパッケージ基板４１２の下側金属層の露出したはんだボールパッドの上にリフローされる。
本発明のこの側面に従う、電気シールドがボトムパッケージの上に備えられるマルチパッケージモジュールは、例えば通信機器などの無線周波数機器において特に有益であり得る。デジタル及びＲＦ半導体チップを有する適用例において、電気シールドは、遮蔽されたダイへの若しくはダイからのＲＦ干渉を抑制することによって、ノイズを低減することができる。これは、ＲＦダイと上側パッケージの間での電磁干渉を防止するために、例えば、ボトムパッケージ半導体ダイが例えば通信機器のような無線周波数機器である場合、特に有益であり得る。
上述のことから分かるように、本発明に従う構造によれば、アセンブリの前にＢＧＡ及びＬＧＡの両方をテストすることが可能であり、アセンブリに先立って、適合しないパッケージを拒絶し、それによって最終モジュールテストの高い歩留まりを確保することが可能である。
マルチパッケージモジュールからの熱放散を向上させるために、図６Ａに示されるようなボトムパッケージの上のヒートスプレッダー／電気シールドに加えて、トップパッケージの上に、トップヒートスプレッダーが備えられ得る。該トップヒートスプレッダーは、熱伝導性の物質からなる概ね平坦な部材であり、該部材は、ＭＰＭからの効率的な熱交換のために、その平坦な上側表面の少なくともより中央の領域が、周囲に露出される。トップヒートスプレッダーは、例えば（銅やアルミニウム等の）金属でできた板や、その他の種々の熱伝導性の物質（例えば、窒化アルミニウム）のいずれかでできた板であり得る。ヒートスプレッダーは、パッケージを十分にカバーできるサイズ及び形状を有している。ヒートスプレッダーは、金属の容量を増加させるために、トップパッケージの上の中央の領域においてより厚く形成され、Ｚ軸相互接続ワイヤボンドと干渉しないように、周囲においてより薄く形成され得る。中央の領域でより厚く形成されるならば、ヒートスプレッダーは、トップパッケージの上方を向く面に取り付けられ得る。若しくは、ワイヤボンドサイトのパッケージインボードの上方を向く面の上にスペーサーが配置され、ヒートスプレッダーは、スペーサーの上側表面に貼り付けられ得る。また、ヒートスプレッダーをモールド成型することも可能であり、結果として同様の構造となるが、接着剤が用いられない。即ち、ヒートスプレッダーは、ＭＰＭカプセル体の型に落とされ、モールド材料の硬化工程の間にモジュールの上側表面に取り付けられ得る。あるいは、ヒートスプレッダーは、トップパッケージの上に概ね平坦な部分と、ボトムパッケージ基板の上側表面上若しくはその近くに配置される支持部若しくは周辺の支持部材とを有する。
例えば、図６Ｂにおいて断面図で示されるように、トップパッケージの上方を向く面には、厚めの中央部を有するトップヒートスプレッダーを取り付けることができる。ＭＰＭ６２の積み重ねられたパッケージの構造は、図６ＡにおけるＭＰＭ６０のものに類似しており、同様の構造は、図面において同様な参照数字によって同一特定される。図６Ｂの例におけるトップヒートスプレッダー５３０は、熱伝導性の物質からなる概ね平坦な部材であり、該部材は、ＭＰＭからの効率的な熱交換のために、その平坦な上側表面の少なくともより中央の領域が、周囲に露出される。トップヒートスプレッダー５３０は、トップパッケージの上のワイヤボンドサイトのインボードに、より厚い中央部分を有し、より厚い部分は、接着剤５３２を用いてトップパッケージの上方を向く面５１９に取り付けられる。ヒートスプレッダーの厚さは、ある具体例においては、０．２〜０．６ｍｍの範囲とされ、名目上０．４ｍｍとされ得る。トップヒートスプレッダーは、例えば（銅又はアルミニウムなどの）金属で構成され得る。トップヒートスプレッダーが銅で形成される場合には、好ましくは、下側表面は、下の取り付け材料との接着性を向上させるために、黒色酸化物を有するよう処理される。露出した上側表面は、黒色の酸化物を形成するよう処理され得るか、又は、それは艶消しのニッケル（プレート）表面とされ得る。熱放散を向上させるため、接着剤５３２は、任意で、熱伝導性エポキシなどの熱伝導性の接着剤とされ得る。そして、該接着剤は、上方を向く（“下側”）面上に露出した電気的な機構を有する具体例においては、電気的に伝導性がないのものとされ得る。通常、トップヒートスプレッダーは、モールド材料がＭＰＭカプセル体６０７用に注入される前に、トップパッケージに取り付けられる。トップヒートスプレッダーの周囲は、ＭＰＭモールド材料によってカプセル化され得る。図６Ｂの具体例において、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めるために、ヒートスプレッダー５３０の周囲には、凹入機構５３４のようなステップ（段）が与えられる。
さらなる選択肢として、図６ＡのようなＭＰＭは、トップパッケージの上に位置する概ね平坦な中央の部分を有する熱伝導性の素材によって形成されたトップヒートスプレッダーと、Ｚ軸相互接続ボンドパッドの外側でボトムパッケージの端部の近くにおける、端部又は角部の近くからボトムパッケージ基板４１２の上側表面に延びる周辺の支持部材と、が備えられ得る。平坦部分の上側表面は、ＭＰＭからの効率的に熱交換を行うために、ＭＰＭの上側表面で周囲に露出する。トップヒートスプレッダーは、例えば（銅などの）金属のシートから、例えばスタンピング（プレス）によって形成され得る。支持部材は、任意で、接着剤を使って、ボトムパッケージ基板の上側表面に取り付けることができる。ヒートスプレッダーの支持部材は、モールド材料の硬化工程の間にＭＰＭカプセル体６０７にの中に埋め込まれる。図６Ｂの具体例のように、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めることを可能とするために、ヒートスプレッダーの平坦な上側部分の周囲には、ステップのような凹入機構を備えることができる。この具体例では、ヒートスプレッダーの平坦な中央の部分の下側表面とトップパッケージの上方を向く表面５１９との間の空間には、ＭＰＭモールドの薄い層が充填される。
さらなる選択肢として、図６ＡのようなＭＰＭは、支持部材のない、単純な平坦なヒートスプレッダーを備えることができ、それは、トップパッケージモールドの上側表面に取り付けられない。そのような具体例では、図６Ｂの具体例のように、トップヒートスプレッダーは、例えば（銅又はアルミニウムなどの）金属のシートのような、熱伝導性の材料の概ね平坦な部材であり得、ＭＰＭからの効率的な熱交換を行うために、平坦なヒートスプレッダーの上側表面の少なくともより中央の領域が周囲に露出する。ここで、ヒートスプレッダーは、上側パッケージの上のワイヤボンドサイトインボードのより厚い中央の部分を有さず、その代わりに、単純な平坦なヒートスプレッダーの下側表面とトップパッケージの上側表面５１９との間の空間は、ＭＰＭモールドの薄い層によって充填され得、かかる単純な平坦なヒートスプレッダーは、モールド材料の硬化工程の間にＭＰＭカプセル体６０７に取り付けられ得る。かかる取り付けられない単純な平坦なトップヒートスプレッダーの周囲は、図５Ｄの取り付けられた平坦なヒートスプレッダーのように、ＭＰＭモールド材料によってカプセル化され得、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めることを可能とするために、ステップのような凹入機構を備え得る。
図６Ｂのように、若しくは、上述の別の具体例のように、ヒートスプレッダーを有するＭＰＭ構造は、熱に関する機能を有効に強化することができ、モジュールの上で電気遮蔽を提供し得、それは、ＲＦ及びデジタルチップを結合するＭＰＭに大変重要であり得る。
図５Ｄ，図６Ａ，図６Ｂにおける構造の利点は、顕著な熱性能であり、選択的に、ボトムパッケージでの電気遮蔽であり、それは、例えばＲＦとデジタルのチップとを結合するＭＰＭにおいて、特に重要な意義を有し得る。全ての適用例において、ボトムパッケージヒートスプレッダー及びトップヒートスプレッダーの両方を備えることは必要ではない。代わりに、最終製品のニーズに応じて、一方若しくは他方を備えるので十分であり得る。
十分に理解されるように、パッケージのいずれか若しくは両方は、ダイのそれぞれのパッケージ基板への（ワイヤボンディングではなく）フリップチップ相互接続を有し得るが、本発明に従って、トップパッケージは裏返しにされ、トップ及びボトム基板の間のＺ軸相互接続はワイヤボンドによる。
ボトムパッケージダイのボトムパッケージ基板へのフリップチップ相互接続を有するあるモジュールでは、例えば、ボトムＢＧＡのダイは、“下向きダイ”構造のフリップチップ相互接続によってボトムＢＧＡ基板と相互接続され得る。この構造では、下側ＢＧＡパッケージのための個別モールドを要しない。鋳型モールドソーシンギュレートは、上側ＬＧＡパッケージをカプセル化し、ＭＰＭモールドは完成されたマルチパッケージモジュールの中の積み重ねられたパッケージをカプセル化する。
図７Ａは、本発明の別の側面に従うマルチパッケージモジュール７０を示す断面図であり、裏返しにされたトップパッケージがダイを下方に向ける状態でフリップチップＢＧＡの上に積み重ねられる。下側ＢＧＡにおいて、ダイは基板と接続されたフリップチップであり、ダイと基板の間のスペースはアンダーフィルされる。このＢＧＡは、ＭＰＭに組み込まれる前にテストされ得る。ダイの裏面には、接着剤によって裏返しにされたトップＬＧＡを取り付け可能である。モジュール基板へのトップＬＧＡのＺ軸相互接続はワイヤボンドにより、ＭＰＭはモールドされる。この構造の主な利点は、ＢＧＡの上のフリップチップ接続が高い電気的性能を備えることである。
図７Ａを参照すると、ボトムＢＧＡフリップチップパッケージは、ダイ３１４が（はんだバンプ、金スタッドバンプ又は異方性導電フィルム若しくはペーストなどの）フリップチップバンプ３１６によって接続される、パターンを形成された金属層３２１を有する基板４１２を含む。基板としては、様々な基板タイプのいずれもが用いられ得る。図７Ａに例示されるボトムパッケージ基板３１２は、二層の金属層３２１，３２３を有し、各金属層３２１，３２３は、適切な回路を供給するようパターン形成され、ビア３２２によって互いに接続されている。フリップチップバンプは、ダイの動作表面上のバンプパッドのパターンを形成された配列に取り付けられる。そして、ダイの動作表面は、基板の上方を向くパターンを形成された金属層との関係で下を向くため、そのような配置は、“下向きダイ”フリップチップパッケージと称され得る。ダイ及び基板の間のポリマーアンダーフィル３１３は、周囲から保護し、構造に対する機械的な完全性を加える。
マルチパッケージモジュール７０のトップＬＧＡパッケージ５００は、図５Ａのマルチパッケージモジュール５０のトップＬＧＡパッケージ５００と概ね同様に構成される。特に、トップパッケージ５００は、トップパッケージ基板５１２の上に取り付けられたダイ５１４を含む。基板としては、様々な基板タイプのいずれもが用いられ得る。図７Ａに例示されるトップパッケージ基板５１２は、二層の金属層５２１，５２３を有し、それぞれは適切な回路を供給するように形成され、ビア５２２によって互いに接続される。ダイは、通常、図７Ａにおいて５１３で示される、一般にダイアタッチエポキシと称される接着剤を用いて、基板の表面に取り付けられる。そして、図７Ａの構成において、ダイが接着される基板の表面は、“上側”表面と称され、その表面上の金属層は“上側”金属層と称されるが、ダイ取り付け面は、使用においていかなる特定の方向性も有する必要がない。ただし、説明のために、本発明に従い、トップパッケージがマルチパッケージモジュールの中で裏返しにされる場合、上側パッケージ基板のダイ取り付け面は、下を向く側面となる。
図７Ａの具体例に示すトップＬＧＡパッケージ５００においては、ダイは、電気的接続を確立するために、基板の上側金属層上のワイヤボンドサイトの上にワイヤボンドされる。ダイ５１４とワイヤボンド５１６とは、処理操作を促進するために、周囲や機械的なストレスからの保護を供給するモールドコンパウンド５１７によってカプセル化され、トップパッケージモールディング表面を有する。逆の方向性により、トップパッケージモールディング表面は下方を向く。はんだマスク５１５，５２７は、（例えば、ワイヤボンド５１６をボンドするためのワイヤボンドサイトなどの）電気的接続のためのボンディングサイトにおいて、下にある金属が露出するように、金属層５２１，５２３の上でパターンを形成される。マルチパッケージモジュールの中での逆にされた方向性の中で、トップパッケージは、上方を向く（“下側”）表面５１９を有する。
トップパッケージ５００は、ボトムパッケージ３００上で積み重ねられ、５０３で示される接着剤を用いてそこに取り付けられる。
積み重ねられたトップパッケージ５００及びボトムパッケージ３００の間のＺ軸相互接続は、それぞれのパッケージ基板の上方を向く金属層を接続するワイヤボンド５１８によって形成される。マルチパッケージモジュール構造は、モジュールカプセル体７０７により保護され、はんだボール３１８は、コンピュータなどの最終製品のマザーボード（図示しない）のような下にある回路との接続のため、ボトムパッケージ基板の下側金属層に露出するはんだボールパッドの上にリフローされる。はんだマスク３１５，３２７は、（例えば、ワイヤボンド５１８やはんだボール３１８をボンドするためのワイヤボンドサイトやボンディングパッドなどの）電気的接続のためのボンディングサイトにおいて、下にある金属が露出するように、金属層３２１，３２３の上でパターンを形成される。
図７Ａを参照して例示されるようなダイを下方に向けた状態のフリップチップＢＧＡの上に積み重ねられたＬＧＡを有する構造は、図６Ａ又は図６Ｂに例示するように、ヒートスプレッダー／電気シールドを備えて組み立てられ得る。従って、図７Ｂは、本発明の別の側面に従うマルチパッケージモジュールを示す断面図であり、裏返しにされたＬＧＡは、図７Ａの形態のように、下向きダイ状態のフリップチップＢＧＡの上に積み重ねられ、下側ＢＧＡには、ヒートスプレッダー／シールドが備えられる。
特に、図７Ｂを参照すると、マルチパッケージモジュール７２のボトムＢＧＡパッケージ３００は、（例えば銅などの）金属のヒートスプレッダーを備えており、該ヒートスプレッダーは、さらに、下側ＢＧＡのダイからの電磁放射を電気的に封じ込めるための電気シールドとして機能し、その結果、上側パッケージのダイとの干渉を予防する。ヒートスプレッダー４０６の上側平坦部は、基板３１２の上方且つダイ３１４の上で脚若しくは側壁４０７によって支持される。接着剤の点又は線４０８は、ボトム基板の上側表面にヒートスプレッダー支持体４０６を取り付ける役目を果たす。接着剤は、導電性の接着剤とすることができ、そして、基板３１２の頂部の金属層３２１、特に、回路のグラウンド層に、電気的に接続されることができ、その結果、電気シールドとしてのヒートスプレッダーを確立する。また、接着剤は、導電性を有しない接着剤とすることができ、かかる構成においては、ヒートスプレッダーは、熱拡散装置としてのみ機能する。ヒートスプレッダー４０６の支持部及び頂部は、ダイ３１４を取り囲み、処理操作を容易にするため、周囲や機械的なストレスから、特に、次に行われるＭＰＭのアセンブリ前のテストの間、これらの構造を保護する役目をする。
マルチパッケージモジュール７２のトップパッケージ５００は、ヒートスプレッダー／シールド４０６の平坦な表面上のボトムパッケージ３００上に積み重ねられ、接着剤５０３を用いてそこに取り付けられる。熱放散を向上させるために、接着剤５０３は熱伝導性であり得る。そして、ＬＧＡパッケージ基板の下側金属層にヒートスプレッダー４０６の電気の接続を確立するために、接着剤５０３は、電気伝導性のものとすることができ、若しくは、電気的に絶縁性のものとすることができ、従って、電気的な接続を防止し得る。
本発明に従うトップパッケージ５００及びボトムパッケージ３００の間のＺ軸相互接続は、トップパッケージ基板５１２の縁部のトップパッケージ相互接続パッドとボトムパッケージ基板３００の縁部のボトムパッケージ相互接続パッドとの間のワイヤボンド５１８によって形成される。ワイヤボンドは、上方へのボンド又は下方へのボンド（順方向又は逆方向のボンド）のいずれの方法によっても形成され得る。マルチパッケージモジュール構造は、モジュールカプセル体７０７の形成により保護される。カプセル化の間に取り囲まれた空間にＭＰＭモールド材料を充填することを可能とするために、ヒートスプレッダーの支持部４０７に、開口が形成され得る。
はんだボール３１８は、プリント基板（図示しない）のような下にある回路との接続のため、ボトムパッケージ基板３００の下側金属層の露出したはんだボールパッドの上にリフローされる。
上述のことから分かるように、本発明に従う構造によれば、アセンブリの前にＢＧＡ及びＬＧＡの両方をテストすることが可能であり、アセンブリに先立って、適合しないパッケージを拒絶し、それによって最終モジュールテストの高い歩留まりを確保することが可能である。
本発明のこの側面に従うフリップチップボトムパッケージのプロセッサチップは、例えば、ＡＳＩＣ、ＧＰＵ、ＣＰＵとすることができ、多くの場合、ＡＳＩＣである。そして、トップパッケージは、例えば、メモリーパッケージ又はＡＳＩＣパッケージとすることができる。トップパッケージがメモリーパッケージである場合には、それは、積み重ねられたダイを有するメモリーパッケージとすることができる。シールドされたフリップチップ下向きダイボトムパッケージは、より高速の適用例、特に、モバイル通信における用途のような、ＲＦ周波数処理に適している。
任意であるが、マルチパッケージモジュールからの熱放散を向上させるため、（図９Ａ又は図９Ｂに示されるように）下向きダイ構造のフリップチップボトムパッケージを有するＭＰＭには、図７Ｂに示されるようなボトムパッケージ上のヒートスプレッダー／シールドに加えて、さらに、トップヒートスプレッダーが備えられる。この任意のトップヒートスプレッダーは、熱伝導性の物質から形成され、ＭＰＭから効率的に熱交換をするために、その上側表面の少なくともより中央の領域が、ＭＰＭの上側表面で周囲に露出している。トップヒートスプレッダーは、例えば（銅やアルミニウム等の）金属でできた板や、その他の種々の熱伝導性の物質（例えば、窒化アルミニウム）のいずれかでできた板であり得る。ヒートスプレッダーは、パッケージを十分にカバーできるサイズ及び形状を有している。ヒートスプレッダーは、金属の容量を増加させるために、トップパッケージの上の中央の領域においてより厚く形成され、Ｚ軸相互接続ワイヤボンドと干渉しないように、周囲においてより薄く形成され得る。中央の領域でより厚く形成されるならば、ヒートスプレッダーは、トップパッケージの上方を向く面に取り付けられ得る。若しくは、ワイヤボンドサイトのパッケージインボードの上方を向く面の上にスペーサーが配置され、ヒートスプレッダーは、スペーサーの上側表面に取り付けられ得る。また、ヒートスプレッダーをモールド成型することも可能であり、結果として同様の構造となるが、接着剤が用いられない。即ち、ヒートスプレッダーは、ＭＰＭカプセル体の型に落とされ、モールド材料の硬化工程の間にモジュールの上側表面に取り付けられ得る。あるいは、ヒートスプレッダーは、トップパッケージの上に概ね平坦な部分と、ボトムパッケージ基板の上側表面上若しくはその近くに配置される支持部若しくは周辺の支持部材とを有する。
例えば、図７Ｃにおいて断面図で示されるように、トップパッケージの上方を向く面には、厚めの中央部を有するトップヒートスプレッダーを取り付けることができる。ＭＰＭ７４の積み重ねられたパッケージの構造は、図７ＢにおけるＭＰＭ７２のものと概ね同様であり、同様の構造は、図面において同様な参照数字によって同一特定される。図７Ｃの例におけるトップヒートスプレッダー５３０は、熱伝導性の物質からなる概ね平坦な部材であり、該部材は、ＭＰＭからの効率的な熱交換のために、その平坦な上側表面の少なくともより中央の領域が、周囲に露出される。トップヒートスプレッダー５３０は、トップパッケージの上のワイヤボンドサイトのインボードに、より厚い中央部分を有し、より厚い部分は、接着剤５３２を用いてトップパッケージの上方を向く面５１９に取り付けられる。ヒートスプレッダーの厚さは、ある具体例においては、０．２〜０．６ｍｍの範囲とされ、名目上０．４ｍｍとされ得る。トップヒートスプレッダーは、例えば（銅又はアルミニウムなどの）金属で構成され得る。トップヒートスプレッダーが銅で形成される場合には、好ましくは、下側表面は、下の取り付け材料との接着性を向上させるために、黒色酸化物を有するよう処理される。露出した上側表面は、黒色の酸化物を形成するよう処理され得るか、又は、それは艶消しのニッケル（プレート）表面とされ得る。熱放散を向上させるため、接着剤５３２は、任意で、熱伝導性エポキシなどの熱伝導性の接着剤とされ得る。そして、該接着剤は、上方を向く（“下側”）面上に露出した電気的な機構を有する具体例においては、電気的に伝導性がないものとされ得る。通常、トップヒートスプレッダーは、モールド材料がＭＰＭカプセル体７０７用に注入される前に、トップパッケージに取り付けられる。トップヒートスプレッダーの周囲は、ＭＰＭモールド材料によってカプセル化され得る。図７Ｃの具体例において、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めるために、ヒートスプレッダー５３０の周囲には、凹入機構５３４のようなステップが与えられる。
さらなる選択肢として、図７Ａ若しくは図７ＢのようなＭＰＭは、トップパッケージの上に位置する概ね平坦な中央の部分を有する熱伝導性の素材によって形成されたトップヒートスプレッダーと、Ｚ軸相互接続ボンドパッドの外側でボトムパッケージの端部の近くにおける、端部又は角部の近くからボトムパッケージ基板３１２の上側表面に延びる周辺の支持部材と、が備えられ得る。平坦部分の上側表面は、ＭＰＭからの効率的な熱交換を行うために、ＭＰＭ上側表面で周囲に露出する。トップヒートスプレッダーは、例えば（銅などの）金属のシートから、例えばスタンピングによって形成され得る。支持部材は、任意で、接着剤を使ってボトムパッケージ基板の上側表面に取り付けることができる。ヒートスプレッダーの支持部材は、モールド材料の硬化工程の間にＭＰＭカプセル体７０７の中に埋め込まれる。図６Ｂの具体例のように、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めることを可能とするために、ヒートスプレッダーの平坦な上側部分の周囲には、ステップのような凹入機構を備えることができる。この具体例では、ヒートスプレッダーの平坦な中央の部分の下側表面とトップパッケージの上方を向く表面５１９との間の空間には、ＭＰＭモールドの薄い層が充填される。
さらなる選択肢として、図７Ａ若しくは図７ＢのようなＭＰＭは、支持部材のない、単純な平坦なヒートスプレッダーを備えることができ、それは、トップパッケージモールドの上側表面に取り付けられない。そのような具体例では、図６Ｂの具体例のように、トップヒートスプレッダーは、例えば（銅又はアルミニウムなどの）金属のシートのような、熱伝導性の材料の概ね平坦な部材であり得、ＭＰＭからの効率的な熱交換を行うために、平坦なヒートスプレッダーの上側表面の少なくともより中央の領域が周囲に露出する。ここで、ヒートスプレッダーは、上側パッケージの上のワイヤボンドサイト内のより厚い中央の部分を有さず、その代わりに、単純な平坦なヒートスプレッダーの下側表面とトップパッケージの上方を向く表面５１９との間の空間は、ＭＰＭモールドの薄い層によって充填され得、かかる単純な平坦なヒートスプレッダーは、モールド材料の硬化工程の間にＭＰＭカプセル体７０７に取り付けられ得る。かかる取り付けられない単純な平坦なトップヒートスプレッダーの周囲は、図７Ｃの取り付けられた平坦なヒートスプレッダーのように、ＭＰＭモールド材料によってカプセル化され得、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めることを可能とするために、ステップのような凹入機構を備え得る。
図７Ｃのように、若しくは、上述の別の具体例のように、ヒートスプレッダーを有するＭＰＭ構造は、熱に関する機能を有効に強化することができ、モジュールの上で電気遮蔽を提供し得、それは、ＲＦ及びデジタルチップを結合するＭＰＭに大変重要であり得る。
図７Ｂ，図７Ｃにおける構造の利点は、顕著な熱性能であり、選択的に、ボトムパッケージでの電気遮蔽であり、それは、例えばＲＦとデジタルのチップとを結合するＭＰＭにおいて、特に重要な意義を有し得る。全ての適用例において、ボトムパッケージヒートスプレッダー及びトップヒートスプレッダーの両方を備えることは必要ではない。代わりに、最終製品のニーズに応じて、一方若しくは他方を備えるので十分であり得る。
ボトムパッケージダイのボトムパッケージ基板へのフリップチップ相互接続を有するあるモジュールでは、例えば、ボトムＢＧＡのダイは、“上向きダイ”構造のフリップチップ相互接続によってボトムＢＧＡ基板と相互接続され得、ボトムパッケージダイは、ボトムパッケージ基板の下側表面上で支持される。通常、そのような構造のボトムパッケージダイ取り付け領域は、基板領域のほぼ中心に配置され、第二レベルの相互接続ボールは、基板の端部の二つ又は（より一般的には）４つ全ての近傍で周辺的に配される。上向きダイのフリップチップとそのフリップチップ相互接続構造とは、第二レベル相互接続構造のスタンドオフ高さ範囲内に位置しており、従って、そのような構造のボトムパッケージダイは、ＭＰＭの全厚に全く寄与しない。かかる構成においては、フリップチップ相互接続が採用されるという理由だけでなく、はんだボールへのダイの接続がより直接的であり、より短い金属トレースを要し、ビアを避けるために、ボトムパッケージ（従って、モジュール）における高い電気的性能を得ることができる。さらに、上向きダイ構造は、一般に下向きダイ構成の結果であるネットリストが逆になる効果を避けることができ、それはいくつかの適用例においては望ましいものであり得る。周知のように、上を向くように配されたダイ（上向きダイ）は、同じダイが下を向く（下向きダイ）際の、鏡像となるネットリストを有する。この構造では、下側ＢＧＡパッケージのための個別モールドを要しない。鋳型モールドソーシンギュレートは、裏返しにされた上側ＬＧＡパッケージをカプセル化し、ＭＰＭモールドは完成されたマルチパッケージモジュールの中の積み重ねられたパッケージをカプセル化する。
特に、例示として、図８Ａは、本発明の別の側面に従うマルチパッケージモジュール８０を示す断面図の中であり、上向きダイ構造３０２のフリップチップＢＧＡの上に、裏返しにされたランドグリッドアレイパッケージ５００が積み重ねられ、積み重ねられたパッケージがワイヤボンディングによって相互接続される。ボトムＢＧＡパッケージ３０２において、ダイ３４４はＢＧＡ基板３４２の下側面の上に取り付けられる。
図に示すように、ボトムパッケージダイは、ボトムパッケージの下面の、周辺に配置されたはんだボールの間の領域にあるので、この構成はより薄いＭＰＭを提供する。かかる構造においては、フリップチップ接続が採用されるという理由だけでなく、より短い金属トレースによって、（図７Ａ、図７Ｂ又は図７Ｃのような構造のように）ビアを要することなく、ダイとはんだボールとの間の接続に、はんだボールへのダイの電気的接続をより直接的にするという理由により、高い電気的性能を得ることができる。さらに、上向きダイ構造は、ある適用例で要望されるように、このパッケージがワイヤボンドに対してネットリスト互換性を有することを可能にする。ネットリストは、ダイとはんだボールとの間の接続対全ての合計である。ダイが“下向きダイ”で上を向く場合には、それは、ダイが“上向きダイ”で下を向く場合の同じダイでの鏡像パターンである接続パターンを有する。
図８Ａに示すような構造において、トップＬＧＡパッケージは、裏返しにされ、ＢＧＡの上側面に接着剤で取り付けられ、ワイヤボンドされ、モジュールがモールドされる。ボトムフリップチップＢＧＡパッケージ３０２は、ダイ３４４の部分が（はんだバンプ、金スタッドバンプ又は異方性導電フィルム若しくはペーストなどの）フリップチップバンプ３４６によって接続される、パターンを形成された金属層３５３を有する基板３４２を含む。基板としては、様々な基板タイプのいずれもが用いられ得る。図８Ａに例示されるボトムパッケージ基板３４２は、二層の金属層３５１，３５３を有し、それぞれは、適切な回路を供給するよう形成される。ボトムパッケージ基板３４２は、さらに、誘電性の層３５４，３５６間に挟まれた金属層３５５を有する。金属層３５５は、金属層３５１，３５３を通るビアによる接続を可能とするために、所定の位置に空間を有する。従って、パターンを形成された金属層３５１，３５３の所定の部分は、基板の層３５４，３５６を通り、挟まれた金属層３５５の空間を通るビアによって接続される。パターンを形成された金属層３５３の所定の部分は、基板の層３５６を通るビアによって、挟まれた金属層３５５に接続される。
フリップチップバンプ３４６は、ダイ３４４の動作表面上のバンプパッドのパターンを形成された配列に取り付けられる。そして、ダイの動作表面が基板の下方を向くパターンを形成された金属層に関連して上を向くため、そのような配置は、“上向きダイ”フリップチップパッケージと称され得る。ダイと基板のダイ取り付け領域との間のポリマーアンダーフィル３４３は、周囲から保護し、構造に対する機械的な完全性を加える。
上記のように、金属層３５１，３５３は、適切な回路を提供するためにパターンを形成され、挟まれた金属層３５５は、上側と下側の金属層３５１，３５３の所定のトレースの間で（挟まれた金属層３５５と接触することなく）相互接続を可能とするために、所定の位置に空間を有する。特に、例えば、下側金属層は、フリップチップ相互接続バンプ３５３に取り付け位置を提供するために、ダイ取り付け領域にパターンを形成される。そして、例えば、下側金属層は、第二レベルの相互接続はんだボール３４８に取り付け位置を提供するために、ボトムパッケージ基板３４２の縁部のより近くにパターンを形成される。それによって、完成したＭＰＭは、下にある回路（図示しない）に、はんだリフローによって取り付けられる。特に、例えば、上側金属層は、トップパッケージをボトムパッケージに接続するワイヤボンドに取り付け位置を提供するために、ボトムパッケージ基板３４２の縁部の近くにパターンを形成される。金属層３５３の回路のグラウンドラインは、挟まれた金属層３５５にビアを介して接続される。そして、はんだボール３４８のうち所定のものは、グランドボールであり、ＭＰＭが取り付けられる際に、下にある回路のグラウンドラインに取り付けられる。従って、挟まれた金属層３５５は、ＭＰＭのためにグラウンド層としての機能を果たす。はんだボール３４８のうち所定の他のものは、入出力ボール又はパワー（電力）ボールであり、従って、これらは、金属層３５３の回路の中で、それぞれ入出力又はパワーライン上のはんだボール位置に取り付けられる。
図８Ａをさらに参照すると、トップパッケージ５００は、図５Ａのマルチパッケージモジュール５０のトップＬＧＡパッケージ５００と概ね同様に構成される。特に、トップパッケージ５００は、トップパッケージ基板５１２の上に取り付けられるダイ５１４を含む。基板としては、様々な基板タイプのいずれもが用いられ得る。図８Ａに例示されるトップパッケージ基板５１２は、二層の金属層を有し、それぞれは適切な回路を供給するように形成され、ビアによって互いに接続される。ダイは、通常、図８Ａにおいて５１３で示される、一般にダイアタッチエポキシと称される接着剤を用いて、基板の表面に取り付けられる。そして、図８Ａの構成において、ダイが接着される基板の表面は、“上側”表面と称され、その表面上の金属層は“上側”金属層と称されるが、ダイ取り付け面は、使用においていかなる特定の方向性も有する必要がない。ただし、説明のために、本発明に従い、トップパッケージがマルチパッケージモジュールの中で裏返しにされる場合、上側パッケージ基板のダイ取り付け面は、下を向く側面となる。
図８Ａの具体例に示すトップＬＧＡパッケージ５００においては、ダイは、電気的接続を確立するために、基板の上側金属層上のワイヤボンドサイトの上にワイヤボンドされる。ダイ５１４とワイヤボンド５１６とは、処理操作を促進するために、周囲や機械的なストレスからの保護を供給するモールドコンパウンド５１７によってカプセル化され、トップパッケージモールディング表面を有する。逆の方向性により、トップパッケージモールディング表面は下方を向く。はんだマスクは、（例えば、ワイヤボンド５１６をボンドするためのワイヤボンドサイトなどの）電気的接続のためのボンディングサイトにおいて、下にある金属が露出するように、各金属層の上でパターンを形成される。マルチパッケージモジュールの中での逆にされた方向性の中で、トップパッケージは、上方を向く（“下側”）表面５１９を有する。
トップパッケージ５００は、ボトムパッケージ３００上、即ち、ボトムパッケージ基板３４２の上側表面上で積み重ねられ、５０３で示される接着剤を用いてそこに取り付けられる。
積み重ねられたトップパッケージ５００及びボトムパッケージ３００の間のＺ軸相互接続は、それぞれのパッケージ基板の上方を向く金属層を接続するワイヤボンド５１８によって形成される。マルチパッケージモジュール構造は、モジュールカプセル体８０７により保護され、はんだボール３１８は、コンピュータなどの最終製品のマザーボード（図示しない）のような下にある回路との接続のため、ボトムパッケージ基板の下側金属層に露出するはんだボールパッドの上にリフローされる。
図８Ａを参照して例示されるようなダイを上方に向けた状態のフリップチップＢＧＡの上に積み重ねられたＬＧＡを有する構造は、図６Ａ又は図６Ｂに例示するように、ボトムパッケージダイの周囲にヒートスプレッダー／電気シールドを備えて組み立てられ得る。従って、図８Ｂは、本発明の別の側面に従うマルチパッケージモジュールを示す断面図であり、裏返しにされたＬＧＡは、図８Ａの形態のように、上向きダイ状態のフリップチップＢＧＡの上に積み重ねられ、下側ＢＧＡには、ヒートスプレッダー／シールドが備えられる。
特に、図８Ｂを参照すると、マルチパッケージモジュール８２のボトムＢＧＡパッケージ３００は、（例えば銅などの）金属のヒートスプレッダーを備えており、該ヒートスプレッダーは、ダイを取り囲み、さらに、下側ＢＧＡのダイからの電磁放射を電気的に封じ込めるための電気シールドとして機能し、その結果、上側パッケージのダイとの干渉を予防する。ヒートスプレッダーの下側平坦部３５４は、基板３４２の上で脚若しくは側壁３５５によって支持される。接着剤の点又は線３５６は、ボトムパッケージ基板の下側表面にヒートスプレッダー支持体３５５を取り付ける役目を果たす。接着剤は、導電性の接着剤とすることができ、そして、基板３４２の下側金属層３５３、特に、回路のグラウンド層に、電気的に接続されることができ、その結果、電気シールドとしてのヒートスプレッダーを確立する。また、接着剤は、導電性を有しない接着剤とすることができ、かかる構成においては、ヒートスプレッダーは、熱拡散装置としてのみ機能する。代わりに、上方を向くボトムパッケージダイを取り囲んでいるシールドは、はんだボールがモジュールの取り付けの間に接続をするためにリフローされるのと同時に、プリント基板（又は、モジュール用の他の設置面）に、はんだ付けされるか、接着剤を用いて取り付けられ得る。かかる配置は、熱伝達のためのさらなるパスを提供することができ、ある適用例で要望され得るように、取り付けボードにさらにシールドの電気的な接続を提供することができる。ヒートスプレッダーの支持部３５５及び頂部３５４は、ダイ３４４を取り囲み、処理操作を容易にするため、周囲や機械的なストレスから、特に、次に行われるＭＰＭのアセンブリ前のテストの間、これらの構造を保護する役目をする。
マルチパッケージモジュール８２のトップパッケージ５００は、ボトムパッケージ基板の上側表面のパッケージ取り付け領域の上のボトムパッケージ３００の上に積み重ねられ、接着剤５０３を用いてそこに取り付けられる。熱放散を向上させるために、接着剤５０３は熱伝導性であり得る。
本発明に従うトップパッケージ５００及びボトムパッケージ３００の間のＺ軸相互接続は、トップパッケージ基板５１２の縁部のトップパッケージ相互接続パッドとボトムパッケージ基板３４２の縁部のボトムパッケージ相互接続パッドとの間のワイヤボンド８１８によって形成される。ワイヤボンドは、上方へのボンド又は下方へのボンド（順方向又は逆方向のボンド）のいずれの方法によっても形成され得る。ボトムパッケージ基板の上のマルチパッケージモジュール構造の一部は、モジュールカプセル体８０７の形成により保護される。
はんだボール３１８は、プリント基板（図示しない）のような下にある回路との接続のため、ボトムパッケージ基板３００の下側金属層の露出したはんだボールパッドの上にリフローされる。
上述のことから分かるように、本発明に従う構造によれば、アセンブリの前にＢＧＡ及びＬＧＡの両方をテストすることが可能であり、アセンブリに先立って、適合しないパッケージを拒絶し、それによって最終モジュールテストの高い歩留まりを確保することが可能である。
本発明のこの側面に従うフリップチップボトムパッケージのプロセッサチップは、例えば、ＡＳＩＣ、ＧＰＵ、ＣＰＵとすることができ、多くの場合、ＡＳＩＣである。そして、トップパッケージは、例えば、メモリーパッケージ又はＡＳＩＣパッケージとすることができる。トップパッケージがメモリーパッケージである場合には、それは、積み重ねられたダイを有するメモリーパッケージとすることができる。シールドされたフリップチップ上向きダイボトムパッケージは、より高速の適用例、特に、モバイル通信における用途のような、ＲＦ周波数処理に適している。
任意であるが、マルチパッケージモジュールからの熱放散を向上させるため、（図８Ａ又は図８Ｂに示されるように）上向きダイ構造のフリップチップボトムパッケージを有するＭＰＭには、図８Ｂに示されるようなボトムパッケージ上のヒートスプレッダー／シールドに加えて、さらに、トップパッケージ上にトップヒートスプレッダーが備えられる。この任意のトップヒートスプレッダーは、熱伝導性の物質から形成され、ＭＰＭから効率的に熱交換をするために、その上側表面の少なくともより中央の領域が、ＭＰＭの上側表面で周囲に露出している。トップヒートスプレッダーは、例えば（銅やアルミニウム等の）金属でできた板や、その他の種々の熱伝導性の物質（例えば、窒化アルミニウム）のいずれかでできた板であり得る。ヒートスプレッダーは、パッケージを十分にカバーできるサイズ及び形状を有している。ヒートスプレッダーは、金属の容量を増加させるために、トップパッケージの上の中央の領域においてより厚く形成され、Ｚ軸相互接続ワイヤボンドと干渉しないように、周囲においてより薄く形成され得る。中央の領域でより厚く形成されるならば、ヒートスプレッダーは、トップパッケージの上方を向く面に取り付けられ得る。若しくは、ワイヤボンドサイトのパッケージインボードの上方を向く面の上にスペーサーが配置され、ヒートスプレッダーは、スペーサーの上側表面に取り付けられ得る。また、ヒートスプレッダーをモールド成型することも可能であり、結果として同様の構造となるが、接着剤が用いられない。即ち、ヒートスプレッダーは、ＭＰＭカプセル体の型に落とされ、モールド材料の硬化工程の間にモジュールの上側表面に取り付けられ得る。あるいは、ヒートスプレッダーは、トップパッケージの上に概ね平坦な部分と、ボトムパッケージ基板の上側表面上若しくはその近くに配置される支持部若しくは周辺の支持部材とを有する。
例えば、図８Ｃにおいて断面図で示されるように、トップパッケージの上方を向く面には、厚めの中央部を有するトップヒートスプレッダーを取り付けることができる。ＭＰＭ８４の積み重ねられたパッケージの構造は、図８ＢにおけるＭＰＭ８２のものと概ね同様であり、同様の構造は、図面において同様な参照数字によって同一特定される。図８Ｃの例におけるトップヒートスプレッダー５３０は、熱伝導性の物質からなる概ね平坦な部材であり、該部材は、ＭＰＭからの効率的な熱交換のために、その平坦な上側表面の少なくともより中央の領域が、周囲に露出される。トップヒートスプレッダー５３０は、トップパッケージの上のワイヤボンドサイトのインボードに、より厚い中央部分を有し、より厚い部分は、接着剤５３２を用いてトップパッケージの上方を向く面５１９に取り付けられる。ヒートスプレッダーの厚さは、ある具体例においては、０．２〜０．６ｍｍの範囲とされ、名目上０．４ｍｍとされ得る。トップヒートスプレッダーは、例えば（銅又はアルミニウムなどの）金属で構成され得る。トップヒートスプレッダーが銅で形成される場合には、好ましくは、下側表面は、下の取り付け材料との接着性を向上させるために、黒色酸化物を有するよう処理される。露出した上側表面は、黒色の酸化物を形成するよう処理され得るか、又は、それは艶消しのニッケル（プレート）表面とされ得る。熱放散を向上させるため、接着剤５３２は、任意で、熱伝導性エポキシなどの熱伝導性の接着剤とされ得る。そして、該接着剤は、上方を向く（“下側”）面上に露出した電気的な機構を有する具体例においては、電気的に伝導性がないものとされ得る。通常、トップヒートスプレッダーは、モールド材料がＭＰＭカプセル体８０７用に注入される前に、トップパッケージに取り付けられる。トップヒートスプレッダーの周囲は、ＭＰＭモールド材料によってカプセル化され得る。図８Ｃの具体例において、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めるために、ヒートスプレッダー５３０の周囲には、凹入機構５３４のようなステップが与えられる。
さらなる選択肢として、図８Ａ若しくは図８ＢのようなＭＰＭは、トップパッケージの上に位置する概ね平坦な中央の部分を有する熱伝導性の素材によって形成されたトップヒートスプレッダーと、Ｚ軸相互接続ボンドパッドの外側でボトムパッケージの端部の近くにおける、端部又は角部の近くからボトムパッケージ基板３４２の上側表面に延びる周辺の支持部材と、が備えられ得る。平坦部分の上側表面は、ＭＰＭからの効率的な熱交換を行うために、ＭＰＭ上側表面で周囲に露出する。トップヒートスプレッダーは、例えば（銅などの）金属のシートから、例えばスタンピングによって形成され得る。支持部材は、任意で、接着剤を使ってボトムパッケージ基板の上側表面に取り付けることができる。ヒートスプレッダーの支持部材は、モールド材料の硬化工程の間にＭＰＭカプセル体８０７の中に埋め込まれる。図８Ｂの具体例のように、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めることを可能とするために、ヒートスプレッダーの平坦な上側部分の周囲には、ステップのような凹入機構を備えることができる。この具体例では、ヒートスプレッダーの平坦な中央の部分の下側表面とトップパッケージの上方を向く表面５１９との間の空間には、ＭＰＭモールドの薄い層が充填される。
さらなる選択肢として、図８Ａ若しくは図８ＢのようなＭＰＭは、支持部材のない、単純な平坦なヒートスプレッダーを備えることができ、それは、トップパッケージモールドの上側表面に取り付けられない。そのような具体例では、図８Ｂの具体例のように、トップヒートスプレッダーは、例えば（銅又はアルミニウムなどの）金属のシートのような、熱伝導性の材料の概ね平坦な部材であり得、ＭＰＭからの効率的に熱交換を行うために、平坦なヒートスプレッダーの上側表面の少なくともより中央の領域が周囲に露出する。ここで、ヒートスプレッダーは、上側パッケージの上のワイヤボンドサイト内のより厚い中央の部分を有さず、その代わりに、単純な平坦なヒートスプレッダーの下側表面とトップパッケージの上方を向く表面５１９との間の空間は、ＭＰＭモールドの薄い層によって充填され得、かかる単純な平坦なヒートスプレッダーは、モールド材料の硬化工程の間にＭＰＭカプセル体８０７に取り付けられ得る。かかる取り付けられない単純な平坦なトップヒートスプレッダーの周囲は、図８Ｂの取り付けられた平坦なヒートスプレッダーのように、ＭＰＭモールド材料によってカプセル化され得、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めることを可能とするために、ステップのような凹入機構を備え得る。
図８Ｃのように、若しくは、上述の別の具体例のように、ヒートスプレッダーを有するＭＰＭ構造は、熱に関する機能を有効に強化することができ、モジュールの上で電気遮蔽を提供し得、それは、ＲＦ及びデジタルチップを結合するＭＰＭに大変重要であり得る。
図８Ｂ，図８Ｃにおける構造の利点は、顕著な熱性能であり、選択的に、ボトムパッケージでの電気遮蔽であり、それは、例えばＲＦとデジタルのチップとを結合するＭＰＭにおいて、特に重要な意義を有し得る。全ての適用例において、ボトムパッケージヒートスプレッダー及びトップヒートスプレッダーの両方を備えることは必要ではない。代わりに、最終製品のニーズに応じて、一方若しくは他方を備えるので十分であり得る。
上向きダイ構造におけるボトムパッケージ基板の上側表面は、いずれの部分も、ボトムパッケージダイによって占められないので、複数のトップパッケージは、ボトムパッケージ上側表面の複数のパッケージ取り付け領域の上に積み重ねることができる。これは図８Ｄの例示によって説明される。図８Ｄは、本発明の側面に従う、図８Ａ（“上向きダイ”構造の中で設置されたフリップチップ）に概ね例示するようなボトムパッケージの下側表面に取り付けられたプロセッサユニットを有する、一様に８４で示すマルチパッケージモジュールと、ボトムパッケージ基板の上側面に取り付けられた複数の裏返しにされたＬＧＡパッケージとの実施形態の断面図である。
図８Ｄの具体例において、モジュール基板８１６及び８３６は、例えばプリント基板（図示しない）へのはんだリフローによる接続のために、はんだボール８１８が取り付けられる“下側”表面を有する。モジュール８１６の下側表面のダイ載置部の上には、ボトムパッケージダイ８２０が設置される。この例で示すように、プロセッサ８２０は、フリップチップ構造を有する。それは、ボール又はバンプ８２８によってモジュール基板の下側表面の相互接続サイト（図示しない）に電気的に接続され、接着性のアンダーフィル素材８２５を用いて表面に取り付けられるダイ８２４を含む。モジュール基板８３６の上側表面には、複数のトップパッケージ８３０，８３０’（一般に４つのメモリーパッケージであり得、図８Ｄでは二つが示される）が設置される。図８Ｄに示される具体例では、トップパッケージは、裏返しにされ、ソーシンギュレートされたランドグリッドアレイ（ＬＧＡ）パッケージである。特に、ＬＧＡパッケージ８３０に関して、各ＬＧＡトップパッケージは、トップパッケージ基板８３５に接着剤を用いて取り付けられたダイ８３４を含む。この例において、パッケージ基板は、誘電性の層の上側及び下側表面に形成された電気伝導性のトレースを有する二金属層ラミネートであり、所定の上側及び下側のトレースは、誘電性のレイヤーを通るビア（図示しない）によって接続される。ダイの下を向く動作表面は、ダイの上のトレースがワイヤボンド８３２によって、トップパッケージ基板８３５のダイ取り付け“上側”（下を向く）表面のトレースに電気的に接続される。ダイの動作表面とワイヤボンドとは、カプセル体８３７によって保護される。さらに、図８Ｄに関して、裏返しにされたトップパッケージ８３０，８３０’は、カプセル体８３７の表面とボトムパッケージ基板８３６の上側表面との間の接着剤８１５，８１５’を用いて、ボトムパッケージモジュール基板８３６に取り付けられる。そして、トップパッケージ基板８３５の上側表面の上のワイヤボンドパッドに取り付けられたワイヤボンド８３８は、ボトム基板８３６の上側表面のワイヤボンドパッドへの電気的な接続を与える。さらに、受動側機器、例えば８１９は、ボトムパッケージ基板８１６の上側表面のトレースに接続される。また、図８Ｄに示される具体例において、モジュール基板の上側表面上にヒートスプレッダー８１４が設置され、トップパッケージ８３０，８３０’をカバーする。そして、トップパッケージ及びヒートスプレッダーのアタッチメントアームは、カプセル素材８１７を使って、カプセル化される。例えば、図８Ｄに例示されるモジュールは、プロセッサがＧＰＵである場合には、１０．５ｍｍ×１０．５ｍｍのＧＰＵと１２ｍｍ×１２ｍｍのメモリーＢＧＡパッケージとを備え、一般に、約３１ｍｍ×３１ｍｍのモジュールフットプリントと、約２．８ｍｍ以上の全体の側面の厚さとを有する。
例えば図８Ｄのように構成されたマルチパッケージモジュールは、複数のメモリーチップがプロセッサと関連付けられることとなる適用例の中で特に有益であり得る。メモリーチップは、この構造の中でトップパッケージとして提供されることができ、プロセッサは上向きダイのフリップチップボトムパッケージの中で提供されることができる。十分に理解されるように、図８Ｂ又は図８Ｃのように、ボトムパッケージダイの周囲で保護が提供され得る。
本発明によると、本発明のマルチパッケージモジュールの中のトップパッケージ又はボトムパッケージのいずれかか、若しくは、それら両方ともが、二つ以上の積み重ねられたチップを含むことができる。図９Ａ及び図９Ｂは、下側ＢＧＡパッケージ４９０及び裏返しにされた上側ＬＧＡパッケージ５９０のそれぞれが二つの積み重ねられたダイを有する本発明の具体例を例示する。この例における各パッケージの中の積み重ねられたダイは、それらの各基板にワイヤボンドされ、積み重ねられたダイを有するパッケージの技術において周知のように、隣接するダイは、スペーサーによって隔てられる。十分に理解されるように、他のダイ相互接続を含む他の積み重ねられたダイ構造を有するパッケージは、並んだ複数のダイ配置と同様に、本発明に従うマルチパッケージモジュールの中で用いることができる。特に図９Ａに関して、ボトムパッケージ４９０は、スペーサー４９３によって隔てられた積み重ねられたダイ４９２及び４９４を有し、裏返しにされたトップパッケージ５９０は、スペーサー５９３によって隔てられた積み重ねられたダイ５９２及び５９４を有する。トップ及びボトムパッケージの間のＺ軸相互接続は、トップ及びボトムパッケージ基板の上を向く表面を（順方向若しくは逆方向のいずれのボンディング方法においても）接続するワイヤボンド５９８によって形成される。裏返しにされたトップパッケージ５９０は、接着剤５９５を用いて、ボトムパッケージ４９０の上に取り付けられる。モジュールカプセル体９０７は、ボトムパッケージ基板の上のモジュールの一部を取り囲む。
積み重ねられたダイを有するパッケージは、パッケージの中で最大５つまで積み重ねられたダイを有するバージョンが、業界で確立されている。ダイは様々なサイズを有しており、積み重ねられたダイを有するパッケージの中のダイは、同様の又は異なる相対的なサイズを有し得る。ダイは、一般に、四角形状若しくは矩形であり、様々な大きさの長方形状及び四角形状のダイが、積み重ねられたダイパッケージの中で積み重ねられ得る。ダイが矩形の、又は様々な大きさを有する場合、ダイは、積み重ねられた下側ダイの縁部が、その上に積み重ねられる上側ダイの縁部を越えて、突出するように、積み重ねられ得る。ダイ図９Ａ及び図９Ｂは、積み重ねられる二つのダイが同じサイズである具体例を示す。そのような具体例、又は、積み重ねられる上側ダイが下側のものより大きい具体例においては、スペーサーは、全てのダイのＬＧＡ基板へのワイヤボンディングを可能とするために、ダイの間で組み立てられる。
トップ及びボトムパッケージの一方若しくは両方の中に積み重ねられたダイを有するマルチパッケージモジュールからの熱放散を向上させるため、トップパッケージの上には、ヒートスプレッダーが備えられる。該トップヒートスプレッダーは、熱伝導性の物質からなる概ね平坦な部材であり、該部材は、ＭＰＭからの効率的な熱交換のために、その平坦な上側表面の少なくともより中央の領域が、周囲に露出される。トップヒートスプレッダーは、例えば（銅やアルミニウム等の）金属でできた板や、その他の種々の熱伝導性の物質（例えば、窒化アルミニウム）のいずれかでできた板であり得る。ヒートスプレッダーは、パッケージを十分にカバーできるサイズ及び形状を有している。ヒートスプレッダーは、金属の容量を増加させるために、トップパッケージの上の中央の領域においてより厚く形成され、Ｚ軸相互接続ワイヤボンドと干渉しないように、周囲においてより薄く形成され得る。中央の領域でより厚く形成されるならば、ヒートスプレッダーは、トップパッケージの上方を向く面に」取り付けられ得る。若しくは、ワイヤボンドサイトのパッケージインボードの上方を向く面の上にスペーサーが配置され、ヒートスプレッダーは、スペーサーの上側表面に取り付けられ得る。また、ヒートスプレッダーをモールド成型することも可能であり、結果として同様の構造となるが、接着剤が用いられない。即ち、ヒートスプレッダーは、ＭＰＭカプセル体の型に落とされ、モールド材料の硬化工程の間にモジュールの上側表面に取り付けられ得る。あるいは、ヒートスプレッダーは、トップパッケージの上に概ね平坦な部分と、ボトムパッケージ基板の上側表面上若しくはその近くに配置される支持部若しくは周辺の支持部材とを有する。
例えば図９Ｂに示されるモジュールは、トップヒートスプレッダーを備える。図９Ｂの例におけるトップヒートスプレッダー５３０は、熱伝導性の物質からなる概ね平坦な部材であり、該部材は、ＭＰＭからの効率的な熱交換のために、その平坦な上側表面の少なくともより中央の領域が、周囲に露出される。トップヒートスプレッダー５３０は、トップパッケージの上のワイヤボンドサイトのインボードに、より厚い中央部分を有し、より厚い部分は、接着剤５３２を用いてトップパッケージの上方を向く面に取り付けられる。ヒートスプレッダーの厚さは、ある具体例においては、０．２〜０．６ｍｍの範囲とされ、名目上０．４ｍｍとされ得る。トップヒートスプレッダーは、例えば（銅又はアルミニウムなどの）金属で構成され得る。トップヒートスプレッダーが銅で形成される場合には、好ましくは、下側表面は、下の取り付け材料との接着性を向上させるために、黒色酸化物を有するよう処理される。露出した上側表面は、黒色の酸化物を形成するよう処理され得るか、又は、それは艶消しのニッケル（プレート）表面とされ得る。熱放散を向上させるため、接着剤５３２は、任意で、熱伝導性エポキシなどの熱伝導性の接着剤とされ得る。そして、該接着剤は、上方を向く（“下側”）面上に露出した電気的な機構を有する具体例においては、電気的に伝導性がないものとされ得る。通常、トップヒートスプレッダーは、モールド材料がＭＰＭカプセル体９０７用に注入される前に、トップパッケージに取り付けられる。トップヒートスプレッダーの周囲は、ＭＰＭモールド材料によってカプセル化され得る。図９Ｂの具体例において、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めるために、ヒートスプレッダー５３０の周囲には、凹入機構５３４のようなステップが与えられる。
さらなる選択肢として、図９ＡのようなＭＰＭは、トップパッケージの上に位置する概ね平坦な中央の部分を有する熱伝導性の素材によって形成されたトップヒートスプレッダーと、Ｚ軸相互接続ボンドパッドの外側でボトムパッケージの端部の近くにおける、端部又は角部の近くからボトムパッケージ基板の上側表面に延びる周辺の支持部材と、が備えられ得る。平坦部分の上側表面は、ＭＰＭからの効率的に熱交換を行うために、ＭＰＭ上側表面で周囲に露出する。トップヒートスプレッダーは、例えば（銅などの）金属のシートから、例えばスタンピングによって形成され得る。支持部材は、任意で、接着剤を使ってボトムパッケージ基板の上側表面に取り付けることができる。ヒートスプレッダーの支持部材は、モールド材料の硬化工程の間にＭＰＭカプセル体９０７の中に埋め込まれる。図９Ｂの具体例のように、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めることを可能とするために、ヒートスプレッダーの平坦な上側部分の周囲には、ステップのような凹入機構を備えることができる。この具体例では、ヒートスプレッダーの平坦な中央の部分の下側表面とトップパッケージの上方を向く表面との間の空間には、ＭＰＭモールドの薄い層が充填される。
さらなる選択肢として、図９ＡのようなＭＰＭは、支持部材のない、単純な平坦なヒートスプレッダーを備えることができ、それは、トップパッケージモールドの上側表面に取り付けられない。そのような具体例では、図９Ｂの具体例のように、トップヒートスプレッダーは、例えば（銅又はアルミニウムなどの）金属のシートのような、熱伝導性の材料の概ね平坦な部材であり得、ＭＰＭからの効率的に熱交換を行うために、平坦なヒートスプレッダーの上側表面の少なくともより中央の領域が周囲に露出する。ここで、ヒートスプレッダーは、上側パッケージの上のワイヤボンドサイトのインボードにより厚い中央の部分を有さない。その代わりに、単純な平坦なヒートスプレッダーの下側表面とトップパッケージの上側の表面との間の空間は、ＭＰＭモールドの薄い層によって充填され得、かかる単純な平坦なヒートスプレッダーは、モールド材料の硬化工程の間にＭＰＭカプセル体９０７に取り付けられ得る。かかる取り付けられない単純な平坦なトップヒートスプレッダーの周囲は、図９Ｂの取り付けられた平坦なヒートスプレッダーのように、ＭＰＭモールド材料によってカプセル化され得、モールドコンパウンドからの剥離をより少なくして構造の機械的な完全性をより高めることを可能とするために、ステップのような凹入機構を備え得る。
ある構成では、裏返しにされたトップパッケージは、バンプチップキャリア（“ＢＣＣ”）の方法により形成された基板の上にダイを有して構成されることができる。従来のＢＣＣ基板において、ダイは、ダイの動作表面がリードと反対方向を向くように、リードの上側表面上に接着剤を用いて取り付けられる。即ち、ダイは、リードの上側表面に沿って、非動作側面（passive side）に取り付けられる。リードは、下側面の凸面と上側面の凹面とで形成される接触窪みを有する。ダイは、ワイヤボンディングによって、ダイの動作側面の上のパッドから凹面におけるワイヤボンディングサイトに電気的に接続される。リードの下側の上のバンプ凸面は、例えば、ＢＣＣの下にあるプリント回路との直接的な相互接続のために、スタンドオフを提供する。
通常、ＢＣＣリードは、窪みが位置するところに配置される凹部を有するブランクの表面への沈殿又はメッキによって形成される。沈殿又はメッキは、要求されるリードの蓄積が、ブランクの表面の要求される場所で、要求される形状に形成されるまで、一連のマスキング及び沈殿のステップによって行われる。次に、接着剤を用い、非動作側面を下に向けて、リードフレーム構造のダイ取り付け部の上側表面にダイが取り付けられ、そして、ダイの上のワイヤボンドパッドと窪みの対応する凹面（上側）表面との間にワイヤボンディングによってダイ相互接続が形成される。ダイ及びワイヤボンドをカプセル化し、機械的な完全性をアセンブリに与えるために、モールドステップが実行される。次に、ブランクは剥ぎ取られ、リード及びバンプの凸面の下側表面が露出する。通常、ＢＣＣ構造は、列に形成され、ソーシンギュレート又はパンチシンギュレートされる。この時点で、ＢＣＣパッケージは、マウンティングの準備ができる。
ＢＣＣは、主に、ＲＦ又はアナログのチップのために使われており、それらは小さく、ミリメートル未満のものから５ｍｍのサイズの矩形のチップまである。
本発明によると、裏返しにされたトップパッケージは、ＢＣＣタイプパッケージとして構成され、トップパッケージのボトムパッケージへのＺ軸相互接続は、ボトムパッケージの上側表面の上の金属層の上のワイヤボンドサイトへのリードの下側（上方を向く）面の上のワイヤボンドサイトの間のボンディングワイヤによって形成される。トップパッケージが裏返しにされ、Ｚ軸相互接続が本発明に従ってワイヤボンディングによって形成されるので、ＢＣＣ基板の下の側面からのスタンドオフが必要でない。即ち、ＢＣＣの下側（上方を向く）面の上の“バンプ”は大変低く、また、実質的に平坦であり得る。また、本発明によると、リードの上側表面の上のダイ相互接続ワイヤボンドと、リードの下側表面の上のＺ軸相互接続サイトとは、対応する対向位置に配置されれば有利であり得るが、そのようにする必要はない。
本発明に従うトップパッケージ用のＢＣＣ基板は、薄い金属層、好ましくはＰｄ／Ｎｉ／Ｐｄ及びＡｕ（Ｐｄ／Ｎｉ／Ｐｄ／Ａｕ）の層の連続的な沈殿又はメッキによって形成され、名目上、例えば、厚さがそれぞれ０．５μｍ／５μｍ／０．１μｍ／＜０．１μｍである。ワイヤボンディング相互接続のために、ワイヤボンドパッド表面には、金（好ましい）、アルミニウム又は銀の仕上げが採用される。基板は大変薄く、一般的に、計７から１０μｍの範囲である。さらに、バンプは、ＢＣＣ基板の上で大変小さく形成されることができ、一般に、約７５μｍである。ダイは、ラミネート又はテープの基板を使用する確立された積み重ね技術に従って、ＢＣＣの上に積み重ねられることができる。
図１０Ａ及び１０Ｂは、本発明に従い、ＢＣＣボトムパッケージ１４００上でそれぞれ積み重ねられ、それぞれ裏返しにされたＢＣＣトップパッケージ１０００，１０２０を有する、一様に１００及び１０２で示されるマルチパッケージモジュールの例を示す。これらの例におけるＢＣＣボトムパッケージは、図５Ａに例示するように、ＢＧＡボトムパッケージと実質的に同様なＢＧＡパッケージであり、例えば、図５Ａを参照することによって直ちに同一特定可能な様々な部分は、図１０Ａ及び１０Ｂにおいては、別々に番号を付け直していない。図１０ＡのトップＢＣＣタイプパッケージ１０００は、相互接続リード１００６をさらに有する、形成されたリードフレーム構造のダイ取り付け部１００４の“上側”の表面に接着剤１００３を用いて取り付けられるダイ１００２を含む。ダイは、ダイの動作面の上のパッドと対応するリード１００６の“上側”表面とを接続するワイヤボンド１００５によって相互接続される。上述のように、本発明に従うＢＣＣは、リードの上のスタンドオフバンプを有する標準ＢＣＣであり得、若しくは、好ましいように、スタンドオフの必要が全くないので、リードは実質的に平坦であり得る。ダイ１００２、ワイヤボンド１００５及びリード１００６の露出した上側表面は、カプセル体１００７によって保護される。トップパッケージ１０００は、列の方法で形成され、その後の処理のために、別個のトップパッケージを提供するように、ソーシンギュレート又はパンチシンギュレートされ得る。
完成したトップパッケージ１０００，１０２０は、裏返しにされ、上側表面を下に向けて、準備（及びテスト）されたＢＧＡボトムパッケージ１４００の上側表面に接着剤１００８を用いて取り付けられる。トップ及びボトムパッケージの間のＺ軸相互接続は、リード１００６の“下側”（上方を向く）表面と、ＢＧＡ基板の上側金属層の上のワイヤボンド取り付け位置の上方表面との間の（順方向又は逆方向の）ワイヤボンド１０１０によって形成される。はんだボールは、パッケージを、例えば機器の中の取り付け用のプリント回路基板に取り付けるために、ボトムパッケージ基板の下側表面に取り付けられる。ボトムパッケージ基板の上の構造は、カプセル体１０１２によってカバーされ、パッケージは、ソーシンギュレート又はパンチシンギュレートされる。
図１０Ｂにおいて、トップパッケージ１０２０は、ＢＣＣ基板に直接設置されるダイ１００２の“上側”（下を向く）側面の上に積み重ねられたさらなるダイ１０２２を有する。さらなるダイ１０２２は、ダイの中のワイヤボンドパッドとリードの上側表面の上のワイヤボンドサイトとの間のワイヤボンド１０２５によってリードに相互接続される。この例において、ワイヤボンド１００５のループのための間隔を提供するために、ＢＣＣダイとさらなるダイとの間にスペーサー１０２１が使用される。
本発明に従う他の構成では、さらに高い機能を有するＭＰＭを生産するために、（図１１Ａにおいて例えば一様に１１０で示されるような）フリップチップ相互接続又は（図１１Ｂにおいて例えば一様に１１２で示されるような）ワイヤボンド相互接続のいずれかを用いて、裏返しにされたトップパッケージのボトム（上方）側に、さらなるチップが取り付けられ得る。図１１Ａにおいて、さらなるダイ１１０２は、フリップチップ相互接続１１０３によってトップパッケージ１１０４の上方を向く表面上のサイトと接続される。図１１Ｂにおいて、追加のダイ１１１２は、接着剤１１１５を使って、トップパッケージ１１１４の上方を向く表面に取り付けられ、相互接続は、さらなるダイ１１１２の動作表面の上のワイヤボンドパッド（図示しない）とトップパッケージ１１１４の“下側”（上方を向く）金属層の上のワイヤボンドサイトとの間のワイヤボンド１１１３によって形成される。
本発明に従うさらに他の構成においては、さらなるパッケージは、裏返しにされたトップパッケージの上方の面に取り付けられる。図１１Ｃの中で例えば一様に１１４で表されるように、さらなるパッケージも裏返しにされたＬＧＡであり得、それが取り付けられるさらなるＬＧＡ１１４２と裏返しにされたＬＧＡ１１４４とのＺ軸相互接続は、ワイヤボンディング１１４３によって形成されることができる。または、図１１Ｄの中で例えば一様に１１６で表されるように、さらなるパッケージは、上側を上方に向けることができ、追加のＢＧＡ１１６２と下の裏返しにされたＬＧＡ１１６４とのＺ軸相互接続は、リフローされたはんだボール１１６３を介してはんだボール相互接続により形成されることができる。
十分に理解されるように、本発明は、全ての様々な側面において、下側ＢＧＡパッケージと下側ＢＧＡパッケージの上で積み重ねられた裏返しにされた上側ＬＧＡパッケージとを特徴とし、積み重ねられたパッケージの間でのＺ軸相互接続手段としてのワイヤボンディングを特徴とする。
本発明に従うマルチパッケージモジュールは、コンピュータの構築のため、及び、例えば、テレコミュニケーション、消費者、及び産業エレクトロニクスの機器の中で用いられることができる。本発明は、最終テストの高い歩留まりで、薄く且つ極小のフットプリントパッケージの複数の半導体のアセンブリを提供する。個々のパッケージの構造は、それらがＭＰＭの中に組み立てられる前にテストされることを可能とし、満足できる優良なパッケージコンポーネントのみをＭＰＭアセンブリの中で使用することを保証し、従って、高いＭＰＭアセンブリの歩留まりを保証する。
本発明は、モジュール設計、特に、相互接続構造において柔軟性を提供し、標準のパッケージの使用を可能とし、特注設計の必要性を低減し、コストの低減を可能とする。モジュールの中の裏返しにされた上側パッケージは、二つの最も一般的な手段、即ち、ソーシンギュレーション又はパンチシンギュレーションのいずれかを用いて組み立てられる。下側パッケージは、Ｚ軸相互接続のためのボンドフィンガーを露出するために形成された空洞である。
上側パッケージを裏返しにして下側パッケージの上に取り付けることは、裏返しにされた上側パッケージの中でボトム側面を上方とさせ、従って、ボトム側面を露出した状態とする。これは、裏返しにされたモールドアレイのソーシンギュレートされた上側パッケージからボトムパッケージへの、直接のワイヤボンディングを可能とする。さらに、ヒートスプレッダーの上方の表面を経て周囲へのＭＰＭのワット損を増大させるために、上側パッケージの露出したボトム（上方）側面にヒートスプレッダーを取り付けることができる。
さらに、上側パッケージのボトム側面を露出することにより、同じフットプリントの中でさらに機能性を増大させるために、さらなるダイ若しくはさらなるパッケージをトップパッケージのボトム側面に取り付け、且つ、電気的に接続することを可能とする。
本発明によると、裏返しにされた上側パッケージと下側パッケージとの間のＺ軸相互接続は、異なる通常のワイヤボンディングによるので、標準のパッケージの積み重ねや、確立された製造設備や、低コストや、設計の柔軟性や、薄いパッケージにおいて、利点を提供する。
一般に、下側ＢＧＡの上で積み重ねられたＬＧＡは、ワイヤボンドのために周囲のスペースの余裕を確保するため、（ｘ−ｙ平面内において）ＢＧＡより小さくなければならない。線径は、一般に０．０２５ｍｍ（０．０５０〜０．０１０ｍｍの範囲）のオーダーである。ＬＧＡ基板エッジへのワイヤ距離は、様々な実施形態において相違し得るが、ワイヤの径以上である。ＢＧＡ及びＬＧＡの相対的なサイズは、主にそれぞれの中の最大のダイサイズによって決定される。ダイの厚さ及びモールドキャップの厚さは、主に、一つのパッケージの中でいくつのダイを積み重ねることが可能であるかを決定する。
本発明を使用するための、ＢＧＡパッケージ及びＬＧＡパッケージを製造するための工程における手続は、ワイヤボンド及びフリップチップの両方のパッケージタイプ用に、業界において確立されている。
ＢＧＡのテストは、業界において確立されており、一般に、はんだボールパッドに接触アクセスすることによって行われる。ＬＧＡは、次の二つのいずれの方法においてもテストされ、即ち、ＢＧＡのはんだボールのパッドに類似する基板のＬＧＡの下側表面の上のＬＧＡパッドにアクセスすることにより、若しくは、基板の上側表面の上のＺ軸相互接続パッドにアクセスすることにより、行われる。完成されたＭＰＭアセンブリは、ＢＧＡをテストする場合と同様にテストされ得る。
ＭＰＭアセンブリ工程は、本発明の様々な側面に従う構成と同様である。一般に、該工程は、第一のパッケージ基板と該第一のパッケージ基板に取り付けられた少なくとも一つのダイとを含む第一のモールドパッケージを提供するステップと、第一のモールドパッケージの上側表面に接着剤を施すステップと、第二の基板の下側表面が、接着の間に第一のパッケージの上側表面の接着剤に接触するように、第二のパッケージ基板と少なくとも一つのダイとを含む第二のモールドパッケージを配置するステップと、第一及び第二の基板の間にＺ軸相互接続を形成するステップとを備える。有利なことに、パッケージはアセンブリに先立ってテスト可能であり、テスト結果が“合格”である第一のパッケージ及び第二のパッケージが組み立てられたモジュールにおいて使用されるように、性能若しくは信頼性の要件を満たさないパッケージは処分され得る。
図１２は、図５Ａに例示されるマルチパッケージモジュールのアセンブリの工程を示すフローチャートであり、ステップ１２０２において、ボールグリッドアレイパッケージのシンギュレートされないストリップが提供される。ボールグリッドアレイパッケージの上のダイ及びワイヤボンド構造は、モールドによって保護される。好ましくは、（図面において＊によって示されるように）、それらが工程におけるその後のステップに移行する前に、ストリップの中のＢＧＡパッケージは、性能及び信頼性についてテストされる。“合格”と認定されたパッケージのみが、後の処理を受ける。ステップ１２０４において、接着剤は、“合格”したＢＧＡパッケージの上のモールドの上側表面の上に施される。ステップ１２０６において、シンギュレートされたランドグリッドアレイパッケージが提供される。シンギュレートされたＬＧＡパッケージは、モールドによって保護され、好ましくは、テストされ（＊）、“合格”と認定される。ステップ１２０８において、“合格”したＬＧＡパッケージを裏返し、“合格”したＢＧＡパッケージのモールドの上の接着剤の上に配置するために、ピック・アンド・プレイスの操作が実行される。ステップ１２１０において、接着剤が硬化処理される。ステップ１２１２において、ステップ１２１４に備えてプラズマ洗浄操作が実行され、ステップ１２１４において、積み重ねられたトップＬＧＡとボトムＢＧＡパッケージとの間でワイヤボンドＺ軸相互接続が形成される。ステップ１２１６において、追加のプラズマ洗浄が実行され、続いて、ステップ１２１８において、ＭＰＭモールドの形成が実行される。ステップ１２２０において、第二レベルの相互接続はんだボールが、モジュールの下面に取り付けられる。ステップ１２２２において、完成したモジュールはテストされ（＊）、例えばソーシンギュレーション又はパンチシンギュレーションによって、ストリップからシンギュレートされ、さらなる使用のためにパッケージされる。
図１３は、例えば図６Ａに示すような、本発明に従い、ボトムパッケージが熱シールド／ヒートスプレッダーを備えるマルチパッケージモジュールのアセンブリの工程を示すフローチャートである。ステップ１４０２において、ボールグリッドアレイパッケージのシンギュレートされていないストリップが供給される。ＢＧＡパッケージは、ダイの上に取り付けられたシールドを有する。シールドは、ダイ及びボールグリッドアレイパッケージの上のワイヤボンド構造を保護し、従って、パッケージモールドを要しない。好ましくは、ストリップの中のＢＧＡパッケージは、工程の後のステップに移行する前に、（図面において＊で示されるように、）性能及び信頼性についてテストされる。“合格”と認定されたパッケージのみが、後の処置を受ける。ステップ１４０４において、接着剤は、“合格”したＢＧＡパッケージのシールドの上側表面の上に配置される。ステップ１４０６において、シンギュレートされたランドグリッドアレイパッケージが供給される。シンギュレートされたＬＧＡパッケージは、モールドによって保護され、好ましくは、テストされ（＊）“合格”と認定される。ステップ１４０８において、“合格”したＬＧＡパッケージを裏返し、“合格”したＢＧＡパッケージのシールドの上の接着剤の上に配置するために、ピック・アンド・プレイスの操作が実行される。ステップ１４１０において、接着剤が硬化処理される。ステップ１４１２において、ステップ１４１４に備えてプラズマ洗浄操作が実行され、ステップ１４１４において、積み重ねられたトップＬＧＡとボトムＢＧＡパッケージとの間でワイヤボンドＺ軸相互接続が形成される。ステップ１４１６において、追加のプラズマ洗浄が実行され、続いて、ステップ１４１８において、ＭＰＭモールドの形成が実行される。ステップ１４２０において、好ましくない有機物を分解し取り除くために、デフラッシュ操作が実行され得る。デフラッシュ操作は、レーザー又は化学若しくはプラズマ洗浄によって実行され得る。ステップ１４２２において、第二レベルの相互接続はんだボールが、モジュールの下面に取り付けられる。ステップ１４２４において、完成したモジュールはテストされ（＊）、例えばソーシンギュレーション又はパンチシンギュレーションによって、ストリップからシンギュレートされ、さらなる使用のためにパッケージされる。
図１４は、ボトムパッケージが熱シールド／ヒートスプレッダーを備えるとともに、トップヒートスプレッダーをさらに備えるマルチパッケージモジュールのアセンブリの工程を示すフローチャートである。この工程は、図１３に示されるものに類似し、“ドロップイン”モールド操作によりヒートスプレッダーを取り付けるために挿入される追加のステップを有する。工程における同様のステップは、各図において同様な参照符号によって同一特定される。ステップ１４０２において、ボールグリッドアレイパッケージのシンギュレートされていないストリップが供給される。ＢＧＡパッケージは、ダイの上に取り付けられたシールドを有する。シールドは、ダイ及びボールグリッドアレイパッケージの上のワイヤボンド構造を保護し、従って、パッケージモールドを要しない。好ましくは、ストリップの中のＢＧＡパッケージは、工程の後のステップに移行する前に、（図面において＊で示されるように、）性能及び信頼性についてテストされる。“合格”と認定されたパッケージのみが、後の処置を受ける。ステップ１４０４において、接着剤は、“合格”したＢＧＡパッケージのシールドの上側表面の上に配置される。ステップ１４０６において、シンギュレートされたランドグリッドアレイパッケージが供給される。
シンギュレートされたＬＧＡパッケージは、モールドによって保護され、好ましくは、テストされ（＊）“合格”と認定される。ステップ１４０８において、“合格”したＬＧＡパッケージを裏返し、“合格”したＢＧＡパッケージのシールドの上の接着剤の上に配置するために、ピック・アンド・プレイスの操作が実行される。ステップ１４１０において、接着剤が硬化処理される。ステップ１４１２において、ステップ１４１４に備えてプラズマ洗浄操作が実行され、ステップ１４１４において、積み重ねられたトップＬＧＡとボトムＢＧＡパッケージとの間でワイヤボンドＺ軸相互接続が形成される。ステップ１４１６において、追加のプラズマ洗浄が実行される。ステップ１４１５において、ヒートスプレッダーは、キャビティモールディング装置の各モールドキャビティの中に落とされる。ステップ１４１７において、ヒートスプレッダーの上のモールドキャビティの中にステップ１４１６による清浄なパッケージスタックが落とされる。ステップ１４１９において、モールドキャビティにカプセル材料が注入され、ＭＰＭモールドを形成するために硬化処理される。ステップ１４２１において、好ましくない有機物を分解し取り除くために、デフラッシュ操作が実行され得る。デフラッシュ操作は、レーザー又は化学若しくはプラズマ洗浄によって実行され得る。ステップ１４２２において、第二レベルの相互接続はんだボールが、モジュールの下面に取り付けられる。ステップ１４２４において、完成したモジュールはテストされ（＊）、例えばソーシンギュレーション又はパンチシンギュレーションによって、ストリップからシンギュレートされ、さらなる使用のためにパッケージされる。
図１４は、ボトムパッケージが下向きダイ構造のフリップチップパッケージである、マルチパッケージモジュールのアセンブリの工程を示すフローチャートである。ステップ１５０２において、下向きダイのフリップチップボールグリッドアレイボトムパッケージのシンギュレートされていないストリップが供給される。ＢＧＡパッケージは、モールドされ得、若しくは、モールドされ得ず、そして、第二レベル相互接続はんだボールなしで提供される。好ましくは、ストリップの中のＢＧＡパッケージは、工程の後のステップに移行する前に、（図面において＊で示されるように、）性能及び信頼性についてテストされる。“合格”と認定されたパッケージのみが、後の処置を受ける。ステップ１５０４において、“合格”したＢＧＡパッケージのダイの上側表面（裏面）の上に接着剤が配置される。ステップ１５０６において、シンギュレートされたランドグリッドアレイパッケージが供給される。シンギュレートされたＬＧＡパッケージは、モールドによって保護され、好ましくは、テストされ（＊）“合格”と認定される。ステップ１５０８において、“合格”したＬＧＡパッケージを裏返し、“合格”したＢＧＡパッケージのダイの上の接着剤の上に配置するために、ピック・アンド・プレイスの操作が実行される。ステップ１５１０において、接着剤が硬化処理される。ステップ１５１２において、ステップ１５１４に備えてプラズマ洗浄操作が実行され、ステップ１５１４において、積み重ねられたトップＬＧＡとボトムＢＧＡパッケージとの間でワイヤボンドＺ軸相互接続が形成される。ステップ１５１６において、追加のプラズマ洗浄が実行され、続いて、ステップ１５１８において、ＭＰＭモールドの形成が実行される。ステップ１５２０において、モジュールの下面に第二レベルの相互接続はんだボールが取り付けられる。ステップ１５２２において、完成したモジュールはテストされ（＊）、例えばソーシンギュレーション又はパンチシンギュレーションによって、ストリップからシンギュレートされ、さらなる使用のためにパッケージされる。
図１６は、ボトムパッケージが下向きダイ構造のフリップチップパッケージであり、熱シールドをさらに備えるマルチパッケージモジュールのアセンブリの工程を示すフローチャートである。この工程は、図１５に示されるものに類似し、ボトムパッケージフリップチップダイの上にシールドを取り付けるために挿入される追加のステップを有する。工程における同様のステップは、各図において同様な参照符号によって同一特定される。ステップ１６０２において、下向きダイのフリップチップボールグリッドアレイボトムパッケージのシンギュレートされていないストリップが供給される。ＢＧＡパッケージは、モールドされ得、若しくは、モールドされ得ず、そして、第二レベル相互接続はんだボールなしで提供される。好ましくは、ストリップの中のＢＧＡパッケージは、工程の後のステップに移行する前に、（図面において＊で示されるように、）性能及び信頼性についてテストされる。“合格”と認定されたパッケージのみが、後の処置を受ける。ステップ１６０３において、“合格”したＢＧＡパッケージのダイの上に電気シールドが配置される。ステップ１６０４において、“合格”したＢＧＡパッケージのシールドの上側表面の上に接着剤が配置される。ステップ１６０６において、シンギュレートされたランドグリッドアレイパッケージが供給される。シンギュレートされたＬＧＡパッケージは、モールドによって保護され、好ましくは、テストされ（＊）“合格”と認定される。ステップ１６０８において、“合格”したＬＧＡパッケージを裏返し、“合格”したＢＧＡパッケージのシールドの上の接着剤の上に配置するために、ピック・アンド・プレイスの操作が実行される。ステップ１６１０において、接着剤が硬化処理される。ステップ１６１２において、ステップ１６１４に備えてプラズマ洗浄操作が実行され、ステップ１６１４において、積み重ねられたトップＬＧＡとボトムＢＧＡパッケージとの間でワイヤボンドＺ軸相互接続が形成される。ステップ１６１６において、追加のプラズマ洗浄が実行され、続いて、ステップ１６１８において、ＭＰＭモールドの形成が実行される。ステップ１６２０において、モジュールの下面に第二レベルの相互接続はんだボールが取り付けられる。ステップ１６２２において、完成したモジュールはテストされ（＊）、例えばソーシンギュレーション又はパンチシンギュレーションによって、ストリップからシンギュレートされ、さらなる使用のためにパッケージされる。
図１７は、ボトムパッケージが上向きダイ構造のフリップチップパッケージであるマルチパッケージモジュールのアセンブリの工程を示すフローチャートである。ステップ１７０２において、上向きダイのフリップチップボールグリッドアレイパッケージのシンギュレートされていないストリップが供給される。フリップチップ相互接続は、ダイとボトム基板のダイ取り付け面との間のアンダーフィル又はモールドによって保護され、従って、オーバーモールドを要しない。好ましくは、ストリップの中のＢＧＡパッケージは、工程の後のステップに移行する前に、（図面において＊で示されるように、）性能及び信頼性についてテストされる。“合格”と認定されたパッケージのみが、後の処置を受ける。ステップ１７０４において、“合格”したＢＧＡパッケージの基板の上側表面の上に接着剤が配置される。ステップ１７０６において、シンギュレートされた２番目のパッケージが供給され、それは、図１０Ａと１０Ｂに例示するように、積み重ねられたダイを有するパッケージであり得る。シンギュレートされたセカンドパッケージは、モールドによって保護され、好ましくは、テストされ（＊）“合格”と認定される。ステップ１７０８において、“合格”した第二のパッケージを裏返し、“合格”したＢＧＡパッケージの基板の上の接着剤の上に配置するために、ピック・アンド・プレイスの操作が実行される。ステップ１７１０において、接着剤が硬化処理される。ステップ１７１２において、ステップ１７１４に備えてプラズマ洗浄操作が実行され、ステップ１７１４において、積み重ねられたトップ（積み重ねられたダイ）とボトム上向きダイフリップチップＢＧＡパッケージとの間でワイヤボンドＺ軸相互接続が形成される。ステップ１７１６において、追加のプラズマ洗浄が実行され、続いて、ステップ１７１８において、ＭＰＭモールドの形成が実行される。ステップ１７２０において、モジュールの下面に第二レベルの相互接続はんだボールが取り付けられる。ステップ１７２２において、完成したモジュールはテストされ（＊）、例えばソーシンギュレーション又はパンチシンギュレーションによって、ストリップからシンギュレートされ、さらなる使用のためにパッケージされる。
図１７は、トップ及びボトムパッケージが積み重ねられたダイを有するパッケージであるマルチパッケージモジュールのアセンブリの工程を示すフローチャートである。ステップ１８０２において、積み重ねられたダイを有するボールグリッドアレイパッケージのシンギュレートされていないストリップが供給される。積み重ねられたダイを有するＢＧＡパッケージはモールドされ、上側パッケージ表面を提供する。好ましくは、ストリップの中のＢＧＡパッケージは、工程の後のステップに移行する前に、（図面において＊で示されるように、）性能及び信頼性についてテストされる。“合格”と認定されたパッケージのみが、後の処置を受ける。ステップ１８０４において、“合格”した積み重ねられたダイを有するＢＧＡパッケージの基板の上側表面の上に接着剤が配置される。ステップ１８０６において、シンギュレートされた第二のパッケージが供給され、それは、図１１に例示するように、積み重ねられたダイを有するパッケージであり得る。シンギュレートされた第二のパッケージは、モールドによって保護され、好ましくは、テストされ（＊）“合格”と認定される。ステップ１８０８において、“合格”した第二のパッケージを裏返し、“合格”したＢＧＡパッケージの基板の上の接着剤の上に配置するために、ピック・アンド・プレイスの操作が実行される。ステップ１８１０において、接着剤が硬化処理される。ステップ１８１２において、ステップ１８１４に備えてプラズマ洗浄操作が実行され、ステップ１８１４において、積み重ねられたトップ（積み重ねられたダイ）とボトム上向きダイフリップチップＢＧＡパッケージとの間でワイヤボンドＺ軸相互接続が形成される。ステップ１８１６において、追加のプラズマ洗浄が実行され、続いて、ステップ１８１８において、ＭＰＭモールドの形成が実行される。ステップ１８２０において、モジュールの下面に第二レベルの相互接続はんだボールが取り付けられる。ステップ１８２２において、完成したモジュールはテストされ（＊）、例えばソーシンギュレーション又はパンチシンギュレーションによって、ストリップからシンギュレートされ、さらなる使用のためにパッケージされる。
十分に理解されるように、本発明に従う工程における様々なステップの個々のものは、ここに説明したような従来の製造設備の簡単な改良とともに、実質的に従来の技術を使用して、ここに説明される手段により実行され得る。必要となる従来の技術の変形及び従来の製造設備の改良は、過度の試行によらずとも、ここでの説明を用いて成され得る。
他の実施形態は、特許請求の範囲の中に含まれる。
［関連出願への相互参照］
本出願は、２００２年１０月８日に提出された“裏返しにされた第二のパッケージを有する半導体マルチパッケージモジュール”という名称の米国仮出願Ｎｏ．６０／４１７，２７７の利益を主張し、これを参照することにより、本出願に組み入れられる。また、本出願は、“プロセッサ及びメモリーのパッケージアセンブリを含む半導体マルチパッケージモジュール”という名称を共に有する２００３年４月４日に提出された米国仮出願Ｎｏ．６０／４６０，５４１、及び、２００３年７月１４日に提出された出願Ｎｏ．１０／６１８，９３３の利益を主張し、これを参照することにより、本出願に組み入れられる。
本出願は、いずれも２００３年８月８日に提出された次の出願；“裏返しにされた第二のパッケージを有するマルチパッケージモジュールを積み重ねた半導体”米国出願番号（代理人整理番号ＣＰＡＣ１０２９−２）、“ボールグリッドアレイ（ＢＧＡ）パッケージの上に積み重ねられた裏返しにされたランドグリッドアレイ（ＬＧＡ）パッケージを有する半導体マルチパッケージモジュール”米国出願番号（代理人整理番号ＣＰＡＣ１０２９−３）、“裏返しにされた第二のパッケージと第一のパッケージと電気的に遮蔽された第一パッケージとを有するマルチパッケージモジュール積み重ねた半導体”米国出願番号（代理人整理番号ＣＰＡＣ１０２９−４）、“下向きダイのフリップチップボールグリッドアレイ（ＢＧＡ）パッケージの上に積み重ねられた第二のパッケージを有する半導体マルチパッケージモジュール”米国出願番号（代理人整理番号ＣＰＡＣ１０２９−５）、“上向きダイのフリップチップボールグリッドアレイ（ＢＧＡ）パッケージの上に積み重ねられ裏返しにされた第二のパッケージを有する半導体マルチパッケージモジュール”米国出願番号（代理人整理番号ＣＰＡＣ１０２９−６）、“裏返しにされた第二のパッケージを有し、さらなるダイ又は第二のパッケージの上に積み重ねられたパッケージを含む半導体マルチパッケージモジュール”米国出願番号（代理人整理番号ＣＰＡＣ１０２９−７）、“裏返しにされたバンプチップキャリアの第二パッケージを有する半導体マルチパッケージモジュール”米国出願番号（代理人整理番号ＣＰＡＣ１０２９−８）、に関係し、いずれも参照することによりここに組み込まれる。
従来のボールグリッドアレイ半導体パッケージの断面図である。 基板表面全体を覆うモールドキャップを有する、例えばチップスケールパッケージなどの従来のボールグリッドアレイ半導体パッケージの断面図である。 積み重ねられたボールグリッドアレイ半導体パッケージの間にはんだボールＺ軸相互接続を有する従来のマルチパッケージモジュールの断面図である。 積み重ねられたフリップチップ半導体パッケージの間にはんだボールＺ軸相互接続を有する従来のフリップチップマルチパッケージモジュールの断面図である。 折り畳まれたフレキシブル基板及び積み重ねられた半導体パッケージの間にはんだボールＺ軸相互接続を有する従来のマルチパッケージモジュールの断面図である。 積み重ねられた下側ＢＧＡ及び裏返しにされた上側ＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の一側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 図５Ａに示す本発明の一実施形態において使用するのに適した配置を有するボトムＢＧＡのＺ軸相互接続ボンドパッドの平面図である。 図５Ａに示す本発明の一実施形態において使用するのに適した配置を有するトップＬＧＡのＺ軸相互接続ボンドパッドの平面図である。 裏返しにされたＬＧＡの上にヒートスプレッダーを有し、積み重ねられた下側ＢＧＡ及び裏返しにされた上側ＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の一側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 下側ＢＧＡの上で且つ下側ＢＧＡと裏返しにされた上側ＬＧＡの間に電気シールド／ヒートスプレッダーを有し、積み重ねられた下側ＢＧＡ及び裏返しにされた上側ＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 図６Ａと同様に、下側ＢＧＡの上で且つ下側ＢＧＡと裏返しにされた上側ＬＧＡの間に電気シールド／ヒートスプレッダーを有し、積み重ねられた下側ＢＧＡ及び裏返しにされた上側ＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有し、さらに、裏返しにされた上側ＬＧＡの上にヒートスプレッダーを有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 積み重ねられたボトムフリップチップ（下向きダイ）ＢＧＡ及び裏返しにされたトップＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 ボトムパッケージに電磁シールド／ヒートスプレッダーを備え、積み重ねられたボトムフリップチップ（下向きダイ）ＢＧＡ及び裏返しにされたトップＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 さらにトップヒートスプレッダーを備え、ボトムパッケージに電磁シールド／ヒートスプレッダーを備え、積み重ねられた下側フリップチップ（下向きダイ）ＢＧＡ及び裏返しにされた上側ＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 積み重ねられたボトムフリップチップ（上向きダイ）ＢＧＡ及び裏返しにされたトップＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 ボトムパッケージに電磁シールド／ヒートスプレッダーを備え、積み重ねられたボトムフリップチップ（上向きダイ）ＢＧＡ及び裏返しにされたトップＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 さらにトップヒートスプレッダーを備え、ボトムパッケージに電磁シールド／ヒートスプレッダーを備え、積み重ねられた下側フリップチップ（上向きダイ）ＢＧＡ及び裏返しにされた上側ＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 積み重ねられた下側フリップチップ（上向きダイ）ＢＧＡ及び裏返しにされた上側ＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 裏返しにされた上側ＬＧＡ及び下側ＢＧＡのそれぞれが基板にワイヤボンドされた積み重ねられたダイを有し、積み重ねられた下側ＢＧＡ及び裏返しにされた上側ＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 裏返しにされた上側ＬＧＡと下側ＢＧＡのそれぞれが基板にワイヤボンドされた積み重ねられたダイを有し、モジュールにトップヒートスプレッダーを備え、積み重ねられた下側ＢＧＡ及び裏返しにされた上側ＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 トップパッケージがＢＣＣパッケージであり、積み重ねられたボトムＢＧＡ及び裏返しにされたトップ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 トップパッケージがＢＣＣダイの上で積み重ねられた追加のダイを有するＢＣＣパッケージであり、積み重ねられたボトムＢＧＡ及び裏返しにされたトップ半導体パッケージの間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 ボトムＢＧＡが基板にワイヤボンドされ、裏返しにされたトップＬＧＡの下方を向く表面上の第一のダイがＬＧＡ基板にワイヤボンドされ、トップＬＧＡの逆の（上方を向く）表面上の第二のダイがＬＧＡ基板にフリップチップ相互接続され、積み重ねられたボトムＢＧＡ及び裏返しにされたトップＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 ボトムＢＧＡが基板にワイヤボンドされ、裏返しにされたトップＬＧＡの下方を向く表面上の第一のダイ及びトップＬＧＡの逆の（上方を向く）表面上の第二のダイの両方がＬＧＡ基板にワイヤボンドされ、積み重ねられたボトムＢＧＡ及び裏返しにされたトップＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 第三のダイが、裏返しにされたトップＬＧＡの上に積み重ねられてそこにワイヤボンドされ、積み重ねられたボトムＢＧＡ及び裏返しにされたトップＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 第三のダイが、裏返しにされたトップＬＧＡの上に積み重ねられてはんだボールによってそこに接続され、積み重ねられたボトムＢＧＡ及び裏返しにされたトップＬＧＡ半導体パッケージ間にワイヤボンドＺ軸相互接続を有する、本発明の他の側面に従う実施形態に係るマルチパッケージモジュールの断面図である。 本発明の側面に従うマルチパッケージモジュールのアセンブリのための工程を示すフローチャートである。 ボトムパッケージに熱シールド／ヒートスプレッダーが備えられる、本発明の側面に従うマルチパッケージモジュールのアセンブリのための工程を示すフローチャートである。 ボトムパッケージに熱シールド／ヒートスプレッダーが備えられ、さらにトップヒートスプレッダーが備えられる、本発明の側面に従うマルチパッケージモジュールのアセンブリのための工程を示すフローチャートである。 ボトムパッケージが下向きダイ構造のフリップチップパッケージである、本発明の側面に従うマルチパッケージモジュールのアセンブリのための工程を示すフローチャートである。 ボトムパッケージが下向きダイ構造のフリップチップパッケージであり、パッケージにトップヒートスプレッダーが備えられる、本発明の側面に従うマルチパッケージモジュールのアセンブリのための工程を示すフローチャートである。 ボトムパッケージが上向きダイ構造のフリップチップパッケージである、本発明の側面に従うマルチパッケージモジュールのアセンブリのための工程を示すフローチャートである。 トップ及びボトムパッケージが積み重ねられたダイを有するパッケージである、本発明の側面に従うマルチパッケージモジュールのアセンブリのための工程を示すフローチャートである。

Claims (200)

  1. 積み重ねられた下側及び上側パッケージを備え、前記パッケージのそれぞれは、基板に取り付けられたダイを有し、上側パッケージは、裏返しにされ、且つ、前記上側及び下側基板は、ワイヤボンディングにより相互接続されるマルチパッケージモジュール。
  2. 前記パッケージの少なくとも一つは、前記ダイと基板とのワイヤボンド相互接続を有する請求項１に記載のマルチパッケージモジュール。
  3. 前記パッケージの少なくとも一つは、前記ダイと基板とのワイヤボンド相互接続を有し、前記パッケージは、全体的にカプセル化される請求項１に記載のマルチパッケージモジュール。
  4. 前記パッケージの少なくとも一つは、ボールグリッドアレイパッケージである請求項１に記載のマルチパッケージモジュール。
  5. 前記パッケージの少なくとも一つは、ランドグリッドアレイパッケージである請求項１に記載のマルチパッケージモジュール。
  6. 前記パッケージの少なくとも一つは、前記ダイと基板とのフリップチップ相互接続を有する請求項１に記載のマルチパッケージモジュール。
  7. 前記上側パッケージは、バンプチップキャリア基板を含む請求項１に記載のマルチパッケージモジュール。
  8. ヒートスプレッダーをさらに備える請求項１に記載のマルチパッケージモジュール。
  9. 前記パッケージの少なくとも一つのための電磁シールドを備える請求項１に記載のマルチパッケージモジュール。
  10. 第三の積み重ねられたパッケージを備える請求項１に記載のマルチパッケージモジュール。
  11. 第一パッケージ基板の上に少なくとも一つのダイを含む第一パッケージを供給し、
    第二パッケージ基板の上に少なくとも一つのダイを含む裏返しにされた第二パッケージを前記第一パッケージの上に配置し、
    前記第一及び第二基板間においてワイヤボンドＺ軸相互接続を形成するマルチパッケージモジュールの形成方法。
  12. 前記第一パッケージを供給する工程は、パッケージのシンギュレートされていないストリップを供給する工程を備える請求項１１に記載のマルチパッケージモジュールの形成方法。
  13. 前記裏返しにされた第二パッケージを前記第一パッケージの上に配置する工程は、前記第一基板の上側表面に接着剤を施し、該接着剤の上に前記第二パッケージを配置する工程を備える請求項１１に記載のマルチパッケージモジュールの形成方法。
  14. 前記接着剤は、硬化性を有する接着剤であり、該接着剤を硬化させる工程をさらに備える請求項１３に記載のマルチパッケージモジュールの形成方法。
  15. 前記第一パッケージを供給する工程は、パッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第一パッケージとして選出する工程を備える請求項１１に記載のマルチパッケージモジュールの形成方法。
  16. 前記第二パッケージを第一パッケージの上に配置する工程は、パッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第二パッケージとして選出する工程を備える請求項１１に記載のマルチパッケージモジュールの形成方法。
  17. 前記第一パッケージ基板に第二レベルの相互接続ボールを取り付ける工程をさらに備える請求項１１に記載のマルチパッケージモジュールの形成方法。
  18. 前記積み重ねられたパッケージをマルチパッケージモジュールのモールドの中にカプセル化する工程をさらに備える請求項１１に記載のマルチパッケージモジュールの形成方法。
  19. 請求項１に記載のマルチパッケージモジュールを備え、該マルチパッケージモジュールは、積み重ねられた下側パッケージと裏返しにされた上側パッケージとを有するコンピュータ。
  20. 請求項１に記載のマルチパッケージモジュールを備え、該マルチパッケージモジュールは、積み重ねられた下側パッケージと裏返しにされた上側パッケージとを有する家庭用電化製品。
  21. 請求項１に記載のマルチパッケージモジュールを備え、該マルチパッケージモジュールは、積み重ねられた下側パッケージと裏返しにされた上側パッケージとを有する携帯通信機器。
  22. 裏返しにされ、第一パッケージの上に積み重ねられた第二パッケージを有し、前記パッケージのそれぞれは、基板に取り付けられたダイを備え、前記第二パッケージの基板及び前記第一パッケージの基板は、ワイヤボンディングにより相互接続され、前記第一パッケージは、ボールグリッドアレイパッケージであるマルチパッケージモジュール。
  23. 前記パッケージの少なくとも一つは、前記ダイと基板とのワイヤボンド相互接続を有し、前記ワイヤボンドされたパッケージは、少なくとも部分的にカプセル化される請求項２２に記載のマルチパッケージモジュール。
  24. 前記裏返しにされた第二パッケージは、前記ダイと基板とのワイヤボンド相互接続を有する請求項２２に記載のマルチパッケージモジュール。
  25. 前記裏返しにされた第二パッケージは、少なくとも部分的にカプセル化される請求項２４に記載のマルチパッケージモジュール。
  26. 前記裏返しにされた第二パッケージは、ランドグリッドアレイパッケージである請求項２２に記載のマルチパッケージモジュール。
  27. 前記第二パッケージ基板は、バンプチップキャリア型基板である請求項２２に記載のマルチパッケージモジュール。
  28. 前記モジュールの頂部に露出した略平坦な上側表面を有するヒートスプレッダーをさらに備える請求項２２に記載のマルチパッケージモジュール。
  29. 前記ヒートスプレッダーの平坦部は、前記第一パッケージ基板の上の支持部材により支持される請求項２８に記載のマルチパッケージモジュール。
  30. 前記ヒートスプレッダーの平坦部は、前記裏返しにされた第二パッケージの上方を向く表面に取り付けられる請求項２８に記載のマルチパッケージモジュール。
  31. 前記パッケージの少なくとも一つのための電磁シールドを備える請求項２２に記載のマルチパッケージモジュール。
  32. 前記第一パッケージのための電磁シールドを備える請求項２２に記載のマルチパッケージモジュール。
  33. 前記裏返しにされた第二パッケージは、前記電磁シールドの上側表面に取り付けられる請求項３２に記載のマルチパッケージモジュール。
  34. マルチパッケージモジュールの形成方法であって、
    第一パッケージ基板を備えるＢＧＡ第一パッケージを供給し、
    第二パッケージ基板を備える第二パッケージを供給し、
    前記第二パッケージを裏返し、裏返しにされた第二パッケージを第一パッケージの上に積み重ね、
    前記第一及び第二基板をワイヤボンド接続することにより、前記第一及び第二パッケージを電気的に相互接続するマルチパッケージモジュールの形成方法。
  35. 前記ＢＧＡ第一パッケージは、モールドされたパッケージであり、前記モールドは、略平坦な上側表面を有し、前記裏返しにされた第二パッケージを第一パッケージの上に積み重ねる工程は、前記モールドの上側表面に接着剤を施し、該接着剤の上に前記裏返しにされた第二パッケージを配置する工程を備える請求項３４に記載のマルチパッケージモジュールの形成方法。
  36. 前記接着剤は、硬化性を有する接着剤であり、該接着剤を硬化させる工程をさらに備える請求項３５に記載のマルチパッケージモジュールの形成方法。
  37. 前記ＢＧＡ第一パッケージを供給する工程は、ＢＧＡパッケージのシンギュレートされていないストリップを供給する工程を備える請求項３４に記載のマルチパッケージモジュールの形成方法。
  38. 前記ＢＧＡ第一パッケージを供給する工程は、ＢＧＡパッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第一パッケージとして識別する工程を備える請求項３４に記載のマルチパッケージモジュールの形成方法。
  39. 前記第二パッケージを供給する工程は、パッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第二パッケージとして識別する工程を備える請求項３４に記載のマルチパッケージモジュールの形成方法。
  40. 前記ＢＧＡ第一パッケージ基板に第二レベル相互接続ボールを取り付ける工程をさらに備える請求項３４に記載のマルチパッケージモジュールの形成方法。
  41. 前記積み重ねられたパッケージをマルチパッケージモジュールのモールドの中にカプセル化する工程をさらに備える請求項３４に記載のマルチパッケージモジュールの形成方法。
  42. 前記モジュールをシンギュレートする工程をさらに備える請求項３４に記載のマルチパッケージモジュールの形成方法。
  43. 前記第二パッケージを供給する工程は、ランドグリッドアレイパッケージを供給する工程を備える請求項３４に記載のマルチパッケージモジュールの形成方法。
  44. 前記第二パッケージを供給する工程は、ランドグリッドアレイパッケージを供給する工程を備え、該ランドグリッドアレイパッケージは、少なくとも部分的にモールドされる請求項３４に記載のマルチパッケージモジュールの形成方法。
  45. 前記ランドグリッドアレイパッケージは、全体的にモールドされる請求項２４に記載のマルチパッケージモジュールの形成方法。
  46. 前記ランドグリッドアレイパッケージのワイヤボンドは、モールドされ、上側ダイの上方を向く表面の少なくとも一部は、露出している請求項２４に記載のマルチパッケージモジュールの形成方法。
  47. 前記ＢＧＡ第一パッケージは、ダイの上に取り付けられる電磁シールドを供給される請求項３４に記載のマルチパッケージモジュールの形成方法。
  48. 前記シールドは、略平坦な上側表面を有し、前記裏返しにされた第二パッケージを第一パッケージの上に積み重ねる工程は、前記シールドの上側表面に接着剤を施し、該接着剤の上に前記裏返しにされた第二パッケージを配置する工程を備える請求項２７に記載のマルチパッケージモジュールの形成方法。
  49. 前記接着剤は、硬化性を有する接着剤であり、該接着剤を硬化させる工程をさらに備える請求項２８に記載のマルチパッケージモジュールの形成方法。
  50. ヒートスプレッダーを供給する工程をさらに備える請求項３４に記載のマルチパッケージモジュールの形成方法。
  51. 前記ヒートスプレッダーを供給する工程は、ドロップインモールド処理を実行する工程を備え、前記ヒートスプレッダーは、モジュールのモールドが形成される前に、モールドに配置される請求項３０に記載のマルチパッケージモジュールの形成方法。
  52. 前記ヒートスプレッダーを供給する工程は、前記裏返しにされた第二パッケージの略平坦な上方を向く表面にヒートスプレッダーの略平坦な部分を取り付ける工程を備える請求項３０に記載のマルチパッケージモジュールの形成方法。
  53. 第一パッケージの上に積み重ねられる裏返しにされた第二パッケージを有し、該積み重ねられたパッケージは、ワイヤボンドにより電気的に相互接続され、前記パッケージの少なくとも一つは、電気シールドを備えるマルチパッケージモジュール。
  54. 前記第一パッケージは、電気シールドを備える請求項５３に記載のマルチパッケージモジュール。
  55. 前記電気シールドは、ヒートスプレッダーとして機能するよう構成される請求項５３に記載のマルチパッケージモジュール。
  56. 前記電気シールドを備えるパッケージは、ＲＦダイを有し、前記シールドは、前記ＲＦダイとマルチパッケージの中の他のダイとの間の電磁干渉を制限するよう機能する請求項５３に記載のマルチパッケージモジュール。
  57. 前記第一パッケージは、上向きダイ構造を有するフリップチップボールグリッドアレイパッケージである請求項５３に記載のマルチパッケージモジュール。
  58. 前記第一パッケージは、下向きダイ構造を有するフリップチップボールグリッドアレイパッケージである請求項５３に記載のマルチパッケージモジュール。
  59. 前記裏返しにされた第二パッケージは、積み重ねられたダイを有するパッケージである請求項５３に記載のマルチパッケージモジュール。
  60. 前記積み重ねられたダイを有するパッケージの中で隣接して積み重ねられるダイは、スペーサーにより離間される請求項５９に記載のマルチパッケージモジュール。
  61. 前記第一パッケージは、第一パッケージ基板を備え、前記第二パッケージは、第二パッケージ基板を備え、前記第一パッケージ基板は、組み込まれたグラウンド層を含む請求項５３に記載のマルチパッケージモジュール。
  62. 前記グラウンド層は、熱放散の機能を果たす請求項６１に記載のマルチパッケージモジュール。
  63. 前記グラウンド層は、電気シールドとして機能する請求項６１に記載のマルチパッケージモジュール。
  64. 第一パッケージの上に積み重ねられた第二パッケージを備えるマルチパッケージモジュールの形成方法であって、
    シールドを有する第一パッケージを供給し、
    第二パッケージを供給し、
    前記第二パッケージを裏返し、裏返しにされた第二パッケージを前記シールドの略平坦な上側表面に積み重ね、
    前記第一及び第二パッケージをワイヤボンドにより電気的に相互接続するマルチパッケージモジュールの形成方法。
  65. 前記第一パッケージを供給する工程は、パッケージのシンギュレートされていないストリップを供給する工程を備える請求項６４に記載のマルチパッケージモジュールの形成方法。
  66. 前記裏返しにされた第二パッケージをシールドの上側表面に積み重ねる工程は、前記シールドの上側表面に接着剤を施し、該接着剤の上に前記裏返しにされた第二パッケージを配置する工程を備える請求項６４に記載のマルチパッケージモジュールの形成方法。
  67. 前記接着剤は、硬化性を有する接着剤であり、該接着剤を硬化させる工程をさらに備える請求項６６に記載のマルチパッケージモジュールの形成方法。
  68. 前記第一パッケージを供給する工程は、パッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第一パッケージとして選出する工程を備える請求項６４に記載のマルチパッケージモジュールの形成方法。
  69. 前記第二パッケージを配置する工程は、パッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第二パッケージとして選出する工程を備える請求項６４に記載のマルチパッケージモジュールの形成方法。
  70. 前記第一パッケージ基板に第二レベルの相互接続ボールを取り付ける工程をさらに備える請求項６４に記載のマルチパッケージモジュールの形成方法。
  71. 前記積み重ねられたパッケージをマルチパッケージモジュールのモールドの中にカプセル化する工程をさらに備える請求項６４に記載のマルチパッケージモジュールの形成方法。
  72. 前記第一パッケージを供給する工程は、ボールグリッドアレイパッケージを供給する工程を備える請求項６４に記載のマルチパッケージモジュールの形成方法。
  73. マルチパッケージモジュールにヒートスプレッダーを供給する工程をさらに備える請求項６４に記載のマルチパッケージモジュールの形成方法。
  74. 前記ヒートスプレッダーを供給する工程は、ドロップインモールド処理を実行する工程を備え、前記ヒートスプレッダーは、モジュールのモールドが形成される前に、モールドに配置される請求項７３に記載のマルチパッケージモジュールの形成方法。
  75. 前記ヒートスプレッダーを供給する工程は、前記第二パッケージの略平坦な上方を向く表面にヒートスプレッダーの略平坦な部分を取り付ける工程を備える請求項７３に記載のマルチパッケージモジュールの形成方法。
  76. 前記第一パッケージを供給する工程は、フリップチップボールグリッドアレイパッケージを供給する工程を備える請求項６４に記載のマルチパッケージモジュールの形成方法。
  77. 前記シールドを有する第一パッケージを供給する工程は、下向きダイフリップチップボールグリッドアレイパッケージを供給する工程を備える請求項６４に記載のマルチパッケージモジュールの形成方法。
  78. 前記シールドを有する第一パッケージを供給する工程は、上向きダイフリップチップボールグリッドアレイパッケージを供給する工程を備える請求項６４に記載のマルチパッケージモジュールの形成方法。
  79. 前記シールドを有する下向きダイフリップチップボールグリッドアレイパッケージを供給する工程は、ダイの上に略平坦部を含むシールドを有するパッケージを供給する工程を備える請求項７７に記載のマルチパッケージモジュールの形成方法。
  80. 前記シールドを有する上向きダイフリップチップボールグリッドアレイパッケージを供給する工程は、ダイの下に略平坦部を含むシールドを有するパッケージを供給する工程を備える請求項７８に記載のマルチパッケージモジュールの形成方法。
  81. 第一パッケージの上に積み重ねられる裏返しにされた第二パッケージを有するマルチパッケージモジュールを備え、積み重ねられたパッケージは、ワイヤボンドにより電気的に相互接続され、前記パッケージの少なくとも一つは、電気シールドを有する携帯機器。
  82. 第一パッケージの上に積み重ねられる裏返しにされた第二パッケージを有するマルチパッケージモジュールを備え、積み重ねられたパッケージは、ワイヤボンドにより電気的に相互接続され、前記パッケージの少なくとも一つは、電気シールドを有するコンピュータ。
  83. 積み重ねられた第一及び第二パッケージを備え、前記パッケージのそれぞれは、基板に取り付けられたダイを有し、前記第二のパッケージは、裏返しにされ、第一及び第二の基板は、ワイヤボンディングにより相互接続され、前記第一パッケージは、上向きダイ構造のフリップチップを有するフリップチップボールグリッドアレイパッケージを備えるマルチパッケージモジュール。
  84. 前記裏返しにされた第二パッケージは、ワイヤボンドされたランドグリッドアレイパッケージである請求項８３に記載のマルチパッケージモジュール。
  85. 前記裏返しにされた第二パッケージのダイ及びワイヤボンドは、モールド材料により少なくとも部分的にカプセル化される請求項８４に記載のマルチパッケージモジュール。
  86. 前記裏返しにされた第二パッケージのダイ及びワイヤボンドは、モールド材料により全体的にカプセル化される請求項８４に記載のマルチパッケージモジュール。
  87. 前記第二パッケージ基板は、単一金属層基板である請求項８４に記載のマルチパッケージモジュール。
  88. 前記第二パッケージ基板は、バンプチップキャリア型基板である請求項８４に記載のマルチパッケージモジュール。
  89. 前記フリップチップパッケージは、電気シールドを有する請求項８３に記載のマルチパッケージモジュール。
  90. 前記電気シールドは、ヒートスプレッダーとして機能するよう構成される請求項８９に記載のマルチパッケージモジュール。
  91. 前記フリップチップパッケージは、ＲＦダイを含む請求項８３に記載のマルチパッケージモジュール。
  92. 前記フリップチップパッケージは、ＲＦダイを含み、前記シールドは、前記ＲＦダイとマルチパッケージの中の他のダイとの間の電磁干渉を制限するよう機能する請求項８９に記載のマルチパッケージモジュール。
  93. 前記第一パッケージは、電気シールドを備える請求項８３に記載のマルチパッケージモジュール。
  94. 前記裏返しにされた第二パッケージは、積み重ねられたダイを有するパッケージである請求項８３に記載のマルチパッケージモジュール。
  95. 前記積み重ねられたダイを有するパッケージの中で隣接して積み重ねられるダイは、スペーサーにより離間される請求項９４に記載のマルチパッケージモジュール。
  96. 前記第二パッケージは、前記第一パッケージの上に積み重ねられ、前記第一パッケージの上のフリップチップダイは、電気シールドを有する請求項８３に記載のマルチパッケージモジュール。
  97. 前記第一パッケージ基板は、組み込まれたグラウンド層を含む請求項８３に記載のマルチパッケージモジュール。
  98. 前記グラウンド層は、熱放散の機能を果たす請求項９７に記載のマルチパッケージモジュール。
  99. 前記グラウンド層は、電気シールドとして機能する請求項９７に記載のマルチパッケージモジュール。
  100. 前記第一及び裏返しにされた第二パッケージの少なくとも一つは、積み重ねられたダイを有するパッケージである請求項８３に記載のマルチパッケージモジュール。
  101. 前記裏返しにされた第二パッケージは、積み重ねられたダイを有するパッケージである請求項８３に記載のマルチパッケージモジュール。
  102. 熱シールドをさらに備える請求項８３に記載のマルチパッケージモジュール。
  103. 第一パッケージ基板を有する上向きダイフリップチップ第一パッケージを供給し、
    ダイ及び第二パッケージ基板を有する第二パッケージを供給し、
    前記第二パッケージを裏返し、裏返しにされた第二パッケージを前記第一パッケージの上に積み重ね、
    前記第一パッケージ基板と第二パッケージ基板とをワイヤボンド接続することにより、前記第一及び第二パッケージを電気的に相互接続するマルチパッケージモジュールの形成方法。
  104. 前記上向きダイフリップチップ第一パッケージを供給する工程は、上向きダイフリップチップ第一パッケージのシンギュレートされていないストリップを供給する工程を備える請求項１０３に記載のマルチパッケージモジュールの形成方法。
  105. 前記上向きダイフリップチップ第一パッケージを供給する工程は、上向きダイフリップチップパッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第一パッケージとして選出する工程を備える請求項１０３に記載のマルチパッケージモジュールの形成方法。
  106. 前記第二パッケージを供給する工程は、パッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第二パッケージとして選出する工程を備える請求項１０３に記載のマルチパッケージモジュールの形成方法。
  107. 前記第二パッケージを供給する工程は、ランドグリッドアレイパッケージを供給する工程を備える請求項１０３に記載のマルチパッケージモジュールの形成方法。
  108. 前記第二パッケージを供給する工程は、バンプチップキャリアパッケージを供給する工程を備える請求項１０３に記載のマルチパッケージモジュールの形成方法。
  109. 前記第二パッケージを第一パッケージの上に積み重ねる工程は、第二パッケージを第一パッケージ基板の表面に前記裏返しにされた取り付ける工程を備える請求項１０３に記載のマルチパッケージモジュールの形成方法。
  110. 前記第二パッケージを前記第一パッケージ基板の表面に取り付ける工程は、第一パッケージの表面基板のダイ取り付け領域に接着剤を施し、該接着剤に前記裏返しにされた第二パッケージを接触させる工程を備える請求項１０９に記載のマルチパッケージモジュールの形成方法。
  111. 前記接着剤を施す工程は、硬化性を有する接着剤を施し、該接着剤を硬化させる工程をさらに備える請求項１１０に記載のマルチパッケージモジュールの形成方法。
  112. 前記第一基板に第二レベル相互接続ボールを取り付ける工程をさらに備える請求項１０３に記載のマルチパッケージモジュールの形成方法。
  113. 前記第一基板の上の機構をモールドコンパウンドでカプセル化する工程をさらに備える請求項１０３に記載のマルチパッケージモジュールの形成方法。
  114. 前記ストリップから完成したモジュールをシンギュレートする工程をさらに備える請求項１０４に記載のマルチパッケージモジュールの形成方法。
  115. 前記第一パッケージに電磁シールドを供給する工程をさらに備える請求項１０３に記載のマルチパッケージモジュールの形成方法。
  116. 前記モジュールにヒートスプレッダーを供給する工程をさらに備える請求項１０３に記載のマルチパッケージモジュールの形成方法。
  117. 前記モジュールにヒートスプレッダーを供給する工程は、ドロップインモールド処理を施す工程を備える請求項１１６に記載のマルチパッケージモジュールの形成方法。
  118. 前記モジュールにヒートスプレッダーを供給する工程は、前記裏返しにされた第二パッケージの上方を向く表面の上に略平坦なヒートスプレッダーを取り付ける工程を備える請求項１１６に記載のマルチパッケージモジュールの形成方法。
  119. 請求項８３に記載のマルチパッケージモジュールを備える携帯通信機器。
  120. 請求項８３に記載のマルチパッケージモジュールを備えるコンピュータ。
  121. 積み重ねられた第一及び第二パッケージを備え、前記パッケージのそれぞれは、基板に取り付けられたダイを有し、前記第二パッケージは、裏返しにされ、前記第一及び第二基板は、ワイヤボンディングにより相互接続され、前記第一パッケージは、下向きダイ構造のフリップチップを有するフリップチップボールグリッドアレイパッケージを備えるマルチパッケージモジュール。
  122. 前記裏返しにされた第二パッケージは、ワイヤボンドされたランドグリッドアレイパッケージである請求項１２１に記載のマルチパッケージモジュール。
  123. 前記第二パッケージのダイ及びワイヤボンドは、モールド材料により少なくとも部分的にカプセル化される請求項１２２に記載のマルチパッケージモジュール。
  124. 前記第二パッケージのダイ及びワイヤボンドは、モールド材料により全体的にカプセル化される請求項１２２に記載のマルチパッケージモジュール。
  125. 前記第二パッケージ基板は、単一金属層基板である請求項１２２に記載のマルチパッケージモジュール。
  126. 前記第二パッケージ基板は、バンプチップキャリア型基板である請求項１２２に記載のマルチパッケージモジュール。
  127. 前記フリップチップパッケージは、電気シールドを有する請求項１２１に記載のマルチパッケージモジュール。
  128. 前記電気シールドは、ヒートスプレッダーとして機能するよう構成される請求項１２７に記載のマルチパッケージモジュール。
  129. 前記フリップチップパッケージは、ＲＦダイを含む請求項１２１に記載のマルチパッケージモジュール。
  130. 前記フリップチップパッケージは、ＲＦダイを含み、前記シールドは、前記ＲＦダイとマルチパッケージの中の他のダイとの間の電磁干渉を制限するよう機能する請求項１２７に記載のマルチパッケージモジュール。
  131. 前記第一パッケージは、電気シールドを備える請求項１２１に記載のマルチパッケージモジュール。
  132. 前記裏返しにされた第二パッケージは、積み重ねられたダイを有するパッケージである請求項１２１に記載のマルチパッケージモジュール。
  133. 前記積み重ねられたダイを有するパッケージの中で隣接して積み重ねられるダイは、スペーサーにより離間される請求項１３２に記載のマルチパッケージモジュール。
  134. 前記裏返しにされた第二パッケージは、前記第一パッケージの上に積み重ねられ、前記第一パッケージの上のフリップチップダイは、電気シールドを有する請求項１２１に記載のマルチパッケージモジュール。
  135. 前記第一パッケージ基板は、組み込まれたグラウンド層を含む請求項１２１に記載のマルチパッケージモジュール。
  136. 前記グラウンド層は、熱放散の機能を果たす請求項１３５に記載のマルチパッケージモジュール。
  137. 前記グラウンド層は、電気シールドとして機能する請求項１３５に記載のマルチパッケージモジュール。
  138. 前記第一及び第二パッケージの少なくとも一つは、積み重ねられたダイを有するパッケージである請求項１２１に記載のマルチパッケージモジュール。
  139. 前記裏返しにされた第二パッケージは、積み重ねられたダイを有するパッケージである請求項１２１に記載のマルチパッケージモジュール。
  140. 熱シールドをさらに備える請求項１２１に記載のマルチパッケージモジュール。
  141. 第一パッケージ基板を有する下向きダイフリップチップ第一パッケージを供給し、
    ダイ及び第二パッケージ基板を有する第二パッケージを供給し、
    前記第二パッケージを裏返し、裏返しにされた第二パッケージを前記第一パッケージの上に積み重ね、
    前記第一パッケージ基板と第二パッケージ基板とをワイヤボンド接続することにより、前記第一及び第二パッケージを電気的に相互接続するマルチパッケージモジュールの形成方法。
  142. 前記下向きダイフリップチップ第一パッケージを供給する工程は、下向きダイフリップチップ第一パッケージのシンギュレートされていないストリップを供給する工程を備える請求項１４１に記載のマルチパッケージモジュールの形成方法。
  143. 前記下向きダイフリップチップ第一パッケージを供給する工程は、下向きダイフリップチップパッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第一パッケージとして選出する工程を備える請求項１４１に記載のマルチパッケージモジュールの形成方法。
  144. 前記第二パッケージを供給する工程は、パッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第二パッケージとして選出する工程を備える請求項１４１に記載のマルチパッケージモジュールの形成方法。
  145. 前記第二パッケージを供給する工程は、ランドグリッドアレイパッケージを供給する工程を備える請求項１４１に記載のマルチパッケージモジュールの形成方法。
  146. 前記第二パッケージを供給する工程は、バンプチップキャリアパッケージを供給する工程を備える請求項１４１に記載のマルチパッケージモジュールの形成方法。
  147. 前記裏返しにされた第二パッケージを第一パッケージの上に積み重ねる工程は、前記裏返しにされた第二パッケージを下向きダイフリップチップダイの上側表面に取り付ける工程を備える請求項１４１に記載のマルチパッケージモジュールの形成方法。
  148. 前記裏返しにされた第二パッケージを下向きダイフリップチップダイの上側表面に取り付ける工程は、ダイの上側表面に接着剤を施し、該接着剤に前記裏返しにされた第二パッケージを接触させる工程を備える請求項１４１に記載のマルチパッケージモジュールの形成方法。
  149. 前記接着剤を施す工程は、硬化性を有する接着剤を施し、該接着剤を硬化させる工程をさらに備える請求項１４８に記載のマルチパッケージモジュールの形成方法。
  150. 前記第一基板に第二レベル相互接続ボールを取り付ける工程をさらに備える請求項１４１に記載のマルチパッケージモジュールの形成方法。
  151. 前記第一基板の上の機構をモールドコンパウンドでカプセル化する工程をさらに備える請求項１４１に記載のマルチパッケージモジュールの形成方法。
  152. 前記ストリップから完成したモジュールをシンギュレートする工程をさらに備える請求項１４３に記載のマルチパッケージモジュールの形成方法。
  153. 前記第一パッケージに電磁シールドを供給する工程をさらに備える請求項１４１に記載のマルチパッケージモジュールの形成方法。
  154. 前記モジュールにヒートスプレッダーを供給する工程をさらに備える請求項１４１に記載のマルチパッケージモジュールの形成方法。
  155. 前記モジュールにヒートスプレッダーを供給する工程は、ドロップインモールド処理を施す工程を備える請求項１５４に記載のマルチパッケージモジュールの形成方法。
  156. 前記モジュールにヒートスプレッダーを供給する工程は、前記第二パッケージの上方を向く表面の上に略平坦なヒートスプレッダーを取り付ける工程を備える請求項１５４に記載のマルチパッケージモジュールの形成方法。
  157. 前記第一パッケージに電磁シールドを供給する工程は、下向きダイフリップチップのダイの上にシールドを取り付ける工程を備える請求項１５３に記載のマルチパッケージモジュールの形成方法。
  158. 前記裏返しにされた第二パッケージを第一パッケージの上に積み重ねる工程は、裏返しにされた第二パッケージを前記シールドの上側表面に取り付ける工程を備える請求項１５７に記載のマルチパッケージモジュールの形成方法。
  159. 前記シールドの上側表面に裏返しにされた第二パッケージを取り付ける工程は、前記シールドの上側表面に接着剤を施し、該接着剤に前記第二パッケージ接触させる工程を備える請求項１５８に記載のマルチパッケージモジュールの形成方法。
  160. 前記接着剤を施す工程は、硬化性を有する接着剤を施し、該接着剤を硬化させる工程をさらに備える請求項１５９に記載のマルチパッケージモジュールの形成方法。
  161. 請求項１２１に記載のマルチパッケージモジュールを備える携帯通信機器。
  162. 請求項１２１に記載のマルチパッケージモジュールを備えるコンピュータ。
  163. 積み重ねられた下側及び上側パッケージを備え、前記パッケージのそれぞれは、基板に取り付けられたダイを有し、第二パッケージは、裏返しにされ、且つ、前記上側及び下側基板は、ワイヤボンディングにより相互接続され、前記パッケージの少なくともいずれか一つは、積み重ねられたダイを有するパッケージを備えるマルチパッケージモジュール。
  164. 前記下側パッケージは、積み重ねられたダイを有するパッケージを備える請求項１６３に記載のマルチパッケージモジュール。
  165. 前記下側パッケージ及び上側パッケージのそれぞれは、積み重ねられたダイを有するのパッケージを備える請求項１６３に記載のマルチパッケージモジュール。
  166. 前記上側パッケージは、積み重ねられたダイを有するパッケージを有する請求項１６３に記載のマルチパッケージモジュール。
  167. 前記積み重ねられたダイを有するパッケージの中で隣接して積み重ねられるダイは、スペーサーにより離間される請求項１６３に記載のマルチパッケージモジュール。
  168. 前記第二パッケージの上にヒートスプレッダーをさらに備える請求項１６３に記載のマルチパッケージモジュール。
  169. 前記裏返しにされた第二パッケージの上に積み重ねられたさらなるパッケージをさらに備える請求項１６３に記載のマルチパッケージモジュール。
  170. 前記さらなるパッケージは、ランドグリッドアレイパッケージである請求項１６９に記載のマルチパッケージモジュール。
  171. 前記さらなるパッケージは、裏返しにされたランドグリッドアレイパッケージである請求項１６９に記載のマルチパッケージモジュール。
  172. 前記さらなるパッケージは、ボールグリッドアレイパッケージである請求項１６９に記載のマルチパッケージモジュール。
  173. 前記さらなるパッケージは、フリップチップパッケージである請求項１６９に記載のマルチパッケージモジュール。
  174. 積み重ねられたダイを有する第一パッケージを供給し、
    第二パッケージを供給し、
    前記第二パッケージを裏返し、第二パッケージを第一パッケージの上に積み重ね、
    ワイヤボンディングにより前記第一パッケージ及び第二パッケージ間の電気的相互接続を形成するマルチパッケージモジュールの形成方法。
  175. 前記積み重ねられたダイを有する第一パッケージを供給する工程は、積み重ねられたダイパッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第一パッケージとして識別する工程を備える請求項１７４に記載のマルチパッケージモジュールの形成方法。
  176. 前記第二パッケージを供給する工程は、パッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第二パッケージとして識別する工程を備える請求項１７４に記載のマルチパッケージモジュールの形成方法。
  177. 前記積み重ねられたダイを有する第一パッケージを供給する工程は、積み重ねられたダイパッケージのシンギュレートされていないストリップを供給する工程を備える請求項１７４に記載のマルチパッケージモジュールの形成方法。
  178. 前記積み重ねられたダイを有する第一パッケージを供給する工程は、第一パッケージ基板に取り付けられた第一ダイと、該第一ダイの上に取り付けられた第二ダイと、前記第一及び第二ダイと前記基板との間のワイヤボンド相互接続とを供給する工程を備える請求項１７４に記載のマルチパッケージモジュールの形成方法。
  179. 前記積み重ねられたダイを有する第一パッケージを供給する工程は、前記第一及び第二ダイの間に介装されるスペーサーをさらに備えるパッケージを供給する工程を備える請求項１７８に記載のマルチパッケージモジュールの形成方法。
  180. ヒートスプレッダーを供給する工程をさらに備える請求項１７４に記載のマルチパッケージモジュールの形成方法。
  181. 前記第一パッケージ基板に第二レベルの相互接続ボールを取り付ける工程をさらに備える請求項１７４に記載のマルチパッケージモジュールの形成方法。
  182. 前記モジュールの上に積み重ねられたパッケージをモールドコンパウンドでカプセル化する工程をさらに備える請求項１７４に記載のマルチパッケージモジュールの形成方法。
  183. 請求項１６３に記載のマルチパッケージモジュールを備える携帯機器。
  184. 請求項１６３に記載のマルチパッケージモジュールを備えるコンピュータ。
  185. 積み重ねられた上側及び下側パッケージを備え、前記パッケージのそれぞれは、基板に取り付けられたダイを有し、前記第二パッケージは、裏返しにされ、前記上側及び下側基板は、ワイヤボンディングにより相互接続され、前記裏返しにされた第二パッケージは、バンプチップキャリアパッケージを備えるマルチパッケージモジュール。
  186. 前記下側パッケージは、ボールグリッドアレイパッケージを備える請求項１８５に記載のマルチパッケージモジュール。
  187. 前記下側パッケージは、下向きダイフリップチップパッケージを備える請求項１８５に記載のマルチパッケージモジュール。
  188. 前記下側パッケージは、上向きダイフリップチップパッケージを備える請求項１８５に記載のマルチパッケージモジュール。
  189. 前記上側パッケージは、バンプチップキャリアパッケージの上に積み重ねられたさらなるダイを備える請求項１８５に記載のマルチパッケージモジュール。
  190. 前記上側パッケージは、積み重ねられたダイを有するパッケージを備える請求項１８５に記載のマルチパッケージモジュール。
  191. 前記積み重ねられたダイを有するパッケージの中で隣接して積み重ねられるダイは、スペーサーにより離間される請求項１８９に記載のマルチパッケージモジュール。
  192. ヒートスプレッダーをさらに備える請求項１８５に記載のマルチパッケージモジュール。
  193. 積み重ねられたダイを有する第一パッケージを供給し、
    バンプチップキャリアの第二パッケージを供給し、
    前記第二パッケージを裏返し、第二パッケージを第一パッケージの上に積み重ね、
    ワイヤボンディングにより前記第一パッケージ及び第二パッケージ間の電気的相互接続を形成するマルチパッケージモジュールの形成方法。
  194. 前記積み重ねられたダイを有する第一パッケージを供給する工程は、積み重ねられたダイパッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第一パッケージとして識別する工程を備える請求項１９３に記載のマルチパッケージモジュールの形成方法。
  195. 前記第二パッケージを供給する工程は、パッケージに要求される性能及び信頼性のテストを行い、前記要求に適合するものを前記第二パッケージとして識別する工程を備える請求項１９３に記載のマルチパッケージモジュールの形成方法。
  196. ヒートスプレッダーを供給する工程をさらに備える請求項１９３に記載のマルチパッケージモジュールの形成方法。
  197. 前記第一パッケージ基板に第二レベルの相互接続ボールを取り付ける工程をさらに備える請求項１９３に記載のマルチパッケージモジュールの形成方法。
  198. 前記モジュールの上に積み重ねられたパッケージをモールドコンパウンドでカプセル化する工程をさらに備える請求項１９３に記載のマルチパッケージモジュールの形成方法。
  199. 請求項１８５に記載のマルチパッケージモジュールを備える携帯機器。
  200. 請求項１８５に記載のマルチパッケージモジュールを備えるコンピュータ。
JP2005501141A 2002-10-08 2003-10-08 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール Pending JP2006502596A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US41727702P 2002-10-08 2002-10-08
US46054103P 2003-04-04 2003-04-04
US10/618,933 US7034387B2 (en) 2003-04-04 2003-07-14 Semiconductor multipackage module including processor and memory package assemblies
PCT/US2003/031987 WO2004034433A2 (en) 2002-10-08 2003-10-08 Semiconductor stacked multi-package module having inverted second package

Publications (2)

Publication Number Publication Date
JP2006502596A true JP2006502596A (ja) 2006-01-19
JP2006502596A5 JP2006502596A5 (ja) 2006-11-30

Family

ID=32096890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005501141A Pending JP2006502596A (ja) 2002-10-08 2003-10-08 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール

Country Status (7)

Country Link
US (19) US7045887B2 (ja)
EP (1) EP1556895A4 (ja)
JP (1) JP2006502596A (ja)
KR (1) KR20050074961A (ja)
AU (1) AU2003298595A1 (ja)
TW (1) TWI322448B (ja)
WO (1) WO2004034433A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019568A (ja) * 2003-06-24 2005-01-20 Fujitsu Ltd 積層型半導体装置
JP2009176763A (ja) * 2008-01-21 2009-08-06 Elpida Memory Inc 半導体装置およびこれを有する半導体モジュール
JP2013219183A (ja) * 2012-04-09 2013-10-24 Canon Inc 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
JP2015012170A (ja) * 2013-06-28 2015-01-19 キヤノン株式会社 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
JP2018503929A (ja) * 2014-11-21 2018-02-08 マイクロン テクノロジー， インク． メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法
JP2020010016A (ja) * 2018-07-10 2020-01-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ

Families Citing this family (453)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298031B1 (en) 2000-08-09 2007-11-20 Micron Technology, Inc. Multiple substrate microelectronic devices and methods of manufacture
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7064426B2 (en) 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7045887B2 (en) * 2002-10-08 2006-05-16 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
KR100701380B1 (ko) * 2002-12-30 2007-03-28 동부일렉트로닉스 주식회사 열발산형 반도체 패키지 구조
KR100621991B1 (ko) * 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004253518A (ja) * 2003-02-19 2004-09-09 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
TW200504895A (en) * 2003-06-04 2005-02-01 Renesas Tech Corp Semiconductor device
US7332797B2 (en) * 2003-06-30 2008-02-19 Intel Corporation Wire-bonded package with electrically insulating wire encapsulant and thermally conductive overmold
US6992376B2 (en) * 2003-07-17 2006-01-31 Intel Corporation Electronic package having a folded package substrate
JP2005109068A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005123542A (ja) 2003-10-20 2005-05-12 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
TWI233677B (en) * 2003-10-28 2005-06-01 Advanced Semiconductor Eng Ball grid array package and method thereof
KR100564585B1 (ko) * 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US8970049B2 (en) * 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
US20060138631A1 (en) * 2003-12-31 2006-06-29 Advanced Semiconductor Engineering, Inc. Multi-chip package structure
TWI283467B (en) 2003-12-31 2007-07-01 Advanced Semiconductor Eng Multi-chip package structure
WO2005074029A1 (ja) * 2004-01-28 2005-08-11 Matsushita Electric Industrial Co., Ltd. モジュール及びこれを用いた実装構造体
TWI226684B (en) * 2004-02-10 2005-01-11 Stack Devices Corp Stacked type semiconductor encapsulation device having protection mask
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7160758B2 (en) * 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
US7851899B2 (en) * 2004-04-02 2010-12-14 Utac - United Test And Assembly Test Center Ltd. Multi-chip ball grid array package and method of manufacture
US7119432B2 (en) * 2004-04-07 2006-10-10 Lsi Logic Corporation Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package
US7961478B2 (en) * 2004-04-16 2011-06-14 Nxp B.V. Integrated circuit, and a mobile phone having the integrated circuit
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
WO2005117092A2 (en) * 2004-05-24 2005-12-08 Chippac, Inc. Stacked semiconductor package having adhesive/spacer structure and insulation
US6987314B1 (en) * 2004-06-08 2006-01-17 Amkor Technology, Inc. Stackable semiconductor package with solder on pads on which second semiconductor package is stacked
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100630690B1 (ko) * 2004-07-08 2006-10-02 삼성전자주식회사 열 소산 경로를 구비한 멀티 칩 패키지
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US20060033217A1 (en) * 2004-08-10 2006-02-16 Brian Taggart Flip-chips on flex substrates, flip-chip and wire-bonded chip stacks, and methods of assembling same
US7187068B2 (en) * 2004-08-11 2007-03-06 Intel Corporation Methods and apparatuses for providing stacked-die devices
US20060043556A1 (en) * 2004-08-25 2006-03-02 Chao-Yuan Su Stacked packaging methods and structures
US7196411B2 (en) * 2004-09-17 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation for chip-on-chip IC packages
US20060065958A1 (en) * 2004-09-29 2006-03-30 Pei-Haw Tsao Three dimensional package and packaging method for integrated circuits
TWI255023B (en) * 2004-10-05 2006-05-11 Via Tech Inc Cavity down stacked multi-chip package
KR100573302B1 (ko) * 2004-10-07 2006-04-24 삼성전자주식회사 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
US7122892B2 (en) * 2004-10-07 2006-10-17 Agere Systems Inc. Multi-chip integrated circuit module for high-frequency operation
US8072058B2 (en) * 2004-10-25 2011-12-06 Amkor Technology, Inc. Semiconductor package having a plurality input/output members
TWI254425B (en) * 2004-10-26 2006-05-01 Advanced Semiconductor Eng Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
KR101313391B1 (ko) * 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
TWI249796B (en) * 2004-11-08 2006-02-21 Siliconware Precision Industries Co Ltd Semiconductor device having flip chip package
TWI250592B (en) * 2004-11-16 2006-03-01 Siliconware Precision Industries Co Ltd Multi-chip semiconductor package and fabrication method thereof
US7745918B1 (en) 2004-11-24 2010-06-29 Amkor Technology, Inc. Package in package (PiP)
US7361986B2 (en) * 2004-12-01 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Heat stud for stacked chip package
CN100416825C (zh) * 2004-12-02 2008-09-03 日月光半导体制造股份有限公司 多晶片的封装结构
KR100626618B1 (ko) * 2004-12-10 2006-09-25 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법
KR100771860B1 (ko) * 2004-12-28 2007-11-01 삼성전자주식회사 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
US7172454B2 (en) * 2004-12-30 2007-02-06 Nokia Corporation Electronic component assembly
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7271496B2 (en) * 2005-02-04 2007-09-18 Stats Chippac Ltd. Integrated circuit package-in-package system
JP2006216911A (ja) * 2005-02-07 2006-08-17 Renesas Technology Corp 半導体装置およびカプセル型半導体パッケージ
US7875966B2 (en) * 2005-02-14 2011-01-25 Stats Chippac Ltd. Stacked integrated circuit and package system
US7279785B2 (en) * 2005-02-14 2007-10-09 Stats Chippac Ltd. Stacked die package system
JP2006295119A (ja) * 2005-03-17 2006-10-26 Matsushita Electric Ind Co Ltd 積層型半導体装置
US7265442B2 (en) * 2005-03-21 2007-09-04 Nokia Corporation Stacked package integrated circuit
US7607586B2 (en) * 2005-03-28 2009-10-27 R828 Llc Semiconductor structure with RF element
US7582963B2 (en) * 2005-03-29 2009-09-01 Texas Instruments Incorporated Vertically integrated system-in-a-package
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
JP4896010B2 (ja) * 2005-03-31 2012-03-14 スパンション エルエルシー 積層型半導体装置及びその製造方法
TWI442520B (zh) * 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
US7372141B2 (en) * 2005-03-31 2008-05-13 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
US8124459B2 (en) * 2005-04-23 2012-02-28 Stats Chippac Ltd. Bump chip carrier semiconductor package system
US7163839B2 (en) * 2005-04-27 2007-01-16 Spansion Llc Multi-chip module and method of manufacture
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7763963B2 (en) * 2005-05-04 2010-07-27 Stats Chippac Ltd. Stacked package semiconductor module having packages stacked in a cavity in the module substrate
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7728417B2 (en) * 2005-05-27 2010-06-01 Stats Chippac Ltd. Integrated circuit package system including shield
US7573125B2 (en) * 2005-06-14 2009-08-11 Micron Technology, Inc. Methods for reducing stress in microelectronic devices and microelectronic devices formed using such methods
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US20070108583A1 (en) * 2005-08-08 2007-05-17 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
US8643163B2 (en) * 2005-08-08 2014-02-04 Stats Chippac Ltd. Integrated circuit package-on-package stacking system and method of manufacture thereof
US20070037376A1 (en) * 2005-08-11 2007-02-15 Texas Instruments Incorporated Method and apparatus for fine pitch solder joint
US7408254B1 (en) * 2005-08-26 2008-08-05 Amkor Technology Inc Stack land grid array package and method for manufacturing the same
US7283347B2 (en) * 2005-08-31 2007-10-16 The United States Of America As Represented By The Secretary Of The Air Force Low cost digital variable capacitor
US20070075419A1 (en) * 2005-09-06 2007-04-05 Denso Corporation Semiconductor device having metallic lead and electronic device having lead frame
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
CN100433327C (zh) * 2005-09-15 2008-11-12 南茂科技股份有限公司 芯片封装体与堆叠型芯片封装结构
JP4534927B2 (ja) * 2005-09-27 2010-09-01 カシオ計算機株式会社 半導体装置
US20070093000A1 (en) * 2005-10-21 2007-04-26 Stats Chippac Ltd. Pre-molded leadframe and method therefor
TWI305410B (en) * 2005-10-26 2009-01-11 Advanced Semiconductor Eng Multi-chip package structure
TWI263314B (en) * 2005-10-26 2006-10-01 Advanced Semiconductor Eng Multi-chip package structure
JP2007123454A (ja) * 2005-10-27 2007-05-17 Renesas Technology Corp 半導体装置及びその製造方法
US7671455B2 (en) * 2005-11-02 2010-03-02 International Rectifier Corporation Semiconductor device package with integrated heat spreader
US8026580B2 (en) * 2005-11-02 2011-09-27 International Rectifier Corporation Semiconductor device package with integrated heat spreader
JP4947967B2 (ja) * 2005-12-12 2012-06-06 富士通株式会社 回路モジュール
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
KR100663549B1 (ko) * 2005-12-21 2007-01-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4183199B2 (ja) * 2005-12-28 2008-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ及びその製造方法
CN100459124C (zh) * 2005-12-30 2009-02-04 日月光半导体制造股份有限公司 多芯片封装结构
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
KR100690246B1 (ko) * 2006-01-10 2007-03-12 삼성전자주식회사 플립 칩 시스템 인 패키지 제조 방법
US8410594B2 (en) * 2006-01-11 2013-04-02 Stats Chippac Ltd. Inter-stacking module system
US20070164446A1 (en) * 2006-01-13 2007-07-19 Hawk Donald E Jr Integrated circuit having second substrate to facilitate core power and ground distribution
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
JP4577228B2 (ja) * 2006-02-09 2010-11-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7435619B2 (en) * 2006-02-14 2008-10-14 Stats Chippac Ltd. Method of fabricating a 3-D package stacking system
KR100764682B1 (ko) * 2006-02-14 2007-10-08 인티그런트 테크놀로지즈(주) 집적회로 칩 및 패키지.
US20070187836A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate, with back-to-back die combination
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US8120156B2 (en) * 2006-02-17 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with die on base package
JP4876618B2 (ja) * 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
US7663232B2 (en) 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
US7981702B2 (en) 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
US7535726B2 (en) * 2006-03-08 2009-05-19 Research In Motion Limited System and method for assembling components in an electronic device
US7986043B2 (en) * 2006-03-08 2011-07-26 Stats Chippac Ltd. Integrated circuit package on package system
RU2500442C2 (ru) * 2006-03-14 2013-12-10 Сёрен Рее АНДЕРСЕН Управляемый компьютером аппарат для фототерапии
US7501697B2 (en) * 2006-03-17 2009-03-10 Stats Chippac Ltd. Integrated circuit package system
US20070216008A1 (en) * 2006-03-20 2007-09-20 Gerber Mark A Low profile semiconductor package-on-package
KR100780692B1 (ko) * 2006-03-29 2007-11-30 주식회사 하이닉스반도체 칩 스택 패키지
JP2008122900A (ja) * 2006-03-30 2008-05-29 Fujinon Corp 撮像レンズ
US7692295B2 (en) * 2006-03-31 2010-04-06 Intel Corporation Single package wireless communication device
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
JP5598787B2 (ja) * 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
JP2007294488A (ja) * 2006-04-20 2007-11-08 Shinko Electric Ind Co Ltd 半導体装置、電子部品、及び半導体装置の製造方法
TWM299458U (en) * 2006-04-21 2006-10-11 Taiwan Microloops Corp Heat spreader with composite micro-structure
JP4938346B2 (ja) * 2006-04-26 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20070252260A1 (en) * 2006-04-28 2007-11-01 Micron Technology, Inc. Stacked die packages
US20070257348A1 (en) * 2006-05-08 2007-11-08 Advanced Semiconductor Engineering, Inc. Multiple chip package module and method of fabricating the same
DE102006023168B4 (de) * 2006-05-17 2011-02-03 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung
US7633144B1 (en) * 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
TWI339436B (en) * 2006-05-30 2011-03-21 Advanced Semiconductor Eng Stackable semiconductor package
US7446017B2 (en) * 2006-05-31 2008-11-04 Freescale Semiconductor, Inc. Methods and apparatus for RF shielding in vertically-integrated semiconductor devices
US8581380B2 (en) * 2006-07-10 2013-11-12 Stats Chippac Ltd. Integrated circuit packaging system with ultra-thin die
US7420206B2 (en) 2006-07-12 2008-09-02 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
US7993939B2 (en) 2006-07-21 2011-08-09 Stats Chippac Ltd. Integrated circuit package system with laminate base
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
US7456498B2 (en) * 2006-08-18 2008-11-25 Lsi Logic Corporation Integrated circuit package and system interface
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
EP2422841B1 (en) * 2006-08-18 2013-10-09 Second Sight Medical Products, Inc. Package for an implantable neural stimulation device
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US7960825B2 (en) * 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
US7683460B2 (en) * 2006-09-22 2010-03-23 Infineon Technologies Ag Module with a shielding and/or heat dissipating element
US20080088978A1 (en) * 2006-10-11 2008-04-17 Nitto Denko Corporation Heat transfer for a hard-drive wire-bond pre-amp
TWI312569B (en) * 2006-10-12 2009-07-21 Siliconware Precision Industries Co Ltd Semiconductor package on which a semiconductor device is stacked and production method thereof
US7531383B2 (en) * 2006-10-31 2009-05-12 Freescale Semiconductor, Inc. Array quad flat no-lead package and method of forming same
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
TWI342603B (en) * 2006-11-22 2011-05-21 Advanced Semiconductor Eng Package assembly whose spacer has through hole
TW200824067A (en) * 2006-11-29 2008-06-01 Advanced Semiconductor Eng Stacked chip package structure and fabricating method thereof
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
US20080142946A1 (en) * 2006-12-13 2008-06-19 Advanced Chip Engineering Technology Inc. Wafer level package with good cte performance
TWI319618B (en) * 2006-12-18 2010-01-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
US8242607B2 (en) * 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
US7537962B2 (en) * 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system
US7687897B2 (en) * 2006-12-28 2010-03-30 Stats Chippac Ltd. Mountable integrated circuit package-in-package system with adhesive spacing structures
US8198735B2 (en) 2006-12-31 2012-06-12 Stats Chippac Ltd. Integrated circuit package with molded cavity
US7550828B2 (en) * 2007-01-03 2009-06-23 Stats Chippac, Inc. Leadframe package for MEMS microphone assembly
US8035205B2 (en) * 2007-01-05 2011-10-11 Stats Chippac, Inc. Molding compound flow controller
US20080164605A1 (en) * 2007-01-08 2008-07-10 United Microelectronics Corp. Multi-chip package
US8700126B2 (en) 2007-01-11 2014-04-15 General Electric Company System and method for computer aided septal defect diagnosis and surgery framework
TWI334215B (en) * 2007-01-26 2010-12-01 Advanced Semiconductor Eng Semiconductor package having electromagnetic shielding cap
US20080185695A1 (en) * 2007-02-07 2008-08-07 Kim Hong Hyoun Package-on-package device and method for manufacturing the same by using a leadframe
US20080191367A1 (en) * 2007-02-08 2008-08-14 Stats Chippac, Ltd. Semiconductor package wire bonding
US8416188B2 (en) * 2007-02-08 2013-04-09 Silverbrook Research Pty Ltd System for controlling movement of a cursor on a display device
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
KR101349591B1 (ko) * 2007-02-22 2014-01-08 엘지이노텍 주식회사 다이 스태킹 구조의 칩소자
US20080203566A1 (en) * 2007-02-27 2008-08-28 Chao-Yuan Su Stress buffer layer for packaging process
EP2135276A2 (en) * 2007-03-13 2009-12-23 Lord Corporation Die attachment method with a covex surface underfill
US8609463B2 (en) * 2007-03-16 2013-12-17 Stats Chippac Ltd. Integrated circuit package system employing multi-package module techniques
US8212352B2 (en) * 2007-03-28 2012-07-03 Stats Chippac Ltd. Integrated circuit package system with heat sink spacer structures
US7911053B2 (en) * 2007-04-19 2011-03-22 Marvell World Trade Ltd. Semiconductor packaging with internal wiring bus
US8409920B2 (en) * 2007-04-23 2013-04-02 Stats Chippac Ltd. Integrated circuit package system for package stacking and method of manufacture therefor
SG147400A1 (en) * 2007-04-24 2008-11-28 United Test & Assembly Ct Ltd Bump on via-packaging and methodologies
US20080272468A1 (en) * 2007-05-02 2008-11-06 Farshad Ghaghahi Grounded shield for blocking electromagnetic interference in an integrated circuit package
US7829998B2 (en) * 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US7723159B2 (en) * 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
US8445325B2 (en) 2007-05-04 2013-05-21 Stats Chippac, Ltd. Package-in-package using through-hole via die on saw streets
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US8421244B2 (en) * 2007-05-08 2013-04-16 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
WO2008138011A1 (en) * 2007-05-08 2008-11-13 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture
KR20100016328A (ko) * 2007-05-08 2010-02-12 오컴 포트폴리오 엘엘씨 무솔더 발광 다이오드 어셈블리
WO2008146426A1 (ja) * 2007-06-01 2008-12-04 Panasonic Corporation 半導体装置
KR101452548B1 (ko) * 2007-06-20 2014-10-21 스카이워크스 솔루션즈, 인코포레이티드 후면 수동 디바이스 집적을 이용하는 반도체 다이
US7944034B2 (en) * 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US20080315406A1 (en) * 2007-06-25 2008-12-25 Jae Han Chung Integrated circuit package system with cavity substrate
US9318403B2 (en) * 2007-06-25 2016-04-19 Stats Chippac Ltd. Integrated circuit packaging system with magnetic film and method of manufacture thereof
US20080315374A1 (en) * 2007-06-25 2008-12-25 Sung Soo Kim Integrated circuit package-in-package system with magnetic film
US7901955B2 (en) * 2007-06-25 2011-03-08 Spansion Llc Method of constructing a stacked-die semiconductor structure
US8203214B2 (en) * 2007-06-27 2012-06-19 Stats Chippac Ltd. Integrated circuit package in package system with adhesiveless package attach
US7800211B2 (en) * 2007-06-29 2010-09-21 Stats Chippac, Ltd. Stackable package by using internal stacking modules
US20110024890A1 (en) * 2007-06-29 2011-02-03 Stats Chippac, Ltd. Stackable Package By Using Internal Stacking Modules
SG148901A1 (en) * 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
US8050047B2 (en) * 2007-07-12 2011-11-01 Stats Chippac Ltd. Integrated circuit package system with flexible substrate and recessed package
US8031475B2 (en) * 2007-07-12 2011-10-04 Stats Chippac, Ltd. Integrated circuit package system with flexible substrate and mounded package
US8300425B2 (en) * 2007-07-31 2012-10-30 Occam Portfolio Llc Electronic assemblies without solder having overlapping components
US7919848B2 (en) * 2007-08-03 2011-04-05 Stats Chippac Ltd. Integrated circuit package system with multiple devices
JP5301126B2 (ja) * 2007-08-21 2013-09-25 スパンション エルエルシー 半導体装置及びその製造方法
US7884473B2 (en) * 2007-09-05 2011-02-08 Taiwan Semiconductor Manufacturing Co., Inc. Method and structure for increased wire bond density in packages for semiconductor chips
US8288860B2 (en) * 2007-09-10 2012-10-16 Stats Chippac Ltd. Memory device system with stacked packages
US7662726B2 (en) * 2007-09-13 2010-02-16 Infineon Technologies Ag Integrated circuit device having a gas-phase deposited insulation layer
JP4588060B2 (ja) * 2007-09-19 2010-11-24 スパンション エルエルシー 半導体装置及びその製造方法
US8124451B2 (en) * 2007-09-21 2012-02-28 Stats Chippac Ltd. Integrated circuit packaging system with interposer
TW200917431A (en) * 2007-10-05 2009-04-16 Advanced Semiconductor Eng Stacked-type chip package structure and method of fabricating the same
US8188586B2 (en) * 2007-11-01 2012-05-29 Stats Chippac Ltd. Mountable integrated circuit package system with mounting interconnects
US8258614B2 (en) * 2007-11-12 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with package integration
US7923846B2 (en) * 2007-11-16 2011-04-12 Stats Chippac Ltd. Integrated circuit package-in-package system with wire-in-film encapsulant
TW200939328A (en) * 2007-12-03 2009-09-16 United Test & Assembly Ct Lt Avoiding electrical shorts in packaging
US7812428B2 (en) * 2007-12-05 2010-10-12 Atmel Rousset S.A.S. Secure connector grid array package
US8067275B2 (en) * 2007-12-17 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with package integration
US8110905B2 (en) * 2007-12-17 2012-02-07 Stats Chippac Ltd. Integrated circuit packaging system with leadframe interposer and method of manufacture thereof
US20090152740A1 (en) * 2007-12-17 2009-06-18 Soo-San Park Integrated circuit package system with flip chip
US7709944B2 (en) * 2007-12-18 2010-05-04 Stats Chippac Ltd. Integrated circuit package system with package integration
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
US8722457B2 (en) * 2007-12-27 2014-05-13 Stats Chippac, Ltd. System and apparatus for wafer level integration of components
JP5543072B2 (ja) 2008-01-23 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 積層型半導体装置
US8026582B2 (en) * 2008-02-04 2011-09-27 Stats Chippac Ltd. Integrated circuit package system with internal stacking module adhesive
US8049320B2 (en) * 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
US8258015B2 (en) * 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7875967B2 (en) * 2008-03-10 2011-01-25 Stats Chippac Ltd. Integrated circuit with step molded inner stacking module package in package system
US7989269B2 (en) * 2008-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor package with penetrable encapsulant joining semiconductor die and method thereof
US8816487B2 (en) * 2008-03-18 2014-08-26 Stats Chippac Ltd. Integrated circuit packaging system with package-in-package and method of manufacture thereof
US7919871B2 (en) * 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8247894B2 (en) * 2008-03-24 2012-08-21 Stats Chippac Ltd. Integrated circuit package system with step mold recess
US7804166B2 (en) * 2008-03-24 2010-09-28 Stats Chippac Ltd. Integrated circuit package system with stacking module
US7859120B2 (en) * 2008-05-16 2010-12-28 Stats Chippac Ltd. Package system incorporating a flip-chip assembly
US7906371B2 (en) 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
TWI362101B (en) * 2008-05-29 2012-04-11 Advanced Semiconductor Eng Method of fabricating a stacked type chip package structure and a stacked type package structure
US7832278B2 (en) * 2008-05-29 2010-11-16 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Multi-chip package
US7683469B2 (en) * 2008-05-30 2010-03-23 Stats Chippac Ltd. Package-on-package system with heat spreader
US8278141B2 (en) * 2008-06-11 2012-10-02 Stats Chippac Ltd. Integrated circuit package system with internal stacking module
US8189344B2 (en) * 2008-06-09 2012-05-29 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8283209B2 (en) * 2008-06-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming PiP with inner known good die interconnected with conductive bumps
WO2009154091A1 (ja) * 2008-06-17 2009-12-23 株式会社日立製作所 半導体装置の製造方法
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
US7871861B2 (en) * 2008-06-25 2011-01-18 Stats Chippac Ltd. Stacked integrated circuit package system with intra-stack encapsulation
US7968979B2 (en) * 2008-06-25 2011-06-28 Stats Chippac Ltd. Integrated circuit package system with conformal shielding and method of manufacture thereof
US8304869B2 (en) * 2008-08-01 2012-11-06 Stats Chippac Ltd. Fan-in interposer on lead frame for an integrated circuit package on package system
US8270176B2 (en) * 2008-08-08 2012-09-18 Stats Chippac Ltd. Exposed interconnect for a package on package system
US8513801B2 (en) * 2008-08-18 2013-08-20 Stats Chippac Ltd. Integrated circuit package system
US7923847B2 (en) * 2008-08-27 2011-04-12 Fairchild Semiconductor Corporation Semiconductor system-in-a-package containing micro-layered lead frame
US20100052839A1 (en) * 2008-09-04 2010-03-04 Koen Mertens Transformers and Methods of Manufacture Thereof
KR101623880B1 (ko) * 2008-09-24 2016-05-25 삼성전자주식회사 반도체 패키지
US7859094B2 (en) * 2008-09-25 2010-12-28 Stats Chippac Ltd. Integrated circuit package system for stackable devices
WO2010045594A2 (en) * 2008-10-17 2010-04-22 Occam Portfolio Llc Flexible circuit assemblies without solder and methods for their manufacture
US7827336B2 (en) * 2008-11-10 2010-11-02 Freescale Semiconductor, Inc. Technique for interconnecting integrated circuits
US20100117242A1 (en) * 2008-11-10 2010-05-13 Miller Gary L Technique for packaging multiple integrated circuits
US8987056B2 (en) * 2008-11-19 2015-03-24 Stats Chippac Ltd. Integrated circuit package system with support carrier and method of manufacture thereof
US20100133534A1 (en) * 2008-12-03 2010-06-03 Byung Tai Do Integrated circuit packaging system with interposer and flip chip and method of manufacture thereof
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8110908B2 (en) * 2008-12-04 2012-02-07 Stats Chippac Ltd. Integrated circuit packaging system using bottom flip chip die bonding and method of manufacture thereof
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US7919850B2 (en) * 2008-12-09 2011-04-05 Stats Chippac Ltd. Integrated circuit packaging system with exposed terminal interconnects and method of manufacturing thereof
KR20100071522A (ko) * 2008-12-19 2010-06-29 삼성전자주식회사 패키지 온 패키지 타입의 고용량 다기능 멀티 칩 패키지 구조
US20100164083A1 (en) * 2008-12-29 2010-07-01 Numonyx B.V. Protective thin film coating in chip packaging
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
TWI406373B (zh) * 2009-01-14 2013-08-21 Advanced Semiconductor Eng 可選擇線路之基板及覆晶接合結構
TWI387084B (zh) * 2009-01-23 2013-02-21 Advanced Semiconductor Eng 具有穿導孔之基板及具有穿導孔之基板之封裝結構
US8269671B2 (en) * 2009-01-27 2012-09-18 International Business Machines Corporation Simple radio frequency integrated circuit (RFIC) packages with integrated antennas
US7894230B2 (en) 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
KR101013563B1 (ko) * 2009-02-25 2011-02-14 주식회사 하이닉스반도체 스택 패키지
US20100244223A1 (en) * 2009-03-25 2010-09-30 Cho Namju Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US8710634B2 (en) * 2009-03-25 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US20100244212A1 (en) * 2009-03-27 2010-09-30 Jong-Woo Ha Integrated circuit packaging system with post type interconnector and method of manufacture thereof
JP5714564B2 (ja) 2009-03-30 2015-05-07 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 上部ポストパッシベーション技術および底部構造技術を使用する集積回路チップ
US8242802B2 (en) * 2009-04-14 2012-08-14 Via Technologies, Inc. Location-based bus termination for multi-core processors
US7843225B2 (en) * 2009-04-14 2010-11-30 Via Technologies, Inc. Protocol-based bus termination for multi-core processors
US7767492B1 (en) * 2009-04-14 2010-08-03 Via Technologies, Inc. Location-based bus termination for multi-core/multi-package processor configurations
US8085062B2 (en) * 2009-04-14 2011-12-27 Via Technologies, Inc. Configurable bus termination for multi-core/multi-package processor configurations
US8804368B2 (en) * 2009-04-30 2014-08-12 Sony Corporation Downward-facing optical component module
US8294280B2 (en) * 2009-05-07 2012-10-23 Qualcomm Incorporated Panelized backside processing for thin semiconductors
US8533853B2 (en) 2009-06-12 2013-09-10 Telecommunication Systems, Inc. Location sensitive solid state drive
US8256685B2 (en) * 2009-06-30 2012-09-04 International Business Machines Corporation Compact millimeter wave packages with integrated antennas
US8125066B1 (en) * 2009-07-13 2012-02-28 Altera Corporation Package on package configurations with embedded solder balls and interposal layer
US8350383B2 (en) * 2009-07-16 2013-01-08 International Business Machines Corporation IC chip package having IC chip with overhang and/or BGA blocking underfill material flow and related methods
US8743561B2 (en) 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
TWI408310B (zh) * 2009-09-29 2013-09-11 Liang Meng Plastic Share Co Ltd 照明裝置及其製造方法
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
KR20110044077A (ko) * 2009-10-22 2011-04-28 삼성전자주식회사 반도체 패키지 구조물
US8304921B2 (en) * 2009-11-13 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
KR101665556B1 (ko) * 2009-11-19 2016-10-13 삼성전자 주식회사 멀티 피치 볼 랜드를 갖는 반도체 패키지
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
US8334171B2 (en) * 2009-12-02 2012-12-18 Stats Chippac Ltd. Package system with a shielded inverted internal stacking module and method of manufacture thereof
US8404518B2 (en) * 2009-12-13 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US8217507B1 (en) * 2010-01-22 2012-07-10 Amkor Technology, Inc. Edge mount semiconductor package
US8314486B2 (en) * 2010-02-23 2012-11-20 Stats Chippac Ltd. Integrated circuit packaging system with shield and method of manufacture thereof
US8047856B2 (en) * 2010-02-24 2011-11-01 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Array connector for optical transceiver module
US8569869B2 (en) * 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
KR20110133945A (ko) * 2010-06-08 2011-12-14 삼성전자주식회사 스택 패키지 및 그의 제조 방법
US8716873B2 (en) 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR102016419B1 (ko) * 2010-08-24 2019-09-02 삼성전자주식회사 인터포저 칩 및 인터포저 칩의 테스트 방법
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
KR20120104896A (ko) * 2011-03-14 2012-09-24 삼성전자주식회사 초고주파 패키지 모듈
US8481420B2 (en) * 2011-03-15 2013-07-09 Stats Chippac Ltd. Integrated circuit packaging system with lead frame stacking module and method of manufacture thereof
US8432028B2 (en) * 2011-03-21 2013-04-30 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8409917B2 (en) 2011-03-22 2013-04-02 Stats Chippac Ltd. Integrated circuit packaging system with an interposer substrate and method of manufacture thereof
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8692365B2 (en) 2011-06-17 2014-04-08 Stats Chippac Ltd. Integrated circuit packaging system with thermal dispersal structures and method of manufacture thereof
US9524957B2 (en) 2011-08-17 2016-12-20 Intersil Americas LLC Back-to-back stacked dies
KR101800440B1 (ko) 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US8962393B2 (en) 2011-09-23 2015-02-24 Stats Chippac Ltd. Integrated circuit packaging system with heat shield and method of manufacture thereof
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8723327B2 (en) 2011-10-20 2014-05-13 Invensas Corporation Microelectronic package with stacked microelectronic units and method for manufacture thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
TWI463633B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 晶片封裝結構
US8518796B2 (en) 2012-01-09 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die connection system and method
CN102569247A (zh) * 2012-01-17 2012-07-11 华为终端有限公司 集成模块、集成系统板和电子设备
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
TWI449155B (zh) * 2012-03-16 2014-08-11 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
JP2013211407A (ja) 2012-03-30 2013-10-10 J Devices:Kk 半導体モジュール
KR20130110937A (ko) * 2012-03-30 2013-10-10 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US9165875B2 (en) * 2012-04-25 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low profile interposer with stud structure
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
KR20130134137A (ko) * 2012-05-30 2013-12-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
US9147628B2 (en) * 2012-06-27 2015-09-29 Infineon Technoloiges Austria AG Package-in-packages and methods of formation thereof
JP5959097B2 (ja) 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2014027145A (ja) 2012-07-27 2014-02-06 Toshiba Corp 半導体装置
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
JP5831401B2 (ja) * 2012-08-24 2015-12-09 三菱電機株式会社 半導体装置
US8872326B2 (en) 2012-08-29 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional (3D) fan-out packaging mechanisms
CN102842564B (zh) * 2012-09-12 2014-06-25 矽力杰半导体技术(杭州)有限公司 集成开关电源的倒装封装装置及其倒装封装方法
US20140091440A1 (en) * 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
TWI581396B (zh) * 2012-10-17 2017-05-01 環旭電子股份有限公司 立體堆疊式封裝結構及其製作方法
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9412661B2 (en) * 2012-11-21 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming package-on-package structure
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9293404B2 (en) * 2013-01-23 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-applying supporting materials between bonded package components
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
TWI550731B (zh) * 2013-02-23 2016-09-21 南茂科技股份有限公司 晶片封裝製程及晶片封裝
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
CN104051411B (zh) 2013-03-15 2018-08-28 台湾积体电路制造股份有限公司 叠层封装结构
US9768048B2 (en) 2013-03-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
US9449890B1 (en) * 2013-05-10 2016-09-20 Amkor Technology, Inc. Methods for temporary bussing of semiconductor package substrates
KR102127772B1 (ko) * 2013-05-16 2020-06-29 삼성전자주식회사 방열 판을 갖는 반도체 패키지 및 그 형성 방법
US8987881B2 (en) * 2013-07-10 2015-03-24 Freescale Semiconductor, Inc. Hybrid lead frame and ball grid array package
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
JP2015076440A (ja) * 2013-10-07 2015-04-20 トヨタ自動車株式会社 半導体モジュール
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9196510B2 (en) 2013-11-12 2015-11-24 Infineon Technologies Ag Semiconductor package comprising two semiconductor modules and laterally extending connectors
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9521738B1 (en) * 2013-12-23 2016-12-13 Flextronics Ap, Llc Graphite sheet to protect SMT components from thermal exposure
US9789572B1 (en) 2014-01-09 2017-10-17 Flextronics Ap, Llc Universal automation line
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
CN106462788B (zh) * 2014-03-18 2020-07-07 惠普发展公司，有限责任合伙企业 安全元件
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
CN105023877B (zh) * 2014-04-28 2019-12-24 联华电子股份有限公司 半导体晶片、封装结构与其制作方法
KR102228461B1 (ko) 2014-04-30 2021-03-17 삼성전자주식회사 반도체 패키지 장치
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9899794B2 (en) * 2014-06-30 2018-02-20 Texas Instruments Incorporated Optoelectronic package
CN104465547B (zh) * 2014-12-10 2017-06-30 华进半导体封装先导技术研发中心有限公司 高频天线信号反射的封装结构及制造方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9971970B1 (en) 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US20160360622A1 (en) * 2015-06-02 2016-12-08 Microchip Technology Incorporated Integrated Circuit With Sensor Printed In Situ
TWI570842B (zh) * 2015-07-03 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
DE102015008503A1 (de) * 2015-07-03 2017-01-05 TE Connectivity Sensors Germany GmbH Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils
US10477684B2 (en) * 2015-09-25 2019-11-12 Intel Corporation Apparatus, system, and method including a bridge device for interfacing a package device with a substrate
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9799636B2 (en) 2015-11-12 2017-10-24 Nxp Usa, Inc. Packaged devices with multiple planes of embedded electronic devices
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
KR102372300B1 (ko) * 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US10347608B2 (en) 2016-05-27 2019-07-09 General Electric Company Power module
US9761570B1 (en) * 2016-06-28 2017-09-12 Nxp Usa, Inc. Electronic component package with multple electronic components
CN107665876A (zh) 2016-07-27 2018-02-06 华邦电子股份有限公司 封装体用基板、其制造方法以及封装体
TWI659511B (zh) * 2016-07-27 2019-05-11 華邦電子股份有限公司 封裝體用基板、其製造方法以及封裝體
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10129979B2 (en) * 2016-09-23 2018-11-13 Apple Inc. PCB assembly with molded matrix core
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11233014B2 (en) * 2017-01-30 2022-01-25 Skyworks Solutions, Inc. Packaged module having a ball grid array with grounding shielding pins for electromagnetic isolation, method of manufacturing the same, and wireless device comprising the same
DE112018000762T5 (de) * 2017-02-10 2019-12-19 Microchip Technology Inc. Erdungstechniken für rückseitig vorgespannte Halbleiterchips und verwandte Vorrichtungen, Systeme und Methoden
US10475770B2 (en) * 2017-02-28 2019-11-12 Amkor Technology, Inc. Semiconductor device having stacked dies and stacked pillars and method of manufacturing thereof
EP3410481A1 (en) * 2017-06-01 2018-12-05 HS Elektronik Systeme GmbH Power semiconductor chip module
CN109148397B (zh) * 2017-06-16 2023-02-28 日月光半导体制造股份有限公司 半导体装置封装
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10496777B1 (en) * 2017-11-17 2019-12-03 Xilinx, Inc. Physical synthesis for multi-die integrated circuit technology
KR102468765B1 (ko) * 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
CN109867257A (zh) 2017-12-04 2019-06-11 讯芯电子科技（中山）有限公司 芯片封装体与制造方法
KR102448248B1 (ko) * 2018-05-24 2022-09-27 삼성전자주식회사 Pop형 반도체 패키지 및 그 제조 방법
US10455707B1 (en) 2018-08-10 2019-10-22 Apple Inc. Connection pad for embedded components in PCB packaging
US10839125B1 (en) 2018-09-24 2020-11-17 Xilinx, Inc. Post-placement and post-routing physical synthesis for multi-die integrated circuits
US10937741B2 (en) 2018-11-16 2021-03-02 STATS ChipPAC Pte. Ltd. Molded laser package with electromagnetic interference shield and method of making
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11133199B2 (en) * 2019-08-14 2021-09-28 Texas Instruments Incorporated Mold heel crack problem reduction
US11621245B2 (en) 2020-06-03 2023-04-04 Micron Technology, Inc. Microelectronic device packages with EMI shielding, methods of fabricating and related electronic systems
US20220270997A1 (en) * 2021-02-22 2022-08-25 Mediatek Inc. Semiconductor package
US11791239B2 (en) 2021-03-16 2023-10-17 Google Llc Cooling heatshield for clamshell BGA rework
US11238206B1 (en) 2021-03-26 2022-02-01 Xilinx, Inc. Partition wire assignment for routing multi-partition circuit designs

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964099A (ja) * 1995-08-23 1997-03-07 Shinko Electric Ind Co Ltd 半導体装置及びその実装構造
JPH09162348A (ja) * 1995-12-12 1997-06-20 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JPH11243175A (ja) * 1998-02-25 1999-09-07 Rohm Co Ltd 複合半導体装置
JP2000294723A (ja) * 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 積層型半導体装置およびその製造方法

Family Cites Families (255)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US673750A (en) * 1900-05-22 1901-05-07 Ewart Mfg Company Drive-chain link.
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5446620A (en) 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
FR2670322B1 (fr) * 1990-12-05 1997-07-04 Matra Espace Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules
US5132773A (en) 1991-02-06 1992-07-21 Olin Corporation Carrier ring having first and second ring means with bonded surfaces
JPH04334034A (ja) 1991-05-09 1992-11-20 Fujitsu Ltd ワイヤボンディング方法
US5252783A (en) 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
FR2694840B1 (fr) 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
GB9304956D0 (en) * 1993-03-11 1993-04-28 British Aerospace Integrated circuits
US5340771A (en) 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US6194166B1 (en) * 1993-05-24 2001-02-27 Takara Shuzo Co., Ltd. Gene regulating aureobasidin sensitivity
US5362986A (en) 1993-08-19 1994-11-08 International Business Machines Corporation Vertical chip mount memory package with packaging substrate and memory chip pairs
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5444296A (en) 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
US5436203A (en) 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
MY112145A (en) 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JP2573809B2 (ja) * 1994-09-29 1997-01-22 九州日本電気株式会社 電子部品内蔵のマルチチップモジュール
US5652185A (en) * 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US5842628A (en) 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
US5874780A (en) 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5598033A (en) * 1995-10-16 1997-01-28 Advanced Micro Devices, Inc. Micro BGA stacking scheme
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JP2987101B2 (ja) * 1996-04-15 1999-12-06 株式会社ニッシン 半導体装置の接続方法並びに半導体装置の接続器
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US6075289A (en) 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US5872403A (en) 1997-01-02 1999-02-16 Lucent Technologies, Inc. Package for a power semiconductor die and power supply employing the same
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5898219A (en) 1997-04-02 1999-04-27 Intel Corporation Custom corner attach heat sink design for a plastic ball grid array integrated circuit package
JPH10294423A (ja) 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5982633A (en) * 1997-08-20 1999-11-09 Compaq Computer Corporation Opposed ball grid array mounting
JP3834426B2 (ja) 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
CA2218307C (en) * 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
US6131167A (en) * 1997-12-31 2000-10-10 Intel Corporation Method and apparatus to reduce power consumption on a bus
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6150724A (en) 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6034875A (en) 1998-06-17 2000-03-07 International Business Machines Corporation Cooling structure for electronic components
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
JP2000058691A (ja) 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
KR100302593B1 (ko) * 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
JP3512657B2 (ja) * 1998-12-22 2004-03-31 シャープ株式会社 半導体装置
US6201302B1 (en) 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
US6184659B1 (en) 1999-02-16 2001-02-06 Microchip Technology Incorporated Microcontroller with integral switch mode power supply controller
JP3685947B2 (ja) 1999-03-15 2005-08-24 新光電気工業株式会社 半導体装置及びその製造方法
US6258559B1 (en) * 1999-03-22 2001-07-10 Zymogenetics, Inc. Method for producing proteins in transformed Pichia
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
KR100319616B1 (ko) * 1999-04-17 2002-01-05 김영환 리드프레임 및 이를 이용한 버텀리드 반도체패키지
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
US6238949B1 (en) * 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
KR100333385B1 (ko) * 1999-06-29 2002-04-18 박종섭 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
JP3526788B2 (ja) 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP2001044358A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
SG87046A1 (en) 1999-08-17 2002-03-19 Micron Technology Inc Multi-chip module with stacked dice
US6424033B1 (en) * 1999-08-31 2002-07-23 Micron Technology, Inc. Chip package with grease heat sink and method of making
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP2001156212A (ja) 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP2001094045A (ja) 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
JP3485507B2 (ja) 1999-10-25 2004-01-13 沖電気工業株式会社 半導体装置
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6392896B1 (en) 1999-12-22 2002-05-21 International Business Machines Corporation Semiconductor package containing multiple memory units
US6376904B1 (en) 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
KR20010068614A (ko) * 2000-01-07 2001-07-23 박종섭 적층형 패키지
US20030082845A1 (en) * 2000-01-14 2003-05-01 Amkor Technology, Inc. Package for multiple integrated circuits and method of making
JP2001223326A (ja) 2000-02-09 2001-08-17 Hitachi Ltd 半導体装置
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
US6437446B1 (en) 2000-03-16 2002-08-20 Oki Electric Industry Co., Ltd. Semiconductor device having first and second chips
WO2001071806A1 (fr) 2000-03-21 2001-09-27 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
US6462421B1 (en) 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
JP2001308262A (ja) 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
KR100349126B1 (ko) * 2000-05-04 2002-08-17 삼성전기주식회사 형광등용 압전트랜스포머
JP3701542B2 (ja) * 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
US6258626B1 (en) 2000-07-06 2001-07-10 Advanced Semiconductor Engineering, Inc. Method of making stacked chip package
TW459361B (en) 2000-07-17 2001-10-11 Siliconware Precision Industries Co Ltd Three-dimensional multiple stacked-die packaging structure
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP2002040095A (ja) * 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
JP4361670B2 (ja) * 2000-08-02 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
US6593648B2 (en) 2000-08-31 2003-07-15 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board and electronic equipment
JP4570809B2 (ja) 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP3581086B2 (ja) * 2000-09-07 2004-10-27 松下電器産業株式会社 半導体装置
US6492726B1 (en) 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
KR100576902B1 (ko) 2000-10-02 2006-05-03 마츠시타 덴끼 산교 가부시키가이샤 카드형 기록 매체 및 그 제조 방법
JP2002118201A (ja) 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
TW459363B (en) * 2000-11-22 2001-10-11 Kingpak Tech Inc Integrated circuit stacking structure and the manufacturing method thereof
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6340846B1 (en) 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
US6777819B2 (en) 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
JP3619773B2 (ja) 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
RU2183884C1 (ru) 2000-12-21 2002-06-20 СИНЕРДЖЕСТИК КОМПЬЮТИНГ СИСТЕМС (СИКС) АпС Гибридный многоуровневый электронный модуль
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
US6734539B2 (en) 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
JP2002208656A (ja) 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
JP4586273B2 (ja) * 2001-01-15 2010-11-24 ソニー株式会社 半導体装置構造
TW554509B (en) 2001-01-19 2003-09-21 Advanced Semiconductor Eng Multi-chip module
JP3565334B2 (ja) 2001-01-25 2004-09-15 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
US6388313B1 (en) 2001-01-30 2002-05-14 Siliconware Precision Industries Co., Ltd. Multi-chip module
JP2002231885A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP4780844B2 (ja) 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
TW502408B (en) 2001-03-09 2002-09-11 Advanced Semiconductor Eng Chip with chamfer
JP2002280516A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体モジュール
US6404648B1 (en) * 2001-03-30 2002-06-11 Hewlett-Packard Co. Assembly and method for constructing a multi-die integrated circuit
US6441483B1 (en) 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
JP3839323B2 (ja) 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
US6400007B1 (en) 2001-04-16 2002-06-04 Kingpak Technology Inc. Stacked structure of semiconductor means and method for manufacturing the same
US6778390B2 (en) 2001-05-15 2004-08-17 Nvidia Corporation High-performance heat sink for printed circuit boards
JP2002359346A (ja) 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
US6881593B2 (en) * 2001-05-31 2005-04-19 The Johns Hopkins University Semiconductor die adapter and method of using
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
JP4790157B2 (ja) 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
EP1401020A4 (en) * 2001-06-07 2007-12-19 Renesas Tech Corp SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
JP2002373969A (ja) 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP2003007902A (ja) * 2001-06-21 2003-01-10 Shinko Electric Ind Co Ltd 電子部品の実装基板及び実装構造
US6562882B2 (en) * 2001-06-29 2003-05-13 Scott Harrison Soil formulation for resisting erosion
KR100407472B1 (ko) * 2001-06-29 2003-11-28 삼성전자주식회사 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법
JP3925615B2 (ja) * 2001-07-04 2007-06-06 ソニー株式会社 半導体モジュール
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
JP3649169B2 (ja) * 2001-08-08 2005-05-18 松下電器産業株式会社 半導体装置
KR100445073B1 (ko) * 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
US6548376B2 (en) * 2001-08-30 2003-04-15 Micron Technology, Inc. Methods of thinning microelectronic workpieces
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6784555B2 (en) * 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US6495912B1 (en) 2001-09-17 2002-12-17 Megic Corporation Structure of ceramic package with integrated passive devices
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6599779B2 (en) 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink
TW513791B (en) * 2001-09-26 2002-12-11 Orient Semiconductor Elect Ltd Modularized 3D stacked IC package
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6569709B2 (en) * 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
TW523887B (en) 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US6975025B2 (en) * 2001-12-03 2005-12-13 Intel Corporation Semiconductor chip package and method of manufacturing same
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US7332819B2 (en) 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US20030111716A1 (en) 2001-12-14 2003-06-19 Kazuaki Ano Wirebonded multichip module
US20030111720A1 (en) 2001-12-18 2003-06-19 Tan Lan Chu Stacked die semiconductor device
US20030113952A1 (en) * 2001-12-19 2003-06-19 Mahesh Sambasivam Underfill materials dispensed in a flip chip package by way of a through hole
TW523894B (en) 2001-12-24 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor device and its manufacturing method
JP2003197856A (ja) * 2001-12-28 2003-07-11 Oki Electric Ind Co Ltd 半導体装置
US20030134451A1 (en) 2002-01-14 2003-07-17 Picta Technology, Inc. Structure and process for packaging back-to-back chips
US7034388B2 (en) * 2002-01-25 2006-04-25 Advanced Semiconductor Engineering, Inc. Stack type flip-chip package
TWI268581B (en) 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
TWI255532B (en) 2002-02-05 2006-05-21 Siliconware Precision Industries Co Ltd Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US6635970B2 (en) 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
US7329895B2 (en) 2002-02-22 2008-02-12 Honeywell International Inc. Dual wavelength detector
US6903049B2 (en) * 2002-02-25 2005-06-07 General Electric Company Method and catalyst composition for producing aromatic carbonates using activating solvents
US6885093B2 (en) 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
US20030160311A1 (en) 2002-02-28 2003-08-28 Aminuddin Ismail Stacked die semiconductor device
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US6753613B2 (en) 2002-03-13 2004-06-22 Intel Corporation Stacked dice standoffs
JP2003273317A (ja) 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
JP2003298002A (ja) 2002-04-02 2003-10-17 Mitsubishi Electric Corp 半導体モジュール
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6867500B2 (en) 2002-04-08 2005-03-15 Micron Technology, Inc. Multi-chip module and methods
US6838671B2 (en) * 2002-04-12 2005-01-04 Northrop Grumman Corporation Device and method for the detection of buried objects
US6979904B2 (en) 2002-04-19 2005-12-27 Micron Technology, Inc. Integrated circuit package having reduced interconnects
US6774471B2 (en) 2002-04-30 2004-08-10 Intel Corporation Protected bond fingers
JP3550391B2 (ja) * 2002-05-15 2004-08-04 沖電気工業株式会社 半導体装置及びその製造方法
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US6737738B2 (en) * 2002-07-16 2004-05-18 Kingston Technology Corporation Multi-level package for a memory module
KR100442880B1 (ko) 2002-07-24 2004-08-02 삼성전자주식회사 적층형 반도체 모듈 및 그 제조방법
US7132311B2 (en) 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US6762472B2 (en) * 2002-08-30 2004-07-13 Agilent Technologies, Inc. Signal communication structures
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US6838761B2 (en) 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US7045887B2 (en) * 2002-10-08 2006-05-16 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
KR100891538B1 (ko) 2003-03-31 2009-04-06 주식회사 하이닉스반도체 칩 스택 패키지
TW576549U (en) * 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
TWI225292B (en) * 2003-04-23 2004-12-11 Advanced Semiconductor Eng Multi-chips stacked package
US6818980B1 (en) * 2003-05-07 2004-11-16 Asat Ltd. Stacked semiconductor package and method of manufacturing the same
TWI299551B (en) * 2003-06-25 2008-08-01 Via Tech Inc Quad flat no-lead type chip carrier
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
JP2005183923A (ja) * 2003-11-28 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20060138631A1 (en) * 2003-12-31 2006-06-29 Advanced Semiconductor Engineering, Inc. Multi-chip package structure
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US20060043556A1 (en) * 2004-08-25 2006-03-02 Chao-Yuan Su Stacked packaging methods and structures
US7080877B1 (en) 2004-10-29 2006-07-25 Maxchief Investments, Ltd Folding chair with sliding leg structure
US7745918B1 (en) * 2004-11-24 2010-06-29 Amkor Technology, Inc. Package in package (PiP)
US7172454B2 (en) * 2004-12-30 2007-02-06 Nokia Corporation Electronic component assembly
US7279785B2 (en) * 2005-02-14 2007-10-09 Stats Chippac Ltd. Stacked die package system
US7372141B2 (en) * 2005-03-31 2008-05-13 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
TWI442520B (zh) * 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
US8124459B2 (en) * 2005-04-23 2012-02-28 Stats Chippac Ltd. Bump chip carrier semiconductor package system
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US9129826B2 (en) * 2005-05-31 2015-09-08 Stats Chippac Ltd. Epoxy bump for overhang die
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
US7456088B2 (en) * 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US8410594B2 (en) * 2006-01-11 2013-04-02 Stats Chippac Ltd. Inter-stacking module system
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US7435619B2 (en) * 2006-02-14 2008-10-14 Stats Chippac Ltd. Method of fabricating a 3-D package stacking system
US8120156B2 (en) * 2006-02-17 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with die on base package
US7981702B2 (en) * 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
US7986043B2 (en) * 2006-03-08 2011-07-26 Stats Chippac Ltd. Integrated circuit package on package system
US7993939B2 (en) * 2006-07-21 2011-08-09 Stats Chippac Ltd. Integrated circuit package system with laminate base
US7537962B2 (en) * 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system
TWI334215B (en) * 2007-01-26 2010-12-01 Advanced Semiconductor Eng Semiconductor package having electromagnetic shielding cap
US8409920B2 (en) * 2007-04-23 2013-04-02 Stats Chippac Ltd. Integrated circuit package system for package stacking and method of manufacture therefor
US8050047B2 (en) * 2007-07-12 2011-11-01 Stats Chippac Ltd. Integrated circuit package system with flexible substrate and recessed package
US8031475B2 (en) * 2007-07-12 2011-10-04 Stats Chippac, Ltd. Integrated circuit package system with flexible substrate and mounded package
US8188586B2 (en) * 2007-11-01 2012-05-29 Stats Chippac Ltd. Mountable integrated circuit package system with mounting interconnects
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
US8026582B2 (en) * 2008-02-04 2011-09-27 Stats Chippac Ltd. Integrated circuit package system with internal stacking module adhesive
US8189344B2 (en) * 2008-06-09 2012-05-29 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8278141B2 (en) * 2008-06-11 2012-10-02 Stats Chippac Ltd. Integrated circuit package system with internal stacking module
US7871861B2 (en) * 2008-06-25 2011-01-18 Stats Chippac Ltd. Stacked integrated circuit package system with intra-stack encapsulation
US7982298B1 (en) * 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) * 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8058715B1 (en) * 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
KR101534680B1 (ko) * 2009-02-23 2015-07-07 삼성전자주식회사 적층형 반도체 패키지
KR101013563B1 (ko) * 2009-02-25 2011-02-14 주식회사 하이닉스반도체 스택 패키지
US8334171B2 (en) * 2009-12-02 2012-12-18 Stats Chippac Ltd. Package system with a shielded inverted internal stacking module and method of manufacture thereof
US8314486B2 (en) * 2010-02-23 2012-11-20 Stats Chippac Ltd. Integrated circuit packaging system with shield and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964099A (ja) * 1995-08-23 1997-03-07 Shinko Electric Ind Co Ltd 半導体装置及びその実装構造
JPH09162348A (ja) * 1995-12-12 1997-06-20 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JPH11243175A (ja) * 1998-02-25 1999-09-07 Rohm Co Ltd 複合半導体装置
JP2000294723A (ja) * 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 積層型半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019568A (ja) * 2003-06-24 2005-01-20 Fujitsu Ltd 積層型半導体装置
JP2009176763A (ja) * 2008-01-21 2009-08-06 Elpida Memory Inc 半導体装置およびこれを有する半導体モジュール
JP2013219183A (ja) * 2012-04-09 2013-10-24 Canon Inc 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
JP2015012170A (ja) * 2013-06-28 2015-01-19 キヤノン株式会社 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
JP2018503929A (ja) * 2014-11-21 2018-02-08 マイクロン テクノロジー， インク． メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法
JP2020010016A (ja) * 2018-07-10 2020-01-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ
JP7269091B2 (ja) 2018-07-10 2023-05-08 三星電子株式会社 半導体パッケージ

Also Published As

Publication number Publication date
US20060141668A1 (en) 2006-06-29
US7687313B2 (en) 2010-03-30
US7351610B2 (en) 2008-04-01
TWI322448B (en) 2010-03-21
US7049691B2 (en) 2006-05-23
US7163842B2 (en) 2007-01-16
TW200416787A (en) 2004-09-01
US20040124518A1 (en) 2004-07-01
US20070114648A1 (en) 2007-05-24
WO2004034433A2 (en) 2004-04-22
US7061088B2 (en) 2006-06-13
US20080171402A1 (en) 2008-07-17
US6906416B2 (en) 2005-06-14
US20040113275A1 (en) 2004-06-17
US7364946B2 (en) 2008-04-29
US20070117267A1 (en) 2007-05-24
US7494847B2 (en) 2009-02-24
US20060172461A1 (en) 2006-08-03
US20040113255A1 (en) 2004-06-17
US20040113253A1 (en) 2004-06-17
US20070111388A1 (en) 2007-05-17
US7053477B2 (en) 2006-05-30
US20040113254A1 (en) 2004-06-17
US7057269B2 (en) 2006-06-06
US7045887B2 (en) 2006-05-16
US20050148113A1 (en) 2005-07-07
US20060138649A1 (en) 2006-06-29
US7288434B2 (en) 2007-10-30
AU2003298595A8 (en) 2004-05-04
US7358115B2 (en) 2008-04-15
US20040119152A1 (en) 2004-06-24
EP1556895A4 (en) 2009-12-30
US20080020512A1 (en) 2008-01-24
US7247519B2 (en) 2007-07-24
US7166494B2 (en) 2007-01-23
US20060172462A1 (en) 2006-08-03
WO2004034433A3 (en) 2004-08-26
US6933598B2 (en) 2005-08-23
KR20050074961A (ko) 2005-07-19
US20060158295A1 (en) 2006-07-20
AU2003298595A1 (en) 2004-05-04
US20040119153A1 (en) 2004-06-24
US7169642B2 (en) 2007-01-30
US20060172459A1 (en) 2006-08-03
EP1556895A2 (en) 2005-07-27
US7101731B2 (en) 2006-09-05

Similar Documents

Publication Publication Date Title
JP2006502596A (ja) 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
JP5856103B2 (ja) 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061010

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100625

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100819

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100917