DE10142120A1 - Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung

Info

Publication number
DE10142120A1
DE10142120A1 DE10142120A DE10142120A DE10142120A1 DE 10142120 A1 DE10142120 A1 DE 10142120A1 DE 10142120 A DE10142120 A DE 10142120A DE 10142120 A DE10142120 A DE 10142120A DE 10142120 A1 DE10142120 A1 DE 10142120A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
electronic component
carrier substrate
chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10142120A
Other languages
English (en)
Inventor
Bernd Goller
Robert-Christian Hagen
Gerald Ofner
Christian Stuempfl
Josef Thumbs
Stefan Wein
Holger Woerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10142120A priority Critical patent/DE10142120A1/de
Priority to US10/231,881 priority patent/US6710455B2/en
Publication of DE10142120A1 publication Critical patent/DE10142120A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (2) mit wenigstens zwei Halbleiterchips (4, 6), die auf einem Trägersubstrat (8) angeordnet sind. Aktive Chipoberflächen (41; 61) der Halbleiterchips weisen jeweils Zentralkontaktflächen (42, 62) auf, auf denen jeweils Lötkontaktflächen (43, 63) ausgebildet sind, die einander gegenüberliegen. Diese sind jeweils elektrisch leitend mit einem zwischen den Halbleiterchips angeordneten und Umverdrahtungen von diesen zum Trägersubstrat herstellenden Zwischenträger (10) verbunden. Beschrieben ist weiterhin ein Verfahren zur Herstellung des Bauteils.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie ein Verfahren zu seiner Herstellung gemäß den unabhängigen Ansprüchen.
  • Bei vielen elektronischen Bauteilen werden ein erster Halbleiterchipbaustein, beispielsweise ein Logikbaustein, und ein zweiter Halbleiterbaustein, beispielsweise ein Speicherbaustein benötigt. Um auf einer Leiterplatte Platz zu sparen, ist es sinnvoll, beide Halbleiterchipbausteine in einem gemeinsamen Gehäuse mit möglichst geringem Raumbedarf unterzubringen. Nun hat typischerweise ein Logikbaustein eine quadratische Grundfläche und ein Speicherbaustein eine rechteckige Grundfläche, so dass bei übereinander angeordneten Halbleiterchipbausteinen, wie bei einem bekannten Chip-on-Chip Aufbau, sich die Bondkontaktflächen teilweise überdecken. Eine Lösung dieses Problems besteht darin, die beiden Halbleiterchipbausteine in einem gemeinsamen Gehäuse nebeneinander anzuordnen, was einen erheblichen Platzbedarf verursacht. Bei einer alternativen Lösung werden die beiden Halbleiterchipbausteine in ein Leadframe-Gehäuse montiert, was eine umständliche und schwierige Montage nach sich zieht, weil die Bauteile mehrfach gewendet werden müssen und die Bonddrähte dabei teilweise offen liegen. Es wird auch noch ein weiteres Prinzip angewendet, bei dem die Halbleiterchipbausteine in verschiedene Gehäuse montiert werden, die dann übereinander angeordnet werden. Auch dies ist jedoch ein aufwendiges und kostenintensives Verfahren, das außerdem zu großer Einbauhöhe des derartigen elektronischen Bauteils führt.
  • Aus der japanischen Offenlegungsschrift JP 08250651-A ist eine Halbleiteranordnung bekannt, bei der in durch eine Zwischenwand getrennten Räumen zwei Halbleiterchipbausteine übereinander angeordnet sind. Beide Halbleiterchipbausteine sind mittels Bonddrähten über Leiterbahnen mit Außenkontakten verbunden. Diese bekannte Halbleiteranordnung beansprucht ein relativ großes Bauteilvolumen und ist umständlich und aufwendig in der Herstellung.
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil zu schaffen, das einfach aufgebaut und wirtschaftlich herstellbar ist und das einen geringen Raum beansprucht, um die Nachteile des Standes der Technik zu überwinden.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß weist ein elektronisches Bauteil wenigstens einen ersten Halbleiterchip und wenigstens einen zweiten Halbleiterchip sowie ein Trägersubstrat zur Aufnahme der Halbleiterchips auf.
  • Der erste Halbleiterchip ist mit einer ersten passiven Rückseite auf einer Oberseite des Trägersubstrats befestigt. Der zweite Halbleiterchip ist mit einer zweiten passiven Rückseite über eine Stapelschicht auf einer ersten aktiven Chipoberfläche des ersten Halbleiterchips befestigt. Zudem sind erster Halbleiterchip und zweiter Halbleiterchip jeweils mittels erster bzw. zweiter Bondverbindungen elektrisch leitend mit der Oberseite des Trägersubstrats verbunden.
  • Das erfindungsgemäße elektronische Bauteil hat den Vorteil, dass aufgrund der aneinandergefügten Halbleiterchips zwei Halbleiterchipbausteine mit unterschiedlichen äußeren Abmessungen in äußerst raumsparender Weise in einem gemeinsamen Gehäuse untergebracht werden können. Somit ist es möglich, einen rechteckigen Halbleiterchip mit einem quadratischen Halbleiterchip zu stapeln und umgekehrt, wobei sich die Halbleiterchips nur teilweise überlappen und beide Halbleiterchips jeweils Bereiche aufweisen, die über die Überlappung hinausragen. Für derart unterschiedliche äußere Abmessungen liefert der Stand der Technik keine brauchbare Lösung.
  • Eine erfindungsgemäße Ausführungsform sieht vor, dass erster Halbleiterchip und zweiter Halbleiterchip jeweils mittels erster bzw. zweiter Bonddrähte elektrisch leitend mit Kontaktanschlussflächen auf der Oberseite des Trägersubstrats verbunden sind. Die Stapelschicht zwischen den beiden Halbleiterchips ermöglicht es, den ersten Halbleiterchip mittels Bonddrähten mit dem Trägersubstrat zu verbinden, bevor der zweite Halbleiterchip montiert wird. Dabei weist die Stapelschicht eine Höhe auf, die einen Mindestabstand zwischen Bonddrähten und zweitem Halbleiterchip sicherstellt. Diese Ausführungsform weist den Vorteil einer sehr kompakten Bauweise auf, die zudem einfach herstellbar ist.
  • Bei einer weiteren Ausführungsform der Erfindung weist der erste Halbleiterchip eine ersten Stapelfläche auf seiner ersten aktiven Chipoberfläche auf. Diese erste Stapelfläche ist über die Stapelschicht mit einer zweiten Stapelfläche auf der zweiten passiven Rückseite des zweiten Halbleiterchips flächig verbunden. Diese Ausführungsform der Erfindung weist die Möglichkeit einer exakt definierten räumlichen Zuordnung der aufeinander gestapelten Halbleiterchips auf und ermöglicht so die elektrische Verbindung jedes Halbleiterchips mit dem Trägersubstrat, ohne dass die Bonddrähte durch den später montierten Halbleiterchip beschädigt oder zusammengedrückt werden können.
  • Eine bevorzugte Ausführungsform der Erfindung sieht vor, dass die Stapelschicht eine Klebeschicht mit darin eingelagerten Partikeln umfasst. Die Partikel können beispielsweise aus Keramikpulver bestehen und können für einen definierten Abstand der beiden Halbleiterchips zueinander, d. h. für eine definierte Höhe der Stapelschicht sorgen.
  • Eine alternative Ausführungsform der Erfindung sieht vor, dass die Stapelschicht eine Klebeschicht sowie einen die Klebeschicht umrahmenden Kleberrahmen umfasst. Hierbei sorgt der Kleberrahmen für eine definierte Höhe der Stapelschicht und somit für einen definierten Abstand der Halbleiterchips voneinander.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist das Trägersubstrat an einer den Halbleiterchips abgewandten Unterseite mit Außenkontakten versehen, die beispielsweise als Kontakthöcker zur Flip-Chip-Montage ausgeführt sein können. Dies ermöglicht eine schnelle und kostengünstige Weiterverarbeitung des elektronischen Bauteils, das auf einfache Weise auf eine Leiterplatte gesetzt und mit dieser verlötet werden kann.
  • Eine Weiterbildung sieht vor, dass das Trägersubstrat als Umverdrahtungsplatte ausgestaltet ist. Im Trägersubstrat kann ggf. auch eine dreidimensionale Umverdrahtungsstruktur enthalten sein, die zu sehr kompakten Abmessungen des erfindungsgemäßen elektronischen Bauteils führt.
  • Der Vorteil eines gemäß der Erfindung aufgebauten und hergestellten elektronischen Bauteils besteht darin, dass ein eine rechteckige Form aufweisender Speicherbaustein und ein eine quadratische Form aufweisender Logikbaustein auf kleinem Raum miteinander zuverlässig elektrischen verbunden werden können.
  • Ein das Trägersubstrat bedeckendes und die Halbleiterchips umschließendes Gehäuse kann äußerst flach und damit sehr kompakt ausgeführt sein.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Bauteils gemäß einer der zuvor beschriebenen Ausführungsformen weist folgende Verfahrensschritte auf: Es wird ein ersten Halbleiterchip mit einer ersten Stapelfläche auf einer ersten aktiven Chipoberfläche bereitgestellt. Es wird ein zweiter Halbleiterchip mit einer zweiten Stapelfläche auf einer zweiten passiven Rückseite bereitgestellt. Es wird zudem ein Trägersubstrat bereitgestellt, das wenigstens eine Auflagefläche sowie Kontaktanschlussflächen auf einer Oberseite aufweist.
  • Es wird der erste Halbleiterchip mit seiner ersten passiven Rückseite auf der Auflagefläche des Trägersubstrats mittels einer Leitklebeschicht oder Lötschicht befestigt. Zwischen ersten Kontaktflächen auf der ersten aktiven Chipoberfläche des ersten Halbleiterchips und Kontaktanschlussflächen auf dem Trägersubstrat werden erste Bondverbindungen mittels erster Bonddrähte hergestellt. Die Kontaktanschlussflächen auf der Oberseite des Trägersubstrats sind mit Außenkontaktflächen an einer Unterseite des Trägersubstrats elektrisch leitend verbunden.
  • Es wird danach eine Stapelschicht auf der ersten Stapelfläche auf der ersten aktiven Chipoberfläche des ersten Halbleiterchips aufgebracht, wonach der zweite Halbleiterchip mit einer zweiten Stapelfläche auf seiner zweiten passiven Rückseite auf diese Stapelschicht aufgebracht wird. Es werden anschließend zweite Bondverbindungen zwischen zweiten Kontaktflächen auf der zweiten aktiven Chipoberfläche des zweiten Halbleiterchips und Kontaktanschlussflächen auf dem Trägersubstrat mittels zweiter Bonddrähte hergestellt, wonach schließlich das elektronische Bauteil in einem Gehäuse vergossen wird.
  • Dieses Verfahren zur Herstellung des erfindungsgemäßen elektronischen Bauteils hat den Vorteil, dass es sehr kurze Herstellungszeiten aufweist und zudem zu sehr kompakten Bauteilen führt. Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens wird die Stapelschicht mit einer solchen Höhe auf dem ersten Halbleiterchip aufgebracht, dass dabei die ersten Bonddrähte überragt werden. Auf diese Weise ist sichergestellt, dass die ersten Bonddrähte nicht von einem Abschnitt des zweiten Halbleiterchips berührt werden können, der den ersten Halbleiterchip überragt.
  • Eine weitere Ausführungsform des erfindungsgemäßen Verfahrens sieht vor, dass die Stapelschicht als Klebeschicht mit darin eingelagerten Partikeln aufgebracht wird, was den Vorteil einer damit einstellbaren exakten Höhe der Stapelschicht aufweist.
  • Gemäß einer alternativen Durchführungsform des Verfahrens kann die Stapelschicht als Klebeschicht sowie als einen diese umgebenden Kleberrahmen ausgeführt sein, der auf den ersten Halbleiterchip aufgebracht wird und auf dem anschließend der zweite Halbleiterchip aufgebracht wird.
  • Durch das Aufkleben des Speicherbausteins mit Zwischenabstand (Kleberhöhe bzw. Abstandchip) ist es möglich, beide Bauteil übereinander zu platzieren und sie trotz teilweise Überdeckung der Bondpads noch zu kontaktieren, ohne hierzu eine Umverdrahtung einsetzen zu müssen. Die gesamte Bauteilhöhe kann durch das Festlegen der Kleberhöhe bzw. des Abstandchips (Wirebonddrahthöhe + Sicherheitstoleranz) auf dem Logikbaustein geringgehalten werden. Das Drahtbonden erfolgt genau so wie das Kleben in zwei Durchläufen, wodurch das Drahtbonden von Chip zu Chip bzw. vom Chip zum Substrat ohne eine vom Standard abweichende Technologie ermöglicht ist. Die geringe Einbauhöhe wird dadurch ermöglicht, dass die Drahtbonds des Logikbausteins teilweise unter dem Speicherbaustein liegen. Der ausgehärtete Kleberrahmen dient als Abstandsmedium und die im Kleber ggf. eingebrachten Füllstoffpartikel aus Keramik oder dergleichen dienen als Abstandsmedium.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • Fig. 1 zeigt eine schematische Draufsicht auf einen ersten Halbleiterchip.
  • Fig. 2 zeigt eine schematische Draufsicht auf einen zweiten Halbleiterchip.
  • Fig. 3 zeigt eine schematische Draufsicht auf ein erfindungsgemäßes elektronisches Bauteil,
  • Fig. 4 zeigt eine schematische Schnittansicht des elektronischen Bauteils 2,
  • Fig. 5 zeigt einen Detailschnitt des elektronischen Bauteils 2,
  • Fig. 6 zeigt in einem Detailschnitt des elektronischen Bauteils eine alternative Ausführungsform der Erfindung.
  • Fig. 1 zeigt eine schematische Draufsicht auf einen ersten Halbleiterchip 4, der auf einer ersten aktiven Chipoberfläche 41 mit mehreren ersten Kontaktflächen 42 sowie mit einer ersten Stapelfläche 44 versehen ist. Der erste Halbleiterchip 4 weist eine quadratische Grundfläche auf. Die ersten Kontaktflächen 42 sind jeweils in Randbereichen auf der ersten aktiven Chipoberfläche 41 vorgesehen. Ein kleinerer Bereich ist jeweils beabstandet vom äußeren Rand und bildet eine erste Stapelfläche 44.
  • Fig. 2 zeigt in schematischer Draufsicht einen zweiten Halbleiterchip 6, der ebenfalls an seinen Randseiten der zweiten aktiven Chipoberfläche 61 jeweils mit zweiten Kontaktflächen 62 versehen ist. Der zweite Halbleiterchip 6 weist einen Bereich auf einer zweiten passiven Rückseite 63 auf, der kleiner ist als diese passive Rückseite. Diese Fläche, die als gestrichelt gezeichnetes Viereck angedeutet ist, bildet eine zweite Stapelfläche 64. Die erste Stapelfläche 44 und die zweite Stapelfläche 64 sind vorzugsweise jeweils mittig auf der ersten aktiven Chipoberfläche 41 bzw. auf der zweiten passiven Rückseite 63 angeordnet und sind vorzugsweise in ihren Abmessungen gleich, so dass sie deckungsgleich übereinander zum Liegen gebracht werden können.
  • Fig. 3 zeigt in einer weiteren schematischen Draufsicht ein erfindungsgemäßes elektronisches Bauteil 2, das einen ersten Halbleiterchip 4, einen zweiten Halbleiterchip 6 sowie ein Trägersubstrat 8 umfasst. Mittig auf dem flachen Trägersubstrat 8 ist der erste Halbleiterchip 4 und darüber wiederum der zweite Halbleiterchip 6 aufgebracht. Eine Oberseite 81 des Trägersubstrats 8, die erste aktive Chipoberfläche 41 sowie die zweite aktive Chipoberfläche 61 weisen dabei jeweils zum Betrachter hin. Von den ersten Kontaktflächen 42 des ersten Halbleiterchips 4 zu Kontaktanschlussflächen 83 auf der Oberseite 81 des Trägersubstrats 8 führen eine Vielzahl von ersten Bonddrähten 101. Von den zweiten Kontaktflächen 62 des zweiten Halbleiterchips 6 führen eine Vielzahl von zweiten Bonddrähten 102 zu Kontaktanschlussflächen 83 auf dem Trägersubstrat.
  • Fig. 4 zeigt eine schematische Schnittansicht des elektronischen Bauteils 2. Erkennbar sind die über eine Stapelschicht 12 voneinander getrennten Halbleiterchips 4, 6. Erkennbar sind zudem Außenkontakte 85 an einer Unterseite 82 des flachen Trägersubstrats 8, die im gezeigten Ausführungsbeispiel als Kontakthöcker 20 (z. B. als Lotkugeln) ausgeführt sind. Es ist weiterhin erkennbar, dass der zweite Halbleiterchip 6 den ersten Halbleiterchip 4 in der dargestellten Ansicht in Randbereichen überragt, und dass ein Abstand von den ersten Bonddrähten 101 zur zweiten passiven Rückseite 63 des zweiten Halbleiterchips 6 vorgesehen ist. Die beiden Halbleiterchips 4, 6 sowie die Oberseite 81 des Trägersubstrats 8 sind von einem Gehäuse 22 bedeckt, das beispielsweise ein Kunststoffgehäuse sein kann, das mittels Transfermolding oder mittels Spritzgusstechnik hergestellt ist.
  • Fig. 5 zeigt weiterhin einen Detailschnitt des elektronischen Bauteils 2, bei dem die Stapelschicht 12 als Klebeschicht 14 mit darin eingelagerten Partikel 18 ausgeführt ist. Die Partikel 18 können beispielsweise aus Keramikpulver bestehen und sorgen in diesem Fall für einen definierten Abstand der beiden Halbleiterchips 4, 6 zueinander, da die Partikel 18 jeweils an zweite bzw. dritte Haftschichten 26, 28 stoßen, die auf die erste Stapelfläche bzw. auf die zweite Stapelfläche 64 aufgebracht sind.
  • Der erste Halbleiterchip 4 ist mit seiner ersten passiven Rückseite 43 auf der Oberseite 81 des Trägersubstrats 8 befestigt. Als Verbindung dient eine erste Haftschicht 24, die beispielsweise aus Epoxidharz oder dergleichen besteht und die gesamte Rückseite des Chips bedeckt. Die erste Stapelfläche 44 auf der ersten aktiven Chipoberfläche 41 des ersten Halbleiterchips 4 ist mit der zweiten Haftschicht 26 bedeckt, die beispielsweise ebenfalls Epoxidharz aufweist. Die zweite Stapelfläche 64 auf der zweiten passiven Rückseite 63 des zweiten Halbleiterchips 6 ist mit der dritten Haftschicht 28 bedeckt, die beispielsweise wiederum Epoxidharz aufweisen kann. Zwischen erster und zweiter Stapelfläche 44, 64 bzw. zwischen zweiter und dritter Haftschicht 26, 28 befindet sich die Klebeschicht 14 mit den darin eingelagerten und weitgehend gleichmäßig verteilten Partikeln 18.
  • Fig. 6 zeigt in einem Detailschnitt des elektronischen Bauteils eine alternative Ausführungsform der Erfindung, bei der die Stapelschicht 12 als Klebeschicht 14 sowie einen diese Klebeschicht 14 umgebenden Kleberrahmen 16 ausgeführt ist. Hierbei bildet der Kleberrahmen 16, auf dem im ausgehärteten Zustand der zweite Halbleiterchip 6 aufgesetzt werden kann, den definierten Abstand der beiden Halbleiterchips 4, 6 zueinander.
  • Der Kleberahmen 16 bildet vorzugsweise den äußeren Rand der ersten bzw. der zweiten Stapelfläche 44, 64.
  • Wie anhand der Fig. 4 bis 6 deutlich wird, sind die von den ersten Kontaktflächen 42 zu Kontaktanschlußflächen 83 führenden ersten Bonddrähte 101 leicht beabstandet von der zweiten passiven Rückseite 63 des zweiten Halbleiterchips 6.
  • Die zweiten Bonddrähte 102 verlaufen in parallelem Bogen zu den ersten Bonddrähten 101 von den zweiten Kontaktflächen 62 zu weiter außen liegenden Kontaktanschlußflächen 83.
  • Die Oberseite 81 des Trägersubstrats 8 und damit die Halbleiterchips 4, 6 sowie die Bonddrähte 101, 102 sind von einem Gehäuse 22 aus Kunststoff bedeckt.
  • Die Unterseite 82 des Trägersubstrats 8 weist eine Vielzahl von Außenkontaktflächen 84 auf, die mit den Kontaktanschlußflächen 83 in elektrisch leitender Verbindung stehen. Gegebenenfalls kann das Trägersubstrat 8 als Umverdrahtungsplatte mit einer dreidimensionalen Umverdrahtungsstruktur ausgebildet sein. Auf die Außenkontaktflächen 84 sind jeweils Außenkontakte 85 aufgebracht, die hier als Kontakthöcker 20 (bzw. Lotkugeln) dargestellt sind.
  • Anhand der Fig. 1 bis 6 wird nachfolgend ein erfindungsgemäßes Verfahren zur Herstellung des elektronischen Bauteils 2 erläutert.
  • Es wird ein erster Halbleiterchip 4 mit einer ersten Stapelfläche 44 auf einer ersten aktiven Chipoberfläche 41 bereitgestellt (vgl. Fig. 1). Es wird zudem ein zweiter Halbleiterchip 6 mit einer zweiten Stapelfläche 64 auf einer zweiten passiven Rückseite 61 bereitgestellt (vgl. Fig. 2). Beide Halbleiterchips sind jeweils mit Kontaktflächen auf ihren aktiven Seiten versehen.
  • Der erste Halbleiterchip 4, der beispielsweise ein Logikbaustein mit quadratischer Außenkontur sein kann, wird mit seiner ersten passiven Rückseite 43 auf einer Auflagefläche 86 auf der Oberseite 81 eines flachen Trägersubstrats 8 befestigt.
  • Diese Befestigung erfolgt über eine erste Haftschicht 24, die beispielsweise als Leitklebeschicht, als Epoxidschicht oder als Lötschicht ausgeführt sein kann.
  • Danach werden erste Bondverbindungen zwischen den ersten Kontaktflächen 42 auf der ersten aktiven Chipoberfläche 41 des ersten Halbleiterchips 4 und Kontaktanschlußflächen 83 auf dem Trägersubstrat 8 mittels erster Bonddrähte 101 hergestellt. Auf einer die erste Stapelfläche 44 bedeckende zweite Haftschicht 26, die beispielsweise Epoxidharz aufweisen kann, wird eine Stapelschicht 12 aufgebracht, die eine solche Höhe aufweist, daß die ersten Bonddrähte 101 zuverlässig überragt werden. Die Stapelschicht 12 kann beispielsweise als Klebeschicht 14 mit darin eingelagerten Partikeln 18 (vgl. Fig. 5) oder auch als weitgehend homogene Klebeschicht 14 mit einem diese umgebenden Kleberahmen 16 (vgl. Fig. 6) angefüllt sein.
  • Auf die Stapelschicht 12 wird ein zweiter Halbleiterchip 6 mit seiner zweiten Stapelfläche 64 aufgesetzt. Diese befindet sich auf seiner zweiten passiven Rückseite 63. Dazwischen kann gegebenenfalls eine weitere, dritte Haftschicht 28 aus Epoxidharz oder dergleichen vorgesehen sein.
  • Der zweite den ersten Halbleiterchip 4 zumindest teilweise überragende Halbleiterchip 6 weist eine rechteckförmige Außenkontur auf und kann beispielsweise ein Speicherbaustein sein.
  • Zwischen zweiten Kontaktflächen 62 auf der zweiten aktiven Chipoberfläche 61 des zweiten Halbleiterchips 6 und weiteren Kontaktanschlußflächen 83 auf der Oberseite 81 des Trägersubstrats werden zweite Bondverbindungen mittels zweiter Bonddrähte hergestellt.
  • Schließlich wird das elektronische Bauteil in einem Gehäuse 22 vergossen, das zumindest die Oberseite 81 des Trägersubstrats 8 sowie die Halbleiterchips 4, 6 und die Bonddrähte 101, 102 bedeckt. Bezugszeichenliste 2 Elektronisches Bauteil
    4 erster Halbleiterchip
    41 erste aktive Chipoberfläche
    42 erste Kontaktfläche
    43 erste passive Rückseite
    44 erste Stapelfläche
    6 zweiter Halbleiterchip
    61 zweite aktive Chipoberfläche
    62 zweite Kontaktfläche
    63 zweite passive Rückseite
    64 zweite Stapelfläche
    8 Trägersubstrat
    81 Oberseite
    82 Unterseite
    83 Kontaktanschlussfläche
    84 Außenkontaktfläche
    85 Außenkontakt (hier: = Kontakthöcker 20)
    86 Auflagefläche
    10 Bonddraht
    101 erster Bonddraht
    102 zweiter Bonddraht
    12 Stapelschicht
    14 Klebeschicht
    16 Kleberrahmen
    18 Partikel
    20 Kontakthöcker
    22 Gehäuse
    24 erste Haftschicht
    26 zweite Haftschicht
    28 dritte Haftschicht

Claims (17)

1. Elektronisches Bauteil (2) mit wenigstens einem ersten Halbleiterchip (4) und mit wenigstens einem zweiten Halbleiterchip (6) sowie einem Trägersubstrat (8) zur Aufnahme der Halbleiterchips (4; 6), wobei der erste Halbleiterchip (4) mit einer ersten passiven Rückseite (43) auf einer Oberseite (81) des Trägersubstrats (8) befestigt ist, wobei der zweite Halbleiterchip (6) mit einer zweiten passiven Rückseite (63) über eine Stapelschicht (12) auf einer ersten aktiven Chipoberfläche (41) des ersten Halbleiterchips (4) befestigt ist und wobei erster Halbleiterchip (4) und zweiter Halbleiterchip (6) jeweils mittels erster bzw. zweiter Bondverbindungen elektrisch leitend mit der Oberseite (81) des Trägersubstrats (8) verbunden sind.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass erster Halbleiterchip (4) und zweiter Halbleiterchip (6) jeweils mittels erster bzw. zweiter Bonddrähte (101 bzw. 102) elektrisch leitend mit Kontaktanschlussflächen (83) auf der Oberseite (81) des Trägersubstrats (8) verbunden sind.
3. Elektronisches Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste Halbleiterchip (4) eine erste Stapelfläche (44) auf seiner ersten aktiven Chipoberfläche (41) aufweist, die über die Stapelschicht (12) mit einer zweiten Stapelfläche (64) auf der zweiten passiven Rückseite (63) des zweiten Halbleiterchips (6) flächig verbunden ist.
4. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Stapelschicht (12) eine Klebeschicht (14) mit darin eingelagerten Partikeln (18) umfasst.
5. Elektronisches Bauteil nach Anspruch 4, dadurch gekennzeichnet, dass die Partikel (18) eine definierte Größe aufweisen und eine definierte Dicke der Stapelschicht (12) bewirken.
6. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Stapelschicht (12) eine Klebeschicht (14) sowie einen die Klebeschicht (14) umrahmenden Kleberrahmen (16) umfasst.
7. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Kleberrahmen (16) eine definierte Höhe aufweist und eine definierte Dicke der Stapelschicht (12) bewirkt.
8. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (8) an einer den Halbleiterchips (4, 6) abgewandten Unterseite (83) mit Außenkontaktflächen (84) sowie mit Außenkontakten (85) bzw. mit Kontakthöckern (20) zur Flip-Chip-Montage versehen ist.
9. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (8) eine Umverdrahtungsplatte ist.
10. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der erste Halbleiterchip (4) eine quadratische Form aufweist und ein Logikbaustein ist.
11. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Halbleiterchip (6) eine rechteckige Form aufweist und ein Speicherbaustein ist.
12. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der erste (4) und der zweite Halbleiterchip (6) in einem Gehäuse untergebracht sind.
13. Verfahren zur Herstellung eines elektronischen Bauteils (2) mit wenigstens einem ersten Halbleiterchip (4) und mit wenigstens einem zweiten Halbleiterchip (6) sowie einem Trägersubstrat (8) zur Aufnahme der Halbleiterchips (4; 6), wobei der erste Halbleiterchip (4) mit einer ersten passiven Rückseite (43) auf einer Oberseite (81) des Trägersubstrats (8) befestigt ist, wobei der zweite Halbleiterchip (6) mit einer zweiten passiven Rückseite (63) über eine Stapelschicht (12) auf einer ersten aktiven Chipoberfläche (41) des ersten Halbleiterchips (4) befestigt ist und wobei erster Halbleiterchip (4) und zweiter Halbleiterchip (6) jeweils mittels erster bzw. zweiter Bondverbindungen elektrisch leitend mit der Oberseite (81) des Trägersubstrats (8) verbunden sind, wobei das Verfahren folgende Verfahrensschritte aufweist:
- Bereitstellen eines ersten Halbleiterchips (4) mit einer ersten Stapelfläche (44) auf einer ersten aktiven Chipoberfläche (41),
- Bereitstellen eines zweiten Halbleiterchips (6) mit einer zweiten Stapelfläche (64) auf einer zweiten passiven Rückseite (61),
- Bereitstellen eines Trägersubstrats (8) mit wenigstens einer Auflagefläche (86) und Kontaktanschlussflächen (83) auf einer Oberseite (81),
- Befestigen des ersten Halbleiterchips (4) mit seiner ersten passiven Rückseite (43) auf der Auflagefläche (86) des Trägersubstrats (8) mittels einer Leitklebeschicht oder Lötschicht,
- Herstellen von ersten Bondverbindungen zwischen ersten Kontaktflächen (42) auf der ersten aktiven Chipoberfläche (41) des ersten Halbleiterchips (4) und Kontaktanschlussflächen (83) auf dem Trägersubstrat (8) mittels erster Bonddrähte (101),
- Aufbringen einer Stapelschicht (12) auf der ersten Stapelfläche (44) auf der ersten aktiven Chipoberfläche des ersten Halbleiterchips (4),
- Aufbringen des zweiten Halbleiterchips (6) mit einer zweiten Stapelfläche (64) auf seiner zweiten passiven Rückseite (63) auf die Stapelschicht (12),
- Herstellen von zweiten Bondverbindungen zwischen zweiten Kontaktflächen (62) auf der zweiten aktiven Chipoberfläche (61) des zweiten Halbleiterchips (6) und Kontaktanschlussflächen (83) auf dem Trägersubstrat (8) mittels zweiter Bonddrähte (102) und
- Vergießen des elektronischen Bauteils (2) in einem Gehäuse (22).
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Stapelschicht (12) mit einer Höhe aufgebracht wird, welche die ersten Bonddrähte (101) überragt.
15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass die Stapelschicht (12) als Klebeschicht (14) mit darin eingelagerten Partikeln (18) aufgebracht wird.
16. Verfahren nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet, dass die Stapelschicht (12) als Klebeschicht (14) sowie einen diese umgebenden Kleberrahmen (16) aufgebracht wird.
17. Verfahren nach einem der Ansprüche 13 bis 16 zur Herstellung eines elektronischen Bauteils (2) gemäß einem der Ansprüche 1 bis 12.
DE10142120A 2001-08-30 2001-08-30 Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung Ceased DE10142120A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10142120A DE10142120A1 (de) 2001-08-30 2001-08-30 Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
US10/231,881 US6710455B2 (en) 2001-08-30 2002-08-30 Electronic component with at least two stacked semiconductor chips and method for fabricating the electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10142120A DE10142120A1 (de) 2001-08-30 2001-08-30 Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE10142120A1 true DE10142120A1 (de) 2003-03-27

Family

ID=7696860

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10142120A Ceased DE10142120A1 (de) 2001-08-30 2001-08-30 Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (1) US6710455B2 (de)
DE (1) DE10142120A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859489B2 (en) 2006-01-20 2018-01-02 Allegro Microsystems, Llc Integrated circuit having first and second magnetic field sensing elements

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
CN1251318C (zh) * 2002-02-25 2006-04-12 精工爱普生株式会社 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
US7049691B2 (en) * 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6903464B2 (en) * 2003-01-30 2005-06-07 Micron Technology, Inc. Semiconductor die package
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US7030489B2 (en) * 2003-07-31 2006-04-18 Samsung Electronics Co., Ltd. Multi-chip module having bonding wires and method of fabricating the same
US20050110126A1 (en) * 2003-11-25 2005-05-26 Kai-Chiang Wu Chip adhesive
KR100621547B1 (ko) * 2004-01-13 2006-09-14 삼성전자주식회사 멀티칩 패키지
JP3949665B2 (ja) * 2004-02-24 2007-07-25 株式会社東芝 半導体装置の製造方法
JP4434778B2 (ja) * 2004-02-25 2010-03-17 Ｎｅｃエレクトロニクス株式会社 半導体装置
US20050194698A1 (en) * 2004-03-03 2005-09-08 St Assembly Test Service Ltd. Integrated circuit package with keep-out zone overlapping undercut zone
US7378725B2 (en) * 2004-03-31 2008-05-27 Intel Corporation Semiconducting device with stacked dice
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US20050258545A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Multiple die package with adhesive/spacer structure and insulated die surface
US8552551B2 (en) 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US7250684B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Circular wire-bond pad, package made therewith, and method of assembling same
US7215031B2 (en) * 2004-11-10 2007-05-08 Oki Electric Industry Co., Ltd. Multi chip package
US20060157866A1 (en) * 2005-01-20 2006-07-20 Le Thoai T Signal redistribution using bridge layer for multichip module
US20070109756A1 (en) * 2005-02-10 2007-05-17 Stats Chippac Ltd. Stacked integrated circuits package system
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
JP4643341B2 (ja) * 2005-04-08 2011-03-02 株式会社東芝 半導体装置
US7163839B2 (en) * 2005-04-27 2007-01-16 Spansion Llc Multi-chip module and method of manufacture
US8586413B2 (en) * 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
US8026583B2 (en) * 2005-09-14 2011-09-27 Htc Beteiligungs Gmbh Flip-chip module and method for the production thereof
JP4930970B2 (ja) * 2005-11-28 2012-05-16 ルネサスエレクトロニクス株式会社 マルチチップモジュール
US8026611B2 (en) * 2005-12-01 2011-09-27 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
US8409921B2 (en) * 2006-01-12 2013-04-02 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
US7737539B2 (en) * 2006-01-12 2010-06-15 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7807547B2 (en) * 2006-03-28 2010-10-05 Innovative Micro Technology Wafer bonding material with embedded rigid particles
US7443037B2 (en) * 2006-04-01 2008-10-28 Stats Chippac Ltd. Stacked integrated circuit package system with connection protection
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
JP5207336B2 (ja) * 2006-06-05 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US7659151B2 (en) * 2007-04-12 2010-02-09 Micron Technology, Inc. Flip chip with interposer, and methods of making same
US8148825B2 (en) * 2007-06-05 2012-04-03 Stats Chippac Ltd. Integrated circuit package system with leadfinger
US7969023B2 (en) * 2007-07-16 2011-06-28 Stats Chippac Ltd. Integrated circuit package system with triple film spacer having embedded fillers and method of manufacture thereof
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
US10297571B2 (en) * 2013-09-06 2019-05-21 Toshiba Memory Corporation Semiconductor package
US10935612B2 (en) 2018-08-20 2021-03-02 Allegro Microsystems, Llc Current sensor having multiple sensitivity ranges
US11567108B2 (en) 2021-03-31 2023-01-31 Allegro Microsystems, Llc Multi-gain channels for multi-range sensor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250651A (ja) 1995-03-10 1996-09-27 Nippon Steel Corp 半導体パッケージ
US6005778A (en) * 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US6271598B1 (en) * 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
TW459361B (en) * 2000-07-17 2001-10-11 Siliconware Precision Industries Co Ltd Three-dimensional multiple stacked-die packaging structure
US6359340B1 (en) * 2000-07-28 2002-03-19 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
TW459363B (en) * 2000-11-22 2001-10-11 Kingpak Tech Inc Integrated circuit stacking structure and the manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859489B2 (en) 2006-01-20 2018-01-02 Allegro Microsystems, Llc Integrated circuit having first and second magnetic field sensing elements

Also Published As

Publication number Publication date
US20030047813A1 (en) 2003-03-13
US6710455B2 (en) 2004-03-23

Similar Documents

Publication Publication Date Title
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE10251530B4 (de) Stapelanordnung eines Speichermoduls
DE102007002707A1 (de) System-in Package-Modul
DE19709295A1 (de) Halbleiterbaugruppe
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
EP1060513B1 (de) Halbleiterbauelement mit mehreren halbleiterchips
DE102004001829A1 (de) Halbleitervorrichtung
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
WO2016150841A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2004093190A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
WO2005076319A2 (de) Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10255289A1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung
EP1309998B1 (de) Verfahren zur elektrischen verbindung eines halbleiterbauelements mit einer elektrischen baugruppe
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection