DE102007002707A1 - System-in Package-Modul - Google Patents

System-in Package-Modul Download PDF

Info

Publication number
DE102007002707A1
DE102007002707A1 DE102007002707A DE102007002707A DE102007002707A1 DE 102007002707 A1 DE102007002707 A1 DE 102007002707A1 DE 102007002707 A DE102007002707 A DE 102007002707A DE 102007002707 A DE102007002707 A DE 102007002707A DE 102007002707 A1 DE102007002707 A1 DE 102007002707A1
Authority
DE
Germany
Prior art keywords
cavity
components
printed circuit
circuit board
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007002707A
Other languages
English (en)
Inventor
Yong Bum Suwon Lee
Nam Gyun Suwon Yim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE102007002707A1 publication Critical patent/DE102007002707A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

Es wird ein System-in-Package- (SiP-) Modul beschrieben. Das Modul weist eine Platine mit gedruckter Schaltung mit wenigstens einem darin gebildeten Hohlraum auf. Das Modul weist weiter wenigstens ein in dem Hohlraum angebrachtes erstes Bauelement und eine auf der Unterseite des Hohlraums gebildete und elektrisch mit dem ersten Bauelement verbundene Leiterbahnschaltung auf. Das Modul weist weiter wenigstens ein auf der Oberfläche der Platine mit gedruckter Schaltung, die der Unterseite des Hohlraums entspricht, angebrachtes zweites Bauelement auf.

Description

  • PRIORITÄTSANSPRUCH
  • Für diese Anmeldung wird die Priorität der koreanischen Patentanmeldung Nr. 2006-47035, angemeldet am 25. Mai 2006 beim Koreanischen Patentamt, beansprucht, deren Offenbarung hier durch Bezugnahme eingeschlossen ist.
  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein System-in-Package-(SiP-)Modul, und insbesondere ein SiP-Modul, in dem ein Bauelement in einem Hohlraum angebracht ist, der in einer Platine mit gedruckter Schaltung gebildet ist, um ein Produkt zu miniaturisieren.
  • Beschreibung des Stands der Technik
  • Aufgrund der schnellen Entwicklung im Bereich der elektronischen Industrie in letzter Zeit ist es erforderlich, dass elektronische Produkte weiter miniaturisiert werden, weniger wiegen und entsprechend den Bedürfnissen des Benutzers multifunktional sind. Eine Montagetechnik, mit welcher diese Bedürfnisse erfüllt werden können, ist die Integration eines homogenen oder heterogenen IC-(Integrated Circuit; Integrierte Schaltung) Chips als Einzeleinheit-Modul. Eine diesem Trend entsprechende Packaging-Technik ist System-in-Package (SiP).
  • Ein SiP-Modul betrifft eine Technologie, bei welcher unterschiedliche Arten von Halbleiter-Chips in einem Package angeordnet oder gestapelt werden, welches als vollständiges Einzelsystem arbeitet. Bei dem SiP-Modul sind einzelne Bauelemente mit unterschiedlichen Funktionen in einem Einzel-Package angeordnet, um einen gegebenen Raum zu nutzen, wodurch eine Miniaturisierung ermöglicht wird. Jedoch ist in letzter Zeit aufgrund der Nachfrage nach elektronischen Produkten, wie beispielsweise tragbaren und schlankeren mobilen Geräten, die Fläche und die Höhe des Moduls unvermeidlicherweise begrenzt. Um ein SiP-Modul geringer Größe herzustellen, müssen die darin angeordneten Bauelemente kleiner sein, wodurch jedoch die Herstellungskosten der Bauelemente und des Moduls beachtlich erhöht werden. Außerdem können, um die gewünschten Funktionen umzusetzen, einige Bauelemente nicht kleiner als mit einer bestimmten Größe hergestellt werden.
  • 1 und 2 sind Querschnittansichten, welche SiP-Module gemäß dem Stand der Technik darstellen.
  • Unter Bezugnahme auf 1 weist das SiP-Modul 10 oberflächenmontierbare Bauteile (SMD-Bauteile; SMD = surface mounted device) 15 oder Bauelemente auf, die auf einem Träger 11 angebracht sind, sowie ein Einkapselungsmittel aus Harz 18 zum Einkapseln der oberen Fläche des Trägers 11 und der SMD-Bauteile 15. Von den SMD-Bauteilen 15 ist ein Nackt-Chip 16 mit der Leiterbahnschaltung des Trägers durch Drähte verbunden, wobei ein Chip-Bond-Pad 19 mit einer Leiterbahnschaltung 21, die auf dem Träger 11 gebildet ist, drahtgebondet ist. Das SiP-Modul kann auf einer bestimmten Platine mittels eines LGA-(Land Grid Array)Verfahrens angebracht werden, wobei ein Pad (eine Kontaktfläche) 19 auf einer Bodenfläche des Trägers 11 gebildet ist, oder mittels eines BGA-(Ball Grid Array)Verfahrens, wobei auf dem Pad 19 Lötperlen vorgesehen sind.
  • Unter Bezugnahme auf 2 weist ein SiP-Modul 20 SMD-Bauteile 15 auf, die auf einem Träger 11 angebracht sind, sowie einen IC-Chip 16, der mittels Flip-Chip-Bonding angebracht ist. Das heißt, dass der IC-Chip 16 mit einer Leiterbahnschaltung (nicht dargestellt), die auf dem Träger 11 durch Bumps 26 gebildet ist, elektrisch verbunden ist. Um die auf dem Träger 19 angebrachten Bauteile 15 zu schützen, ist eine Schirmabdeckung 27 über der Oberseite des Trägers 11 angeordnet.
  • Jedoch sind bei den oben beschriebenen SiP-Modulen 10 und 20 die Bauteile nur auf einer Seite des Trägers angeordnet, wodurch Miniaturisierung und Verschlan kung der Module eingeschränkt wird. Im Gegensatz dazu können die Module miniaturisiert werden, indem die Größe der SMD-Bauteile 15 reduziert wird, aber dadurch steigen wie oben beschrieben die Herstellungskosten, und bei einigen Bauelementen muss die Größe erhalten bleiben, um die gewünschten Funktionen zu bewahren.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde gemacht, um die vorgenannten Probleme im Stand der Technik zu lösen, und es ist somit ein Ziel der vorliegenden Erfindung, ein System-in-Package-Modul vorzusehen, wobei die Bauelemente in einem Hohlraum angeordnet sind, der an einer Seite einer Platine mit gedruckter Schaltung gebildet ist, und andere Bauelemente auf der Seite gegenüber dem Hohlraum angebracht sind, um ein miniaturisiertes und schlankes Produkt zu erhalten.
  • Gemäß einem Gegenstand der Erfindung sieht diese ein System-in-Package-Modul vor. Das Modul weist auf: eine Platine mit gedruckter Schaltung mit wenigstens einem darin gebildeten Hohlraum; wenigstens ein erstes Bauelement, das in dem Hohlraum angebracht ist; eine Leiterbahnschaltung, die auf der Unterseite des Hohlraums gebildet ist und elektrisch mit dem ersten Bauelement verbunden ist; und wenigstens ein zweites Bauelement, das auf der Oberfläche der Platine mit gedruckter Schaltung entsprechend der Unterseite des Hohlraums angebracht ist. Das SiP-Modul kann elektrisch mittels Drahtbonden oder Flip-Chip-Bonding mit der Leiterbahnschaltung verbunden werden. Das SiP-Modul kann weiter ein Harz-Einkapselungsmittel zum Einkapseln des ersten Bauelements aufweisen.
  • Vorzugsweise kann eine Mehrzahl erster Bauelemente in einem Hohlraum angebracht sein.
  • Die Mehrzahl erster Bauelemente kann auf der Unterseite des Hohlraums in gestapelter Struktur angebracht sein.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann das SiP-Modul weiter ein Harz-Einkapselungsmittel zum Einkapseln des zweiten Bauelements aufweisen.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann das SiP-Modul weiter eine Abschirmabdeckung zum Abdecken des zweiten Bauelements aufweisen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile und Einzelheiten der vorliegenden Erfindung werden besser verständlich anhand der folgenden genauen Beschreibung zusammen mit den beigefügten Zeichnungen, in denen:
  • 1 und 2 Querschnittansichten sind, in welchen herkömmliche SiP-Module dargestellt sind;
  • 3 eine Querschnittansicht ist, in welcher ein SiP-Modul gemäß einer ersten Ausführungsform der vorliegenden Erfindung dargestellt ist; und
  • 4 bis 6 Querschnittansichten sind, in welchen SiP-Module entsprechend weiteren Ausführungsformen der vorliegenden Erfindung dargestellt sind.
  • GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nun genauer unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die Erfindung kann jedoch in verschiedenen Variaten vorliegen und sollte nicht als auf die hier beschriebenen Ausführungsformen begrenzt angesehen werden. Die Ausführungsformen sind eher dazu vorgesehen, die Beschreibung gründlich und vollständig zu machen, und teilen dem Fachmann den Schutzbereich der Erfindung mit. In den Zeichnungen können Gestaltungen und Abmessungen zum Zweck der Klarheit übertrieben dargestellt sein, und gleiche Bezugsziffern werden durchgehend verwendet, um gleiche oder ähnliche Bestandteile zu kennzeichnen.
  • In 3 sind Querschnittansichten dargestellt, welche SiP-Module gemäß unterschiedlichen Ausführungsformen der vorliegenden Erfindung darstellen. Unter Bezugnahme auf 3(a) weist das SiP-Modul 100 eine Platine mit gedruckter Schaltung 101 mit einem in deren Bodenfläche gebildeten Hohlraum 102, ein in dem Hohlraum 102 angebrachtes erstes Bauelement 103 (elektronisches Bauteil), eine auf der unteren Fläche 103a des Hohlraums gebildete Leiterbahnschaltung 104, die mit dem ersten Bauelement 103 elektrisch verbunden ist, auf einer Fläche der Platine mit gedruckter Schaltung 103b, die der unteren Fläche 103a des Hohlraums entspricht, angebrachte zweite Bauelemente 111 und ein Harz-Einkapselungsmittel 112 zum Abdecken der zweiten Bauelemente 111 auf.
  • Zunächst wird die Platine mit gedruckter Schaltung 101 betrachtet. Die Platine mit gedruckter Schaltung 101 ist eine Mehr-Ebenen-Struktur mit einem dünnen Trägerkörper aus Glas-Epoxidharz, das Glasfaser enthält, oder aus BT-Harz und Leiterbahnschaltungen, die auf der oberen und der unteren Fläche des Trägerkörpers gebildet sind. Wie in 3(a) dargestellt, ist in der Platine mit gedruckter Schaltung 101 ein Hohlraum gebildet. In 3(a) weist die Ausführungsform beispielhaft nur einen Hohlraum 102 auf, jedoch ist die vorliegende Erfindung nicht darauf begrenzt, und es kann eine Mehrzahl von Hohlräumen in der Platine mit gedruckter Schaltung 101 gebildet sein. In diesem Fall kann die Mehrzahl an Hohlräumen 102 so gestaltet sein, dass die Hohlräume abhängig von den darin angebrachten Bauelementen unterschiedliche Tiefen aufweisen. Es wird bevorzugt, dass der Hohlraum mit einer solchen Tiefe gebildet wird, dass das Bauelement vollständig in dem Hohlraum enthalten ist.
  • Es können bekannte Bearbeitungstechniken, wie beispielsweise Bearbeitung durch Fräsen, verwendet werden, um den Hohlraum 102 in der Platine mit gedruckter Schaltung 101 zu bilden. Das Anbringen des Bauelements in dem Hohlraum 102 ermöglicht Miniaturisierung und Verschlankung des SiP-Moduls.
  • Die Leiterbahnschaltung 104 ist auf der Unterseite 103a des Hohlraums aus einem leitenden Metall gebildet. Die Leiterbahnschaltung 104 ist elektrisch mit dem Bauelement verbunden, wodurch ein Übertragungsweg für ein elektrisches Signal gebildet wird. Die Leiterbahnschaltung 104 kann üblicherweise mit einem leitenden Material wie beispielsweise Au oder Ni überzogen sein, um Oxidation zu vermeiden.
  • Wie in 3(a) dargestellt, kann das erste Bauelement 103 ein Nackt-Chip sein. Ein Nackt-Chip wird aus einem Wafer geschnitten und begünstigt eine Reduzierung der Kosten, wenn er als erstes Bauelement 103 verwendet wird. Der Nackt-Chip ist durch Drähte elektrisch mit der Leiterbahnschaltung der Platine mit gedruckter Schaltung 101 verbunden. Das heißt, ein Chip-Pad (nicht dargestellt), das auf dem Nackt-Chip gebildet ist, wird mit der Leiterbahnschaltung 104, die auf der Unterseite 103a des Hohlraums gebildet ist, drahtgebondet.
  • 3(b) und 3(c) sind Querschnittansichten, in welchen SiP-Module 100' und 100'' gemäß weiteren Ausführungsformen dargestellt sind, bei welchen wenigstens zwei Bauelemente in dem Hohlraum angebracht sind. Unter Bezugnahme auf 3(b) sind wenigstens zwei erste Bauelemente 113 und 114 in dem Hohlraum 102 gestapelt und angebracht. In diesem Fall kann, um elektromagnetische Wellen abzuschirmen, eine Abschirmschicht (nicht dargestellt) für elektromagnetische Wellen zwischen den Bauelementen 113 und 114 gebildet sein. Jedoch wird bevorzugt, dass die Höhe der gestapelten Bauelemente nicht die Tiefe des Hohlraums übersteigt.
  • Wie in 3(c) dargestellt ist, können wenigstens zwei Bauelemente 123, 124 und 125 auf lediglich einer Unterseite 103a eines Hohlraums 102 in einem Array angebracht sein. Somit kann eine Mehrzahl von Bauelementen auf der Unterseite eines Hohlraums in einem Array oder in gestapelter Struktur angebracht sein, wodurch die Größe des SiP-Moduls miniaturisiert wird, während das SiP-Modul mehr Funktionen umfasst.
  • Gemäß der vorliegenden Erfindung ist der Hohlraum 102 in der Platine mit gedruckter Schaltung 101 gebildet und die ersten Bauelemente 103; 113 und 114; 123, 124 und 125 sind in dem Hohlraum 102 angebracht, wodurch vorteilhafterweise die Höhe des Moduls verringert wird. Das heißt, dass wenn die ersten Bauelemente 103; 113 und 114; 123, 124 und 125 in dem Hohlraum 102 vollständig enthalten sind, die Höhe des gesamten Moduls um die Dicke der ersten Bauelemente 103; 113 und 114; 123, 124 und 125 verringert ist, wodurch auf einfache Weise ein schlankes und miniaturisiertes SiP-Modul erhalten wird.
  • Um den elektrischen Betrieb der ersten Bauelemente zu schützen, ist in dem Hohlraum 102, in dem die ersten Bauelemente 103; 113 und 114; 123, 124 und 125 angebracht sind, ein Harz-Einkapselungsmittel 106 eingebracht. Das Harz-Einkapselungsmittel 106 kann in dem Raum eingebracht sein, der sich von der Unterseite 103a des Hohlraums zu der unteren Fläche C der Platine mit gedruckter Schaltung 101 erstreckt, wodurch das erste Bauelement 103 und die Leiterbahnschaltung 104, die mit dem ersten Bauelement verbunden ist, bedeckt wird. Das Harz-Einkapselungsmittel 106 kann durch Spritzpressen unter Verwendung von Epoxid-Formmasse (EMC, Epoxy Molding Compound) gebildet sein. Des Weiteren kann das Harz-Einkapselungsmittel 106 ebenfalls durch ein Beschichtungsverfahren gebildet sein, bei welchem flüssiges Harz auf das Bauelement und deren Umgebung aufgebracht und ausgehärtet wird.
  • Das Modul kann weiter wenigstens ein zweites Bauelement 111 umfassen, das auf einer Fläche 103b, die der Unterseite des Hohlraums entspricht, der Platine mit gedruckter Schaltung angebracht ist. Die zweiten Bauelemente 111 können unterschiedliche Arten von Bauelementen, wie beispielsweise aktive und passive Bauteile, umfassen. Eine Leiterbahnschaltung 104b ist auf der Oberfläche 103b der Platine mit gedruckter Schaltung gebildet und elektrisch mit den zweiten Bauelementen 111 verbunden, analog zu der Unterseite 103a des Hohlraums. In dem Fall, dass die zweiten Bauelemente Nackt-Chips sind, werden die zweiten Bauelemente mittels Drähten 105 mit der gedruckten Schaltung der Platine mit gedruckter Schaltung 101 verbunden. Das heißt, das Chip-Pad (nicht dargestellt), das auf den Nackt-Chips 111 gebildet ist, wird mit der gedruckten Schaltung 104b, die auf der Oberfläche 103b der Platine mit gedruckter Schaltung gebildet ist, drahtgebondet. Somit können die Bauelemente auf beiden Seiten der Platine mit gedruckter Schaltung 101 angebracht werden, um so die elektromagnetischen Wellen zwischen den Bauelementen abzuschirmen.
  • Die zweiten Bauelemente 111 können durch ein Harz-Einkapselungsmittel 112 eingekapselt werden. Das heißt, dass das Harz-Einkapselungsmittel 112 gebildet ist, um das wenigstens eine zweite Bauelement 111, das auf der Oberfläche 103b der Platine mit gedruckter Schaltung angebracht ist, vor der Umgebung zu schützen. Das Harz-Einkapselungsmittel 112 ist gebildet, um die Oberfläche 103b der Platine mit gedruckter Schaltung zu bedecken, wo die zweiten Bauelemente 111 angebracht sind. Das Harz-Einkapselungsmittel 112 kann durch Spritzpressen unter Verwendung von Epoxid-Formmasse (EMC, Epoxy Molding Compound) gebildet sein. Ein derartiges Formverfahren ist für Massenproduktion geeignet, wodurch die Produktivität verbessert wird.
  • 4 ist eine Querschnittansicht, in welcher ein SiP-Modul gemäß einer weiteren Ausführungsform der vorliegenden Erfindung dargestellt ist.
  • Unter Bezugnahme auf 4 ist das SiP-Modul 200 zu dem in 3 dargestellten darin gleich, dass es eine Platine mit gedruckter Schaltung 201 mit einem darin gebildeten Hohlraum 202, der an deren Unterseite gebildet ist, ein erstes Bauelement 203, das in dem Hohlraum 202 angebracht ist, eine Leiterbahnschaltung 104b, die auf der Unterseite 203a des Hohlraums gebildet ist und elektrisch mit dem Bauelement verbunden ist, zweite Bauelemente 111, die auf der Oberfläche 203b der Platine mit gedruckter Schaltung entsprechend der Unterseite 203a des Hohlraums angebracht sind, sowie ein Harz-Einkapselungsmittel zum Abdecken der zweiten Bauelemente 111 aufweist. Der Unterschied liegt jedoch darin, dass bei dieser Ausführungsform das erste Bauelement 203 in dem Hohlraum 202 durch Flip-Chip-Bonding angebracht ist. Das heißt, dass das Chip-Pad (nicht dargestellt) des ersten Bauelements 203 mit einer Leiterbahnschaltung (nicht dargestellt), die auf der Unterseite 203 des Hohlraums durch elektrische Verbindungsmittel, wie zum Beispiel Bumps 204, elektrisch verbunden ist. Die Bumps 204 sind aus Gold oder Lötperlen auf dem Chip-Pad (nicht dargestellt) des ersten Bauelements 203 vor dem Flip-Chip-Bonding des Bauelements 203 gebildet. Flip-Chip-Bonding kann durchgeführt werden, indem, während die Bumps 204 in Kontakt mit der Leiterbahnschaltung der Unterseite 203a des Hohlraums gehalten werden, eine vorbestimmte Wärmemenge aufgebracht wird und diese zusammengedrückt werden.
  • Im Fall von Flip-Chip-Bonding wird das erste Bauelement 203 mit der Platine mit gedruckter Schaltung 201 durch Verwendung von Bumps 204 elektrisch verbunden, und somit werden Induktivität und Widerstand im Vergleich zu Drahtbonden wesentlich gesenkt. Hinsichtlich der Struktur wird Strom direkt von der Platine mit gedruckter Schaltung 201 geliefert, was zu einer geringeren Spannungsänderung im Vergleich zur vorigen Ausführungsform führt, bei der die Nackt-Chips mittels Drähten verbunden werden.
  • Obwohl nicht in den Zeichnungen dargestellt, kann das erste Bauelement 203 ein IC-Chip der Art CSP (Chip Scale Package) sein. Der IC-Chip der Art CSP kann ebenfalls ohne Drahtbonden auf der Unterseite 203a des Hohlraums angebracht sein.
  • 5 ist eine Querschnittansicht, in welcher ein SiP-Modul gemäß einer weiteren Ausführungsform der vorliegenden Erfindung dargestellt ist.
  • Unter Bezugnahme auf 5 liegt der Unterschied des SiP-Moduls 300, welches eine Variante der in 3 dargestellten Ausführungsform ist, nicht nur darin, dass das erste Bauelement 303 in dem Hohlraum durch Flip-Chip-Bonding angebracht ist, sondern auch ein zweites Bauelement 310 ist auf der Oberfläche 303b der Platine mit gedruckter Schaltung entsprechend der Unterseite 303a des Hohlraums durch Flip-Chip-Bonding angebracht. Weiterhin sind bei der in 3 dargestellten Ausführungsform die zweiten Bauelemente 111 von einem Harz-Einkapselungsmittel bedeckt, wohingegen bei der in 5 dargestellten Ausführungsform eine Abschirmabdeckung 305 verwendet wird, um die zweiten Bauelemente 311 abzudecken. Die Abschirmabdeckung 305 kann eine Metallplatte, wie beispielsweise eine BeCu-Platte, eine Nickel-Silber-Platte oder eine Zinnplatte sein. Die Funktion der Abschirmabdeckung 305 ist, elektromagnetische Wellen abzuschirmen und die auf der Platine mit gedruckter Schaltung 301 angebrachten zweiten Bauelemente 311 vor der Umgebung zu schützen.
  • 6 ist eine Querschnittansicht, in welcher ein SiP-Modul gemäß einer weiteren Ausführungsform der vorliegenden Erfindung dargestellt ist.
  • Unter Bezugnahme auf 6 liegt bei dem SiP-Modul 400, welches eine Variante der in 3 dargestellten Ausführungsform ist, der Unterschied darin, dass das auf der Unterseite 403a des Hohlraums angebrachte erste Bauelement 403 elektrisch mit der Leiterbahnschaltung 404 mittels Drähten verbunden ist, wohingegen die zweiten Bauelemente 310 auf der Oberfläche 403b der Platine mit gedruckter Schaltung, die der Unterseite 403a des Hohlraums entspricht, durch Flip-Chip-Bonding angebracht sind. Weiterhin sind bei der in 3 dargestellten Ausführungsform die zweiten Bauelemente 111 von einem Harz-Einkapselungsmittel bedeckt, bei der in 6 dargestellten Ausführungsform wird jedoch eine Schirmabdeckung 305 verwendet, um die zweiten Bauelemente 311 abzudecken.
  • Bei der oben beschriebenen vorliegenden Erfindung ist ein Hohlraum in einer Platine mit gedruckter Schaltung gebildet, um ein Bauelement in dem Hohlraum anzubringen, wodurch ein Produkt miniaturisiert und verschlankt wird. Weiterhin ist das Bauelement auf der Oberfläche der Platine mit gedruckter Schaltung, die der Unterseite des Hohlraums entspricht, angebracht, um eine weitere Miniaturisierung und Verschlankung zu erzielen, während elektromagnetische Wellen abgeschirmt werden.
  • Obwohl die vorliegende Erfindung in Verbindung mit bevorzugten Ausführungsformen dargestellt und beschrieben wurde, wird dem Fachmann offensichtlich sein, dass Modifikationen und Änderungen vorgenommen werden können, ohne von dem Schutzbereich der Erfindung wie durch die beigefügten Ansprüche definiert abzuweichen.

Claims (8)

  1. System-in-Package-Modul, welches aufweist: eine Platine mit gedruckter Schaltung mit wenigstens einem darin gebildeten Hohlraum; wenigstens ein erstes Bauelement, das in dem Hohlraum angebracht ist; eine Leiterbahnschaltung, die auf der Unterseite des Hohlraums gebildet ist und elektrisch mit dem ersten Bauelement verbunden ist; und wenigstens ein zweites Bauelement, das auf der Oberfläche der Platine mit gedruckter Schaltung, die der Unterseite des Hohlraums entspricht, angebracht ist.
  2. SiP-Modul gemäß Anspruch 1, dadurch gekennzeichnet, dass eine Mehrzahl erster Bauelemente in dem Hohlraum angebracht ist.
  3. SiP-Modul gemäß Anspruch 2, dadurch gekennzeichnet, dass die Mehrzahl erster Bauelemente auf der Unterseite des Hohlraums in gestapelter Struktur angebracht ist.
  4. SiP-Modul gemäß Anspruch 1, dadurch gekennzeichnet, dass es weiter ein Harz-Einkapselungsmittel zum Abdichten des ersten Bauelements aufweist.
  5. SiP-Modul gemäß Anspruch 1, dadurch gekennzeichnet, dass es weiter ein Harz-Einkapselungsmittel zum Einkapseln des zweiten Bauelements aufweist.
  6. SiP-Modul gemäß Anspruch 1, dadurch gekennzeichnet, dass es weiter eine Abschirmabdeckung zum Abdecken des zweiten Bauelements aufweist.
  7. SiP-Modul gemäß Anspruch 1, dadurch gekennzeichnet, dass das erste Bauelement mit der Leiterbahnschaltung durch Drahtbonden elektrisch verbunden ist.
  8. SiP-Modul gemäß Anspruch 1, dadurch gekennzeichnet, dass das erste Bauelement mit der Leiterbahnschaltung durch Flip-Chip-Bonding elektrisch verbunden ist.
DE102007002707A 2006-05-25 2007-01-18 System-in Package-Modul Ceased DE102007002707A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060047035A KR100782774B1 (ko) 2006-05-25 2006-05-25 Ｓｉｐ 모듈
KR10-2006-0047035 2006-05-25

Publications (1)

Publication Number Publication Date
DE102007002707A1 true DE102007002707A1 (de) 2007-12-06

Family

ID=38650647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007002707A Ceased DE102007002707A1 (de) 2006-05-25 2007-01-18 System-in Package-Modul

Country Status (5)

Country Link
US (2) US20070273014A1 (de)
JP (1) JP2007318076A (de)
KR (1) KR100782774B1 (de)
CN (1) CN101079412A (de)
DE (1) DE102007002707A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829754B1 (ko) * 2007-03-02 2008-05-15 삼성에스디아이 주식회사 섀시 베이스와 회로기판의 체결구조 및 이를 구비한디스플레이 장치
US7923645B1 (en) 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US7951697B1 (en) * 2007-06-20 2011-05-31 Amkor Technology, Inc. Embedded die metal etch stop fabrication method and structure
US7958626B1 (en) 2007-10-25 2011-06-14 Amkor Technology, Inc. Embedded passive component network substrate fabrication method
KR20100046760A (ko) 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
CN102804940A (zh) 2009-09-24 2012-11-28 奥普蒂恩公司 包括电路板和电子集成元件的封装型系统的接触垫的布置
TWI523158B (zh) * 2010-10-11 2016-02-21 日月光半導體製造股份有限公司 雙面封裝結構及應用其之無線通訊系統
CN102074559B (zh) * 2010-11-26 2012-11-21 天水华天科技股份有限公司 SiP系统集成级IC芯片封装件及其制作方法
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US9155188B2 (en) * 2011-11-04 2015-10-06 Apple Inc. Electromagnetic interference shielding techniques
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
JP6171402B2 (ja) * 2013-03-01 2017-08-02 セイコーエプソン株式会社 モジュール、電子機器、および移動体
JP2015088519A (ja) * 2013-10-28 2015-05-07 三菱電機株式会社 半導体装置及びその製造方法
US9392695B2 (en) 2014-01-03 2016-07-12 Samsung Electro-Mechanics Co., Ltd. Electric component module
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
US9496602B2 (en) * 2014-04-28 2016-11-15 Apple Inc. Plastic electronic device structures with embedded components
KR101642560B1 (ko) 2014-05-07 2016-07-25 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9673123B2 (en) 2014-09-19 2017-06-06 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
KR101983175B1 (ko) 2014-10-10 2019-05-28 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
WO2016152905A1 (ja) * 2015-03-26 2016-09-29 京セラ株式会社 配線基板、電子装置および電子モジュール
US10319672B2 (en) 2015-06-25 2019-06-11 Kyocera Corporation Wiring board, electronic device, and electronic module
CN106057791A (zh) * 2016-07-22 2016-10-26 美的智慧家居科技有限公司 系统级封装芯片及其制备方法以及包含该芯片的设备
CN106057770A (zh) * 2016-07-22 2016-10-26 美的智慧家居科技有限公司 系统级封装芯片及其制备方法以及包含该芯片的设备
CN107947142A (zh) * 2017-12-14 2018-04-20 南阳市中通防爆电机电器有限公司 齐纳式安全栅
CN109684268A (zh) * 2018-12-06 2019-04-26 贵州航天电子科技有限公司 一种基于SiP的高集成高性能数字信号处理器及其封装结构
CN110473791A (zh) * 2019-08-30 2019-11-19 华天科技（西安）有限公司 一种设置有凹槽的存储类封装结构和封装方法
WO2021159501A1 (zh) * 2020-02-14 2021-08-19 汉朔科技股份有限公司 系统级封装SiP芯片及电子货架标签
KR20210128761A (ko) * 2020-04-17 2021-10-27 주식회사 솔루엠 디스플레이 장치
CN111554584A (zh) * 2020-05-15 2020-08-18 甬矽电子(宁波)股份有限公司 基板双面封装芯片的方法和基板双面封装芯片的结构
CN112004180B (zh) * 2020-10-29 2021-01-12 瑞声光电科技(常州)有限公司 集成封装模组的制造方法、集成封装模组及电子设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801905A (en) * 1987-04-23 1989-01-31 Hewlett-Packard Company Microstrip shielding system
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
US5761053A (en) * 1996-05-08 1998-06-02 W. L. Gore & Associates, Inc. Faraday cage
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
JPH1093013A (ja) * 1996-09-17 1998-04-10 Seiko Epson Corp 半導体装置
KR19980043253A (ko) * 1996-12-02 1998-09-05 김광호 칩 온 보오드형 반도체 칩 패키지
JPH1117102A (ja) * 1997-06-23 1999-01-22 T I F:Kk 半導体装置
JP4284744B2 (ja) * 1999-04-13 2009-06-24 ソニー株式会社 高周波集積回路装置
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP4348495B2 (ja) * 2000-02-09 2009-10-21 三菱電機株式会社 キャビティー型実装基板装置及びその製造方法
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
US6559539B2 (en) * 2001-01-24 2003-05-06 Hsiu Wen Tu Stacked package structure of image sensor
JP2002299775A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 電子部品装置
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
JP2003258192A (ja) * 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
US6737742B2 (en) * 2002-09-11 2004-05-18 International Business Machines Corporation Stacked package for integrated circuits
US7382043B2 (en) * 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
JP2004228117A (ja) * 2003-01-20 2004-08-12 Idea System Kk 半導体装置および半導体パッケージ
JP2005026620A (ja) * 2003-07-03 2005-01-27 Sony Corp 半導体装置
JP4522079B2 (ja) * 2003-11-20 2010-08-11 イビデン株式会社 Ｉｃチップ実装用基板
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP4367414B2 (ja) * 2004-02-09 2009-11-18 株式会社村田製作所 部品内蔵モジュールおよびその製造方法
KR101038490B1 (ko) * 2004-02-23 2011-06-01 삼성테크윈 주식회사 Ｒｆｉｄ용 안테나 내장형 반도체 패키지
US6900429B1 (en) * 2004-03-23 2005-05-31 Stack Devices Corp. Image capture device

Also Published As

Publication number Publication date
KR20070113590A (ko) 2007-11-29
US20100001390A1 (en) 2010-01-07
US20070273014A1 (en) 2007-11-29
KR100782774B1 (ko) 2007-12-05
CN101079412A (zh) 2007-11-28
JP2007318076A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
DE102007002707A1 (de) System-in Package-Modul
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE69735157T2 (de) Kugelmatrixmodul
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE19904258A1 (de) Halbleitervorrichtung
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE10031951A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10205563B4 (de) Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: LINDNER BLAUMEIER PATENT- UND RECHTSANWAELTE, 9040

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20140311