JP2005026620A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005026620A JP2005026620A JP2003270620A JP2003270620A JP2005026620A JP 2005026620 A JP2005026620 A JP 2005026620A JP 2003270620 A JP2003270620 A JP 2003270620A JP 2003270620 A JP2003270620 A JP 2003270620A JP 2005026620 A JP2005026620 A JP 2005026620A
- Authority
- JP
- Japan
- Prior art keywords
- trimmable
- semiconductor
- semiconductor device
- substrate
- passive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 最終製品形態でレーザトリミングを可能にし、樹脂封止を使った低コストに製造し得る半導体装置を提供する。
【解決手段】 基板1の一面1aに形成された半導体収納凹部5に半導体素子2が収納実装されると共に、半導体素子2が実装される一面1aとは反対側の基板他面1bに受動素子3及びトリマブル素子4が実装された半導体装置である。この半導体装置では、受動素子3及びトリマブル素子4を、該トリマブル素子4のトリミング時に使用するレーザ光Hvを透過させる光透過性樹脂層15で被覆した構造とする。この光透過性樹脂層15で受動素子3及びトリマブル素子4を被覆した最終製品形態で、トリマブル素子4にレーザ光Hvを照射しトリミングして特性調整を行う。
【選択図】 図9
【解決手段】 基板1の一面1aに形成された半導体収納凹部5に半導体素子2が収納実装されると共に、半導体素子2が実装される一面1aとは反対側の基板他面1bに受動素子3及びトリマブル素子4が実装された半導体装置である。この半導体装置では、受動素子3及びトリマブル素子4を、該トリマブル素子4のトリミング時に使用するレーザ光Hvを透過させる光透過性樹脂層15で被覆した構造とする。この光透過性樹脂層15で受動素子3及びトリマブル素子4を被覆した最終製品形態で、トリマブル素子4にレーザ光Hvを照射しトリミングして特性調整を行う。
【選択図】 図9
Description
本発明は、例えばレーザートリミングによる特性調整が必要となる半導体装置に関する。詳しくは、半導体素子を実装させた基板上の受動素子及びトリマブル素子を樹脂によって被覆した最終製品状態でトリミングを可能とする実装技術に関する。
例えば、セラミックス基板上に半導体素子を実装させた半導体装置では、半導体素子に特性のバラツキがあるため、そのバラツキを抵抗体で調整することが行われている。具体的には、半導体素子が実装される基板上に、抵抗体及びトリマブル素子を実装し、そのトリマブル素子にレーザ光を照射してトリミングすることにより、抵抗値を所望の値となるように調整する。
このレーザ光によるトリミング作業は、ウエハー基板をカットしてそれぞれの半導体装置に固片化した後に行われる。図15〜図17は、トリミングするまでの一連の流れを示す半導体装置の製造工程を示す図である。
半導体装置を製造するには、先ず図15(a)に示すように、セラミックスからなるシート状の基板101に、半導体素子103を収納実装させるための凹部102を複数形成する。次に、図15(b)に示すように、半導体素子103を各凹部102の底部に実装させた後、金属細線(ボンドワイヤ)104を半導体素子103にワイヤボンディングする。そして、ワイヤボンディング後、エポキシ樹脂105を各凹部102内に充填し、このエポキシ樹脂105で半導体素子103を封止する。
次に、図15(c)に示すように、基板101を裏返して半導体素子103が実装される一面101aとは反対側の他面101bに、受動素子である抵抗106と、トリマブル素子107とを実装させる。これら抵抗106及びトリマブル素子107を実装するには、例えばリフローにより行う。
次いで、ダイサ(ダイシング装置)を使用して基板101をカットし、それぞれの半導体装置に固片化する。固片化した半導体装置をレーザトリミング装置にセットした後、図16に示すように、トリマブル素子107にレーザ光Hvを照射してトリミングを行い抵抗値を調整(電気特性調整)する。その後、図17に示すように、抵抗106及びトリマブル素子107を覆って基板101の他面101bに、金属キャップ108を被せる。金属キャップ108は、基板101から外れないようにハンダなどで機械的に固定する。
金属キャップ108を基板101に装着するのは、固片化した半導体装置の回路基板への実装時や半導体装置(半導体パッケージ)を上から押さえ付けて測定を行うデバイス測定時でのピックアップ性(ハンドリング性)を良好なものとするためである。
このように、従来は、レーザトリミング終了後に金属キャップ108を基板101に装着させていたが、各半導体装置毎に金属キャップ108が必要となり、また、面倒な金属キャップ108の装着工程も必要となる。そこで、金属キャップ108に代えて、レーザトリミング後に抵抗106及びトリマブル素子107を樹脂にて被覆し平坦化を図ることも考えられるが、固片化後の樹脂封止はプロセス的に手間がかかり、本来の樹脂封止によるコストダウン効果が得られなくなる。
このため、抵抗体をアルミナセラミックス等の電気絶縁材料からなるパッケージ本体に埋め込み、抵抗体に対応する位置のパッケージ本体にレーザトリミング用の凹部を形成し、その凹部を介して抵抗体をレーザトリミングすることにより、抵抗体の抵抗値を調整する技術が提案されている(例えば、特許文献1など参照)。
レーザトリミングは、特許文献1に記載されるように、最終製品形態で行うことがコスト的に好ましく、できればダイサによってカットする前の基板状態で樹脂封止した後、固片化後にレーザトリミングすることがプロセス的に手間が掛からないため好ましい。
そこで、本発明は、このような課題に鑑みてなされたものであり、固片化する前に受動素子及びトリマブル素子を樹脂によって封止した後、固片化後にレーザトリミングにより抵抗値調整を行いコストの低減を図ることのできる半導体装置を提供することを目的とする。
本発明の半導体装置は、トリマブル素子のチップ高さを受動素子よりも高くし、トリマブル素子の表面のみを露出させて受動素子及びトリマブル素子を樹脂層で被覆するか、トリマブル素子のトリミング時に使用するレーザ光を透過させる光透過性樹脂で受動素子及びトリマブル素子を被覆するか、または、半導体素子を光不透過性樹脂層で被覆すると共に光透過性樹脂層で受動素子及びトリマブル素子を被覆するようにする。
ここで定義するトリマブル素子は、レーザ光の照射により抵抗体の回路パターンの一部をカットまたは塑性変形させたときに抵抗値が変化(抵抗増大)するレーザトリミング可能な素子をいう。
トリマブル素子のチップ高さを受動素子よりも高くし、トリマブル素子の表面のみを露出させて受動素子及びトリマブル素子を樹脂層で被覆すると、樹脂層が形成された固片化後の最終製品形態で、樹脂層表面に露出したトリマブル素子に対してレーザトリミングが可能となる。
また、受動素子及びトリマブル素子を光透過性樹脂層で被覆すれば、この光透過性樹脂層の上からトリマブル素子に対してレーザトリミングすることが可能となる。受動素子及びトリマブル素子と同一面上に半導体素子を形成した場合は、レーザ光が半導体素子にも照射されることになるが、光不透過性樹脂層が半導体素子を覆っているので、レーザトリミング時に半導体素子がレーザ光の照射を受けることが阻止され、トリマブル素子のみをレーザトリミングすることが可能となる。
本発明の半導体装置によれば、受動素子及びトリマブル素子を樹脂によって封止し平坦化しており、製品最終形態でレーザトリミングによる特性調整を行うことのできる構造であるので、コストを下げることができると共に、トリミング後の特性変動が無く、また、製品の最終測定もトリミングと同時に行うことができ、工程削減によるコスト低減が実現される。
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。本実施の形態は、本発明の半導体装置を、例えば携帯電話機のパワーアンプに適用した例である。
「第1の実施の形態」
先ず、第1の実施の形態の半導体装置の構成を説明した後に、その製造方法について説明するものとする。図1は、第1の実施の形態の半導体装置を示す拡大断面図である。
先ず、第1の実施の形態の半導体装置の構成を説明した後に、その製造方法について説明するものとする。図1は、第1の実施の形態の半導体装置を示す拡大断面図である。
第1の実施の形態の半導体装置は、図1に示すように、基板1と、この基板1に実装される半導体素子2、受動素子3、トリマブル素子4とを主たる構成としている。
半導体素子2は、基板1に形成された半導体収納凹部5の底面に実装されている。基板1は、例えば有機系のラミネート基板やLTCC(低温焼成多層セラミックス基板)などのセラミックス基板からなる。本実施の形態では、有機系のラミネート基板を採用している。
半導体素子2と基板1は、例えば金属細線6によるワイヤボンディングによって電気的に接続されている。もちろん、これら半導体素子2と基板1の電気的接続は、ワイヤボンディングの他にバンプによって接続を行うバンプ接続であってもよい。その電気的接続の方法は、これらの方法には問われない。そして、半導体素子2は、電気的接続部の保護のため、半導体収納凹部5内にエポキシ系の樹脂7が充填されることにより、該樹脂7によって封止されている。
受動素子3は、例えば抵抗、キャパシタ、インダクタなどの受動素子チップ部品からなり、この受動素子3は、半導体素子2が実装される半導体素子搭載面である一面1aとは反対側の基板他面1bに実装されている。
トリマブル素子4は、レーザ光の照射により抵抗素子の回路パターンが削られ又は塑性変形されることによりその抵抗値が変化する(大きくなる)ことを利用して、半導体素子2の特性バラツキを調整するのに使用される。このトリマブル素子4には、膜厚の厚い厚膜抵抗素子と、膜厚の薄い薄膜抵抗素子とがある。この例では、トリマブル素子4として、厚膜抵抗素子を使用しており、レーザ光の照射によって抵抗パターンが削られて昇華する。
そして特に、本実施の形態では、トリマブル素子4のチップ高さを、受動素子3よりも高くしている。そして、トリマブル素子4の表面4aのみが露出するように、エポキシ樹脂からなる樹脂層8で前記受動素子3及びトリマブル素子4を被覆して平坦化している。別の見方をすると、半導体素子搭載面とは反対側の基板他面1bに実装された受動素子3及びトリマブル素子4は、樹脂層8によって覆われ平坦化されており、トリマブル素子4の表面4aのみがその樹脂層8に露出している。
このように構成された半導体装置では、ウエハーからカットされて固片化された最終製品状態で、レーザトリミングによる半導体素子2の特性調整を行うことができる。つまり、樹脂層8によって受動素子3及びトリマブル素子4を被覆し平坦化した状態で、その樹脂層8の表面に露出するトリマブル素子4に対してレーザ光を照射することができる。
本実施の形態の半導体装置によれば、最終製品状態でのレーザトリミングが可能なため、トリミング後の特性変動を気にする必要もなく、製品の最終測定もこのトリミングと同時に行うことができ、工程削減によるコスト低減が望める。また、樹脂7により受動素子3及びトリマブル素子4を封止して平坦化した構造であるので、ユーザによる取り扱い性(ピックアップ性)が向上すると共に、低コスト化することができる。
なお、図1では、半導体素子2を基板1の一面1aに形成した半導体収納凹部5に実装させたが、この半導体素子2を、前記した受動素子3及びトリマブル素子4が実装される基板他面1bと同じ面に実装させても同様に効果が得られる。
次に、前記した第1の実施の形態の半導体装置の製造方法について説明する。図2及び図3は、その半導体装置の製造工程を示す断面図である。
先ず、図2(a)に示すように、セラミックス基板からなる基板1に、半導体素子2を収納実装させるための半導体収納凹部5を形成する。半導体収納凹部5は、製造する半導体装置の数に応じて、シート状の基板1に複数形成する。
次に、図2(b)に示すように、半導体収納凹部5の底面に半導体素子2を実装させる。そして、この半導体素子2を基板1に対して金属細線6を使用してワイヤボンディングし、これら半導体素子2と基板1を電気的に接続する。次いで、半導体収納凹部5内にエポキシ系の樹脂7を充填(ディスペンス)する。これにより、半導体素子2は樹脂7によって封止され、電気的接続部がこの樹脂7により保護される。
次に、図2(c)に示すように、基板1を裏返して受動素子3及びトリマブル素子4を、リフローによって所定位置に実装させる。そして、図3に示すように、基板1の周縁部に樹脂漏洩防止枠9を形成する。樹脂漏洩防止枠9は、受動素子3及びトリマブル素子4をその内部に収容させるように、基板1の外周縁部に樹脂7などによって形成する。この樹脂漏洩防止枠9の高さは、少なくともトリマブル素子4のチップ高さよりも高くする。
次に、樹脂漏洩防止枠9内に、トリマブル素子4の表面4aとほぼ面一となる位置までエポキシ系の樹脂8を充填する。このとき、トリマブル素子4の表面4aのみが樹脂8から露出するようにする。
そして、充填した樹脂8が硬化した後、基板1をダイサ(ダイシング装置)によってカットして固片化する。次に、図4に示すように、固片化した半導体装置のトリマブル素子4にレーザ光Hvを照射してトリミングを行う。ここでは、トリマブル素子4として厚膜抵抗素子を使用したので、レーザ光Hvによってトリマブル素子4の抵抗パターンの一部をカットし、そのカットした抵抗を昇華させる。
このように、受動素子3及びトリマブル素子4を樹脂層8によって被覆し平坦化した最終製品形態でレーザトリミングを行うことができるため、その後の受動素子3及びトリマブル素子4を覆って金属キャップを被せるような面倒な工程を無くすことができる。また、金属キャップのようなコストが掛かるものではなく、安価な樹脂による被覆なので低コストで半導体装置を製造することができる。
なお、前記した製造プロセスでは、基板1の周縁部に形成した樹脂漏洩防止枠9内に樹脂8をディスペンスしたが、金型を使用して樹脂層8を形成するようにしてもよい。
例えば、図5に示すように、樹脂層8を形成するためのキャビティー10を形成した金型11を用意し、そのキャビティー10の内面に樹脂流れを防止するための緩衝材シート12を介在させて、この金型11内に基板1を配置させる。そして、この金型11のキャビティー10内に樹脂8を射出してインジェクションモールドする。
このとき、受動素子3よりもトリマブル素子4の方がそのチップ高さが高いので、キャビティー10の内面にトリマブル素子4が緩衝材シート12を介して密着するため、射出成形後に金型11を外したときに、トリマブル素子4の表面4aのみが樹脂層8から露出し、これら受動素子3及びトリマブル素子4が当該樹脂層8によって被覆されることになる。
「第2の実施の形態」
第2の実施の形態の半導体装置は、図6に示すように、受動素子3とトリマブル素子4のチップ高さに拘わらず、これら受動素子3及びトリマブル素子4を覆う樹脂層8のうち、トリマブル素子4と対応する部分に凹部13を形成し、その凹部13によりトリマブル素子4の表面4aを露出させるようにする。
第2の実施の形態の半導体装置は、図6に示すように、受動素子3とトリマブル素子4のチップ高さに拘わらず、これら受動素子3及びトリマブル素子4を覆う樹脂層8のうち、トリマブル素子4と対応する部分に凹部13を形成し、その凹部13によりトリマブル素子4の表面4aを露出させるようにする。
このようにすれば、受動素子3とトリマブル素子4のチップ高さが同じであろうが相違していようが、トリマブル素子4と対応する部分の樹脂層8に形成した凹部13の底部にトリマブル素子4の表面4aが露出するので、やはり最終製品形態でレーザトリミングを行うことができる。換言すれば、この第2の実施の形態では、受動素子3及びトリマブル素子4のチップ高さを気にすることなく、半導体装置を製造することができる。
なお、図6では、半導体素子2を基板1の一面1aに形成した半導体収納凹部5に実装させたが、この半導体素子2を、前記した受動素子3及びトリマブル素子4が実装される基板他面1bと同じ面に実装させても同様に効果が得られる。
この半導体装置を製造するには、第1の実施の形態の製造工程の受動素子3及びトリマブル素子4をリフロー実装するまでの工程(図2(c)までの工程)は同じであるが、樹脂層8を形成する工程が異なる。ここでは、図7に示すように、トリマブル素子4と対応する位置に、金型11のキャビティー10内に突出する突起部14を形成し、その突起部14の先端をトリマブル素子4に接触させる。
そして、キャビティー10内に樹脂8を充填させると、トリマブル素子4と突起部14とが接触しているため、その部分には樹脂8は流れ込まない。キャビティー10内に充填した樹脂が硬化した後、金型11から基板1を取り出すと、受動素子3及びトリマブル素子4は樹脂層8によって覆われるが、トリマブル素子4の表面4aのみが露出した状態となる。
そして、金型11から取り出した基板1をカットして固片化し、その固片化した半導体装置のトリマブル素子4に、図8に示すように、レーザ光Hvを照射してトリミングを行う。レーザトリミングをするに際しては、樹脂層8に形成された凹部13の底部に臨むトリマブル素子4の表面4aのみが外方に臨んでいるので、このトリマブル素子4に対してレーザトリミングを行うことができる。
「第3の実施の形態」
第3の実施の形態の半導体装置は、図9に示すように、トリマブル素子4のトリミング時に使用するレーザ光を透過させる光透過性樹脂層15で、受動素子3及びトリマブル素子4を被覆した構造である。その他の構成に関しては、図1の第1の実施の形態の半導体装置とほぼ同一の構成である。ここでは、異なる構成部分のみを説明する。
第3の実施の形態の半導体装置は、図9に示すように、トリマブル素子4のトリミング時に使用するレーザ光を透過させる光透過性樹脂層15で、受動素子3及びトリマブル素子4を被覆した構造である。その他の構成に関しては、図1の第1の実施の形態の半導体装置とほぼ同一の構成である。ここでは、異なる構成部分のみを説明する。
トリマブル素子4は、光透過性樹脂層15によってその表面4aも覆われてしまうため、照射されるレーザ光をロスなく透過させるために、少なくともトリマブル素子4の表面4aと対向する樹脂表面を鏡面とすることが望ましい。また、光透過性樹脂層15を透してのレーザトリミングとされることから、トリマブル素子4としては、厚膜抵抗素子ではなくレーザ光の照射により抵抗体が塑性変形して抵抗値変化を生じる薄膜抵抗素子を使用する。
このように、受動素子3及びトリマブル素子4を被覆する樹脂層としてトリミング時に使用するレーザ光を透過させる光透過性樹脂層15を使用すれば、受動素子3及びトリマブル素子4のチップ高さを考慮することなく、これら受動素子3及びトリマブル素子4を自由に選択することができる。また、トリマブル素子4の表面4aを露出させる必要もないことから、その構成も簡略化できる。
この第3の実施の形態の半導体装置を製造するには、第1の実施の形態の製造工程の受動素子3及びトリマブル素子4をリフロー実装するまでの工程(図2(c)までの工程)は同じであるが、光透過性樹脂層15を形成する工程が異なる。
光透過性樹脂層15を形成するには、図10に示すように、図5で使用した金型11のキャビティー10よりも大きい(高さの高い)キャビティー16とした金型17に、半導体素子2、受動素子3及びトリマブル素子4が実装された基板1を配置し、このキャビティー16内に光透過性樹脂15を射出してインジェクションモールドする。なお、このキャビティー16の内面には、樹脂の漏洩を防止するために、前記した図5の金型11と同様に緩衝材シート12を介在させる。
そして、インジェクションモールド後、基板1を金型17から取り出し、図11に示すように、光透過性樹脂層15の上からトリマブル素子4に対してレーザ光Hvを照射してトリミングを行う。このとき、レーザ光Hvを光透過性樹脂層15を透過させて照射するので、薄膜抵抗素子からなるトリマブル素子4は、塑性変形し抵抗値を変化させることになる。
このように、受動素子3及びトリマブル素子4を光透過性樹脂層15で被覆すれば、受動素子3及びトリマブル素子4を覆って形成する樹脂層に凹部13を形成したり、高さの異なる受動素子3及びトリマブル素子4のチップを選択する必要もないため、フラットなキャビティー16の金型17を使用することができ、製造コストを低減させることができる。
「第4の実施の形態」
第4の実施の形態の半導体装置は、図12に示すように、基板1の一面1aである同一面上に半導体素子2、受動素子3及びトリマブル素子4を実装し、半導体素子2を光不透過性樹脂層18で被覆すると共に、半導体素子2、受動素子3及びトリマブル素子4を、該トリマブル素子4のトリミング時に使用するレーザ光を透過させる光透過性樹脂層15で被覆した構成である。
第4の実施の形態の半導体装置は、図12に示すように、基板1の一面1aである同一面上に半導体素子2、受動素子3及びトリマブル素子4を実装し、半導体素子2を光不透過性樹脂層18で被覆すると共に、半導体素子2、受動素子3及びトリマブル素子4を、該トリマブル素子4のトリミング時に使用するレーザ光を透過させる光透過性樹脂層15で被覆した構成である。
この実施の形態の半導体装置は、基板1の一面1aに半導体素子2、受動素子3及びトリマブル素子4を実装させた構造であるので、レーザトリミング時のレーザ光Hvの照射及び外部からの光が半導体素子2に入らないように、当該半導体素子2を覆って光りの入射を阻止する光不透過性樹脂層18を形成してある。光不透過性樹脂層18としては、遮光性のあるカーボン入りの遮光性樹脂を使用する。光透過性樹脂層15は、第3の実施の形態で使用した樹脂と同じである。
なお、この実施の形態の半導体装置では、やはりトリマブル素子4の表面4aが光透過性樹脂層15で覆われているので、レーザ光をロスなく透過させるために、少なくともトリマブル素子4の表面4aと対向する樹脂表面を鏡面とすることが望ましい。
この実施の形態の半導体装置では、基板1の同一面上に半導体素子2、受動素子3及びトリマブル素子4を実装させた構造であるので、基板1に半導体収納凹部5を形成する必要もなく、基板1を裏返して受動素子3及びトリマブル素子4を実装させることも不要となるので、構造が簡単になると共に製造工程も簡略化される。
この第4の実施の形態の半導体装置を製造するには、先ず、基板1の一面1aに半導体素子2を実装し、この半導体素子2と基板1とを金属細線6でワイヤボンディングした後、電気的接続部を含めて半導体素子2を覆うようにして光不透過性樹脂層18を被覆する。
次に、受動素子3及びトリマブル素子4を、半導体素子2が実装された所定の位置に配置する。受動素子3及びトリマブル素子4は、そのチップ高さに関しては特に問わない。そして、これら半導体素子2、受動素子3及びトリマブル素子4を覆ってカーボン入りの遮光性樹脂を塗布し硬化させることにより、光不透過性樹脂層18を形成する。
次に、図13に示すように、緩衝材シート12をキャビティー19の内面に取り付けた金型20内に前記基板1を配置し、そのキャビティー19内に光透過性樹脂を充填してインジェクションモールドする。キャビティー19内に充填した光透過性樹脂が硬化した後、金型20から基板1を取り出し、半導体素子2、受動素子3及びトリマブル素子4を覆って形成された光透過性樹脂層15の上からトリマブル素子4に対して、図14に示すようにレーザ光Hvを照射してトリミングを行う。
このような工程を経て半導体装置を製造すれば、半導体素子2、受動素子3及びトリマブル素子を同一面上に実装することができるので、チップ実装工程が楽になる。
以上、本発明を適用した具体的な実施の形態について説明したが、本発明は、上述の実施の形態に制限されることなく種々の変更が可能である。
第1の実施の形態と第2の実施の形態の半導体装置では、何れも厚膜抵抗素子をトリマブル素子として使用したが、薄膜抵抗素子を使用することもできる。
本発明は、例えば半導体素子の特性のバラツキをトリマブル素子へのレーザ光の照射により行うレーザトリミング技術に適用することができる。
1…基板
2…半導体素子
3…受動素子
4…トリマブル素子
5…半導体収納凹部
6…金属細線
8…樹脂層
9…樹脂漏洩防止枠
10、16、19…キャビティー
11、17、20…金型
15…光透過性樹脂層
18…光不透過性樹脂層
2…半導体素子
3…受動素子
4…トリマブル素子
5…半導体収納凹部
6…金属細線
8…樹脂層
9…樹脂漏洩防止枠
10、16、19…キャビティー
11、17、20…金型
15…光透過性樹脂層
18…光不透過性樹脂層
Claims (5)
- 基板の一面に形成された凹部に半導体素子が収納実装されると共に、半導体素子が実装される一面とは反対側の基板他面に受動素子及びトリマブル素子が実装された半導体装置において、
前記トリマブル素子のチップ高さを前記受動素子よりも高くし、且つ、該トリマブル素子の表面のみを露出させて前記受動素子及びトリマブル素子を樹脂層で被覆してなる
ことを特徴とする半導体装置。 - 基板の一面に半導体素子、受動素子及びトリマブル素子を実装させてなる半導体装置において、
前記トリマブル素子のチップ高さを前記受動素子よりも高くし、且つ、該トリマブル素子の表面のみを露出させて前記受動素子及びトリマブル素子を樹脂層で被覆してなる
ことを特徴とする半導体装置。 - 基板の一面に形成された凹部に半導体素子が収納実装されると共に、半導体素子が実装される一面とは反対側の基板他面に受動素子及びトリマブル素子が実装された半導体装置において、
前記受動素子及び前記トリマブル素子を、該トリマブル素子のトリミング時に使用するレーザ光を透過させる光透過性樹脂層で被覆した
ことを特徴とする半導体装置。 - 基板の一面に半導体素子、受動素子及びトリマブル素子を実装させてなる半導体装置において、
前記半導体素子を光不透過性樹脂層で被覆すると共に、前記半導体素子、受動素子及びトリマブル素子を、該トリマブル素子のトリミング時に使用するレーザ光を透過させる光透過性樹脂層で被覆した
ことを特徴とする半導体装置。 - 請求項3又は請求項4に記載の半導体装置であって、
前記トリマブル素子が薄膜抵抗素子である
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003270620A JP2005026620A (ja) | 2003-07-03 | 2003-07-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003270620A JP2005026620A (ja) | 2003-07-03 | 2003-07-03 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005026620A true JP2005026620A (ja) | 2005-01-27 |
Family
ID=34190526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003270620A Pending JP2005026620A (ja) | 2003-07-03 | 2003-07-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005026620A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007318076A (ja) * | 2006-05-25 | 2007-12-06 | Samsung Electro Mech Co Ltd | Sipモジュール |
CN103363094A (zh) * | 2012-03-26 | 2013-10-23 | 三菱电机株式会社 | 变速器控制装置 |
JP2015088519A (ja) * | 2013-10-28 | 2015-05-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US20160219719A1 (en) * | 2015-01-28 | 2016-07-28 | Analog Devices Global | Method of trimming a component and a component trimmed by such a method |
CN112087859A (zh) * | 2019-06-12 | 2020-12-15 | 钰桥半导体股份有限公司 | 具有防渗基座及嵌入构件的线路板及其半导体组体 |
-
2003
- 2003-07-03 JP JP2003270620A patent/JP2005026620A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007318076A (ja) * | 2006-05-25 | 2007-12-06 | Samsung Electro Mech Co Ltd | Sipモジュール |
CN103363094A (zh) * | 2012-03-26 | 2013-10-23 | 三菱电机株式会社 | 变速器控制装置 |
CN103363094B (zh) * | 2012-03-26 | 2017-04-12 | 三菱电机株式会社 | 变速器控制装置 |
JP2015088519A (ja) * | 2013-10-28 | 2015-05-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US20160219719A1 (en) * | 2015-01-28 | 2016-07-28 | Analog Devices Global | Method of trimming a component and a component trimmed by such a method |
US9887687B2 (en) * | 2015-01-28 | 2018-02-06 | Analog Devices Global | Method of trimming a component and a component trimmed by such a method |
CN112087859A (zh) * | 2019-06-12 | 2020-12-15 | 钰桥半导体股份有限公司 | 具有防渗基座及嵌入构件的线路板及其半导体组体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5063839B2 (ja) | チップマウント型封止構造体の製造方法 | |
US20080079105A1 (en) | Sensor-type package and fabrication method thereof | |
US20040201090A1 (en) | Electronic device with cavity and a method for producing the same | |
JPH1131751A (ja) | 中空パッケージとその製造方法 | |
CN115134490B (zh) | 下沉式摄像模组和下沉式感光组件及其制造方法 | |
WO1992010856A1 (en) | Optoelectronic device component package and method of making the same | |
US20090256222A1 (en) | Packaging method of image sensing device | |
JPH07201918A (ja) | 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス | |
US7858446B2 (en) | Sensor-type semiconductor package and fabrication method thereof | |
US20060273437A1 (en) | Optoelectronic semiconductor assembly with an optically transparent cover, and a method for producing optoelectronic semiconductor assembly with an optically transparent cover | |
US6784534B1 (en) | Thin integrated circuit package having an optically transparent window | |
US9917063B2 (en) | Semiconductor package structure for improving die warpage and manufacturing method thereof | |
US10483191B2 (en) | Bottom package exposed die MEMS pressure sensor integrated circuit package design | |
JP2010087123A (ja) | 回路装置およびその製造方法 | |
US20090215216A1 (en) | Packaging method of image sensing device | |
JP2007189032A (ja) | 中空封止型半導体装置の製造方法 | |
US11189990B2 (en) | Semiconductor laser component and method of producing a semiconductor laser component | |
JP2005026620A (ja) | 半導体装置 | |
JP2006351590A (ja) | マイクロデバイス内蔵基板およびその製造方法 | |
TW201344994A (zh) | 鑄於基材上具有密封凹槽的半導體雷射晶片封裝及其形成方法 | |
JP2006179718A (ja) | 青色光学素子パッケージ及び光学素子パッケージの製造方法 | |
CN110114870B (zh) | 电路模块 | |
US20190305024A1 (en) | Chip packaging device and method of making the same | |
JP2007035779A (ja) | リードレス中空パッケージ及びその製造方法 | |
US8431835B2 (en) | Packaging device for an electronic element and method for making the same |