JP2007189032A - 中空封止型半導体装置の製造方法 - Google Patents

中空封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP2007189032A
JP2007189032A JP2006005308A JP2006005308A JP2007189032A JP 2007189032 A JP2007189032 A JP 2007189032A JP 2006005308 A JP2006005308 A JP 2006005308A JP 2006005308 A JP2006005308 A JP 2006005308A JP 2007189032 A JP2007189032 A JP 2007189032A
Authority
JP
Japan
Prior art keywords
hollow
wafer
semiconductor device
photosensitive resin
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006005308A
Other languages
English (en)
Inventor
Takeshi Aoyama
健 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Chemical Co Ltd filed Critical Nippon Steel Chemical Co Ltd
Priority to JP2006005308A priority Critical patent/JP2007189032A/ja
Publication of JP2007189032A publication Critical patent/JP2007189032A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

【課題】ウェーハレベルで半導体又はMEMSが配置された所定の領域に、ウェーハ上に凹部を形成することなく、且つ汚染を十分に防止しつつ空間部を形成する中空封止型半導体装置の製造方法の提供。
【解決手段】半導体又はMEMSを備える中空封止型半導体装置の製造方法であって、カバー基材10に感光性樹脂を塗布し、カバー基材10の一方の面に感光性樹脂層を形成する工程と、前記感光性樹脂層の一部をフォトリソグラフィーにより除去して前記感光性樹脂層の残部からなるスペーサー部30を形成する工程と、半導体又はMEMSを備える機能部40が形成されたウェーハ50の機能面に、スペーサー部30を介してカバー基材10を貼付して中空封止型積層体を得る工程と、前記中空封止型積層体をダイシングにより分割して前記中空封止型半導体装置を得る工程とを含むことを特徴とする中空封止型半導体装置の製造方法。
【選択図】図5

Description

本発明は、中空封止型半導体装置の製造方法に関し、より詳しくは、半導体又はMEMS(マイクロ エレクトロ メカニカル システム)を備える中空封止型半導体装置の製造方法に関する。
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、更には高密度実装化が進んできている。このような電子機器に使用される半導体装置は、小型化且つ多ピン化が進んできており、また、半導体装置を含めた電子部品を実装する実装用基板も小型化、細配線化が進んできている。
このような半導体装置の小型化に伴って、従来のようなリードフレームを使用する半導体装置ではその小型化に限界があるため、基板上に半導体素子を実装するBGA(Ball Grid Array)やCSP(Chip Scale Package)といったエリア実装型の搭載方式を採用した半導体装置が提案されてきた。また、このような半導体装置に用いられている半導体素子の電極と、基板の電極(従来型半導体装置のリードフレーム機能を有するプラスチックやセラミックス等各種材料を使って構成される基板上の端子)とを電気的に接続する方法としては、ワイヤーボンディング方式やFC(Frip Chip)接続方式が採用されてきた。そして、近年においては、より小型化に有利なFC接続方式と、BGAやCSP搭載方式とを採用して得られる半導体装置が提案されてきた。
一方、最近では、特殊な機能を有する電子部品が半導体装置に搭載されるようになってきた。このような電子部品が搭載された半導体装置においては、従来のような樹脂封止された装置形態を取らずに電子部品の搭載が行われている。このような電子部品が搭載された半導体装置としては、例えば、機能面にセンサーを形成した撮像用途の半導体装置、機能面にMEMS(マイクロ エレクトロ メカニカル システム)を形成した光スイッチ等が挙げられる。このようなセンサーやMEMS等の素子は、機能面に空間や真空環境が必要なため、外装にセラミックスやプラスチックのパッケージを使用し、素子とパッケージ間をワイヤで結ぶワイヤーボンディング方式を採用した後、機能面保護のために個別に大型のケーシングを取り付ける方法が採用されてきた。しかしながら、このような方法を採用すると、素子を分割させるダイシング工程において、使用される切削水や切削粉等により機能面が汚染される問題があった。そのため、このような問題を解決するために種々の半導体装置の製造方法が研究されてきた。
例えば、事前にガラス板によって機能面を保護した状態でダイシングを行って半導体装置を製造する方法が提案されている(堀切 近史、「RF MEMS部品に本腰 5GHz帯フィルタやスイッチ」、日経エレクトロニクス、2002年発行(非特許文献1))。しかしながら、非特許文献1に記載のような方法においては、箱状のガラス板をカバー基材として用いていたことから、ウェーハ上に配置されている素子の各々に個別にカバー基材を配置する必要があったため、工程が増えて効率的に中空封止型半導体装置を製造することができなかった。
また、特開2004−255487号公報(特許文献1)においては、ウェーハ上に複数の凹部を形成する凹部形成工程と、前記ウェーハ上に複数のMEMS素子を形成するMEMS素子形成工程と、前記ウェーハの前記凹部以外の領域に前記MEMS素子に接続する外部接続端子を形成する端子形成工程と、樹脂膜が形成された基材を用意し、この基材に形成された前記樹脂膜を前記ウェーハ上に貼り付け、前記基材を前記樹脂膜より剥離することで、前記樹脂膜が前記ウェーハ上に形成された状態とし、前記樹脂膜により複数の前記凹部の内部を封止する樹脂膜形成工程と、前記ウェーハを複数の前記凹部毎に分割する分割工程とを含むMEMSの製造方法が開示されている。しかしながら、特許文献1に記載のようなMEMSの製造方法においては、ウェーハ上にMEMSを形成させるために、ウェーハ上に凹部を形成する必要があったため、工程が増えて効率的に中空封止型半導体装置を製造することができなかった。
更に、特開2003−347357号公報(特許文献2)においては、半導体又はMEMS素子機能面上に感光性樹脂を配置して、フォトリソグラフィーの手法により半導体素子機能面とサブストレートの間に空間部を形成させる半導体パッケージの製造方法が開示されている。しかしながら、特許文献2に記載のような半導体パッケージの製造方法においては、機能面に感光性樹脂を配置させる必要があるため半導体又はMEMSがその感光性樹脂によって汚染されてしまうという問題があった。
特開2004−255487号公報 特開2003−347357号公報 堀切 近史、「RF MEMS部品に本腰 5GHz帯フィルタやスイッチ」、日経エレクトロニクス、2002年発行
本発明は、上記従来技術の有する課題に鑑みてなされたものであり、従来のようにウェーハ上に凹部を形成させる必要がなく、ウェーハレベルで半導体又はMEMSが配置された所定の領域に空間部が形成されるようにして一括で封止することができ、しかも半導体又はMEMSを備える中空封止型半導体装置を感光性樹脂による汚染を十分に防止しつつ効率よく且つ確実に得ることが可能な中空封止型半導体装置の製造方法を提供することを目的とする。
本発明者は、上記目的を達成すべく鋭意研究を重ねた結果、カバー基材に感光性樹脂を塗布して前記カバー基材の一方の面に感光性樹脂層を形成させた後に、前記感光性樹脂層の一部をフォトリソグラフィーにより除去して前記感光性樹脂層の残部からなるスペーサー部を形成させ、その後、ウェーハの機能面に前記スペーサー部を介して前記カバー基材を貼り付け、これを分割して半導体又はMEMSを備える中空封止型半導体装置を製造することで、上記目的が達成できることを見出し、本発明を完成するに至った。
すなわち、本発明の中空封止型半導体装置の製造方法は、半導体又はMEMSを備える中空封止型半導体装置の製造方法であって、
カバー基材に感光性樹脂を塗布し、前記カバー基材の一方の面に感光性樹脂層を形成する工程と、
前記感光性樹脂層の一部をフォトリソグラフィーにより除去して前記感光性樹脂層の残部からなるスペーサー部を形成する工程と、
半導体又はMEMSを備える機能部が形成されたウェーハの機能面に、前記スペーサー部を介して前記カバー基材を貼付して中空封止型積層体を得る工程と、
前記中空封止型積層体をダイシングにより分割して前記中空封止型半導体装置を得る工程と、
を含むことを特徴とする方法である。
このような本発明の中空封止型半導体装置の製造方法においては、前記カバー基材に感光性樹脂層の残部からなるスペーサー部を形成せしめた後に、そのスペーサー部を介してウェーハとカバー基材とを貼付するため、従来のようにウェーハ上に凹部を形成させる必要がない。また、本発明においては、前述のようにスペーサー部を介してカバー基材とウェーハとを貼付することから、半導体又はMEMSが配置された所定の領域を個別に封止する必要がなく、複数個所に半導体又はMEMSを予め形成させたウェーハを用い、それぞれの半導体又はMEMSが配置された所定の領域に空間部が形成されるようにして一括で封止することが可能である。更に、本発明においては、カバー基材に感光性樹脂を塗布していることから、半導体又はMEMSが配置されたウェーハの機能面に感光性樹脂を塗布する必要がなく、半導体又はMEMSが感光性樹脂によって汚染されることが確実に防止される。
このように、本発明によれば、従来のようにウェーハ上に凹部を形成させる必要がなく、ウェーハレベルで半導体又はMEMSが配置された所定の領域に空間部が形成されるようにして一括で封止することができ、半導体又はMEMSを備える中空封止型半導体装置を感光性樹脂による汚染を十分に防止しつつ効率よく且つ確実に製造することが可能となる。
また、上記本発明の中空封止型半導体装置の製造方法においては、前記中空封止型積層体を得る工程の前処理工程として、前記ウェーハの機能面上の前記スペーサー部が貼付されるべき部分に予め接着剤層を形成する工程を更に含むことが好ましい。
このように、前記中空封止型積層体を得る工程の前処理工程として前記ウェーハの機能面上の前記スペーサー部が貼付されるべき部分に予め接着剤層を形成することで、前記スペーサー部を介して前記カバー基材とウェーハの機能面とをより効率的に貼付することができる傾向にある。
さらに、上記本発明の中空封止型半導体装置の製造方法においては、前記ウェーハの機能面上に中空封止されない端子部が更に形成されており、前記中空封止型半導体装置を得る工程の前処理工程として、前記中空封止型積層体に配置されている前記カバー基材の一部をダイシングにより除去して前記端子部を露出させる工程を更に含むことが好ましい。
このように、前記ウェーハの機能面上に中空封止されない端子部が更に形成されている場合に、前記カバー基材の一部をダイシングにより除去して前記端子部を露出させることで、前記中空封止型積層体を分割した後に個別に前記端子部を露出させる必要がなくなるため、より効率的に中空封止型半導体装置を得ることができる傾向にある。
本発明によれば、従来のようにウェーハ上に凹部を形成させる必要がなく、ウェーハレベルで半導体又はMEMSが配置された所定の領域に空間部が形成されるようにして一括で封止することができ、しかも半導体又はMEMSを備える中空封止型半導体装置を感光性樹脂による汚染を十分に防止しつつ効率よく且つ確実に得ることが可能な中空封止型半導体装置の製造方法を提供することが可能となる。
以下、図面を参照しながら本発明の好適な実施形態について詳細に説明する。なお、以下の説明及び図面中、同一又は相当する要素には同一の符号を付し、重複する説明は省略する。
本実施形態においては、先ず、カバー基材に感光性樹脂を塗布し、前記カバー基材の一方の面に感光性樹脂層を形成する(工程(i))。
図1は、感光性樹脂層が形成されたカバー基材を示す概略縦断面図である。図1に示すカバー基材10においては、その一方の面に感光性樹脂層20が形成されている。このような感光性樹脂層20が形成されたカバー基材10は、工程(i)を実施することによって得られる。
カバー基材10としては、半導体又はMEMSを含む空間を封止するためにカバーとして利用でき、しかもダイシングが可能な基材であれば特に制限なく用いることができる。本実施形態においては、カバー基材10としてガラスを用いている。
また、前記感光性樹脂としては特に制限されず、公知の感光性樹脂を適宜選択して用いることができる。本実施形態においては、前記感光性樹脂としてアクリル系の感光性樹脂を用いている。更に、このような感光性樹脂を塗布する方法としては特に制限されず、フィルム状の感光性樹脂をラミネートする方法、液状の感光性材料をコーティングする方法、感光性材料を印刷により配置する方法等の公知の方法を適宜選択して採用することができる。
また、感光性樹脂層20の厚みは、スペーサー部を形成せしめて半導体又はMEMSを配置した所定の領域を空間部が形成されるようにして封止することが可能となるような厚みであれば特に制限されず、製造する中空封止型半導体装置の構成に応じて適宜設計を変更してその厚みを調整することができる。
次に、前記感光性樹脂層の一部をフォトリソグラフィーにより除去して前記感光性樹脂層の残部からなるスペーサー部を形成する(工程(ii))。
図2は、スペーサー部が形成されたカバー基材を示す概略縦断面図である。図2に示すカバー基材10においては、その一方の面にスペーサー部30が形成されている。図2に示すカバー基材10は、図1に示すような感光性樹脂層20が形成されたカバー基材10を用いて、工程(ii)を実施することによって得ることができる。
スペーサー部30を形成させるための前記感光性樹脂層の一部をフォトリソグラフィーにより除去する方法としては特に制限されず、公知のフォトグラフィー技術を適宜採用することができる。なお、形成させるスペーサー部の厚みや幅は特に制限されず、製造する中空封止型半導体装置の構成に応じて適宜設計を変更してその厚みや幅を調整することができる。
次いで、半導体又はMEMSを備える機能部が形成されたウェーハの機能面に、前記スペーサー部を介して前記カバー基材を貼付するために、前記ウェーハの機能面上の前記スペーサー部が貼付されるべき部分に予め接着剤層を形成する(工程(iii))。
図3は、半導体又はMEMSを備える機能部が形成されたウェーハを示す概略縦断面図である。図3に示すウェーハにおいては、ウェーハ50の一方の面上に機能部40が配置されるとともに、端子部60が配置されている。また、図3においては、点線Lはダイシングラインを示す。本発明においては、凹部を形成させたウェーハを用いることなく、図3に示すような一方の面上に機能部40を直接形成させたウェーハ50を用いることができるため、より効率的に中空封止型半導体装置を製造することができる。
機能部40には、製造する中空封止型半導体装置の使用目的に応じて半導体又はMEMSを適宜配置することでき、例えば、半導体センサーのセンサー部やMEMSの駆動部等を配置することができる。
また、端子部60は、得られる中空封止型半導体装置において外部に信号を引き出すための外部端子としての役割を果たすものであり、半導体装置の端子部に用いられる公知の材料を適宜選択して形成させることができる。更に、図3に示すウェーハ50においては、機能部40と端子部60とは図示を省略したビア配線等によって接続されている。
図4は、機能面上に接着剤層が配置されたウェーハを示す概略縦断面図である。図4に示すウェーハにおいては、ウェーハ50の一方の面上に機能部40、端子部60及び接着剤70が配置されている。図4に示すウェーハは、図3に示すような半導体又はMEMSを備える機能部が形成されたウェーハ50を用い、工程(iii)を実施することで得ることができる。
接着剤層70を形成させるために用いる接着剤としては特に制限されず、公知の接着剤を適宜用いることができる。また、接着剤層70を形成する方法も特に制限されず、液状の接着剤を用い、印刷手法により接着剤層を形成する方法、接着剤層をディスペンス手法により形成する方法、フィルム状の接着剤を切り貼りして接着剤層を形成する方法等の公知の方法を適宜採用することができる。
次に、半導体又はMEMSを備える機能部が形成されたウェーハの機能面に、前記スペーサー部を介して前記カバー基材を貼付して中空封止型積層体を得る(工程(iv))。
図5は、中空封止型積層体を示す概略断面図である。このような中空封止型積層体においては、カバー基材10とウェーハ50とがスペーサー部30を介して積層されている。また、カバー基材10とウェーハ50とスペーサー部30とによって覆われた領域に空間部が形成されており、更にその領域内のウェーハ50の表面上に機能部40又は端子部60が配置されている。
図5に示す中空封止型積層体は、図2に示すようなカバー基材10と、図4に示すようなウェーハ50とを用い、工程(iv)を実施することで得ることができる。すなわち、図4に示すようなウェーハ50の機能面上に配置された接着剤70の上に、図2に示すようなカバー基材10のスペーサー部30の底部を当接させることで、スペーサー部30を介してカバー基材10とウェーハ50とを貼り付けることで図5に示す中空封止型積層体が得られる。
カバー基材10とウェーハ50とを貼り付ける際の雰囲気等は特に制限されず、例えば、所定の真空度に真空排気された容器内で加圧、加熱して、スペーサー部30を介してカバー基材10とウェーハ50とを貼り付けることが可能であり、更には、窒素雰囲気に満たされた容器内で加圧、加熱して、スペーサー部30を介してカバー基材10とウェーハ50とを貼り付けることも可能である。
次いで、前記中空封止型積層体に配置されている前記カバー基材の一部をダイシングにより除去して前記端子部を露出させる(工程(v))。工程(v)は、前記ウェーハの機能面上に端子部が更に形成されている場合に、中空封止型半導体装置を得る工程の前処理工程として好適な工程である。
図6は、端子部が露出された中空封止型積層体を示す概略縦断面図である。図6に示す端子部が露出された中空封止型積層体は、機能部40及び端子部60が配置されたウェーハ50の機能面上に、スペーサー部30を介してカバー基材10が積層されている。また、カバー基材10とウェーハ50とスペーサー部30とに覆われた領域内に空間部が形成されているとともに、その領域内のウェーハの表面上に機能部40が配置されている。図6に示す端子部が露出された中空封止型積層体は、図5に示す中空封止型積層体を用い、工程(v)を実施することで得ることができる。工程(v)において、ダイシングによりカバー基材を除去する方法は特に制限されず、公知の方法を適宜採用することができる。
次に、前記中空封止型積層体をダイシングにより分割して前記中空封止型半導体装置を得る(工程(vi))。
図7は、中空封止型半導体装置を示す概略縦断面図である。図7に示す中空封止型半導体装置は、図6に示す端子部が露出された中空封止型積層体をダイシングラインLに沿って分割したものである。工程(vi)において、前記中空封止型積層体をダイシングにより分割する方法は特に制限されず、公知の方法を適宜採用することができる。
以上説明したように、本発明によれば、ウェーハレベルで半導体又はMEMSが配置された所定の領域に空間部が形成されるようにして一括で封止することができ、従来のようにウェーハ上に凹部を形成させる必要がなく、しかも半導体又はMEMSを備える中空封止型半導体装置を感光性樹脂による汚染を十分に防止しつつ効率よく且つ確実に得ることが可能な中空封止型半導体装置の製造方法を提供することが可能となる。
したがって、本発明の中空封止型半導体装置の製造方法は、半導体又はMEMSを備える種々の中空封止型半導体装置を製造する方法として非常に有用である。
感光性樹脂層が形成されたカバー基材の一実施形態を示す概略縦断面図である。 スペーサー部が形成されたカバー基材の一実施形態を示す概略縦断面図である。 半導体又はMEMSを備える機能部が形成されたウェーハの一実施形態を示す概略縦断面図である。 機能面上に接着剤が配置されたウェーハの一実施形態を示す概略縦断面図である。 中空封止型積層体の一実施形態を示す概略断面図である。 端子部が露出された中空封止型積層体の一実施形態を示す概略縦断面図である。 半導体又はMEMSを備える中空封止型半導体装置の一実施形態を示す概略縦断面図である。
符号の説明
10…カバー基材、20…感光性樹脂層、30…スペーサー部、40…機能部、50…ウェーハ、60…端子部、70…接着剤層、L…ダイシングライン。

Claims (3)

  1. 半導体又はMEMSを備える中空封止型半導体装置の製造方法であって、
    カバー基材に感光性樹脂を塗布し、前記カバー基材の一方の面に感光性樹脂層を形成する工程と、
    前記感光性樹脂層の一部をフォトリソグラフィーにより除去して前記感光性樹脂層の残部からなるスペーサー部を形成する工程と、
    半導体又はMEMSを備える機能部が形成されたウェーハの機能面に、前記スペーサー部を介して前記カバー基材を貼付して中空封止型積層体を得る工程と、
    前記中空封止型積層体をダイシングにより分割して前記中空封止型半導体装置を得る工程と、
    を含むことを特徴とする中空封止型半導体装置の製造方法。
  2. 前記中空封止型積層体を得る工程の前処理工程として、前記ウェーハの機能面上の前記スペーサー部が貼付されるべき部分に予め接着剤層を形成する工程を更に含むことを特徴とする請求項1に記載の中空封止型半導体装置の製造方法。
  3. 前記ウェーハの機能面上に中空封止されない端子部が更に形成されており、前記中空封止型半導体装置を得る工程の前処理工程として、前記中空封止型積層体に配置されている前記カバー基材の一部をダイシングにより除去して前記端子部を露出させる工程を更に含むことを特徴とする請求項1又は2に記載の中空封止型半導体装置の製造方法。
JP2006005308A 2006-01-12 2006-01-12 中空封止型半導体装置の製造方法 Pending JP2007189032A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006005308A JP2007189032A (ja) 2006-01-12 2006-01-12 中空封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006005308A JP2007189032A (ja) 2006-01-12 2006-01-12 中空封止型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007189032A true JP2007189032A (ja) 2007-07-26

Family

ID=38343996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006005308A Pending JP2007189032A (ja) 2006-01-12 2006-01-12 中空封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007189032A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009022498A1 (ja) * 2007-08-10 2009-02-19 Murata Manufacturing Co., Ltd. 電子部品の製造方法
WO2010113759A1 (ja) 2009-03-31 2010-10-07 住友ベークライト株式会社 樹脂スペーサー用フィルム、受光装置及びその製造方法、並びにmemsデバイス及びその製造方法
JP2010230655A (ja) * 2009-03-04 2010-10-14 Denso Corp センサ装置およびその製造方法
US7985697B2 (en) 2008-04-17 2011-07-26 Electronics And Telecommunications Research Institute Wafer level package and method of fabricating the same
EP2400542A1 (en) * 2009-02-23 2011-12-28 Sumitomo Bakelite Company Limited Method for producing semiconductor wafer assembly, semiconductor wafer assembly, and semiconductor device
EP2400541A1 (en) * 2009-02-23 2011-12-28 Sumitomo Bakelite Company Limited Semiconductor wafer assembly, method for producing semiconductor wafer assembly, and semiconductor device
JP5270349B2 (ja) * 2006-08-25 2013-08-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036384A (ja) * 1998-07-17 2000-02-02 Nec Corp 有機薄膜elデバイスの製造方法
JP2001257334A (ja) * 2000-03-10 2001-09-21 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP2005056999A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2006128648A (ja) * 2004-09-28 2006-05-18 Dainippon Printing Co Ltd 固体撮像装置およびその製造方法
JP2006147864A (ja) * 2004-11-19 2006-06-08 Fujikura Ltd 半導体パッケージ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036384A (ja) * 1998-07-17 2000-02-02 Nec Corp 有機薄膜elデバイスの製造方法
JP2001257334A (ja) * 2000-03-10 2001-09-21 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP2005056999A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2006128648A (ja) * 2004-09-28 2006-05-18 Dainippon Printing Co Ltd 固体撮像装置およびその製造方法
JP2006147864A (ja) * 2004-11-19 2006-06-08 Fujikura Ltd 半導体パッケージ及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5270349B2 (ja) * 2006-08-25 2013-08-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
WO2009022498A1 (ja) * 2007-08-10 2009-02-19 Murata Manufacturing Co., Ltd. 電子部品の製造方法
US8002942B2 (en) 2007-08-10 2011-08-23 Murata Manufacturing Co., Ltd. Method for manufacturing electronic component
JP5088373B2 (ja) * 2007-08-10 2012-12-05 株式会社村田製作所 電子部品の製造方法
US7985697B2 (en) 2008-04-17 2011-07-26 Electronics And Telecommunications Research Institute Wafer level package and method of fabricating the same
EP2400542A1 (en) * 2009-02-23 2011-12-28 Sumitomo Bakelite Company Limited Method for producing semiconductor wafer assembly, semiconductor wafer assembly, and semiconductor device
EP2400541A1 (en) * 2009-02-23 2011-12-28 Sumitomo Bakelite Company Limited Semiconductor wafer assembly, method for producing semiconductor wafer assembly, and semiconductor device
CN102326250A (zh) * 2009-02-23 2012-01-18 住友电木株式会社 半导体晶片接合体的制造方法、半导体晶片接合体和半导体装置
EP2400542A4 (en) * 2009-02-23 2013-03-27 Sumitomo Bakelite Co METHOD FOR PRODUCING A SEMICONDUCTOR WAFER ARRANGEMENT, SEMICONDUCTOR WAFER ARRANGEMENT AND SEMICONDUCTOR COMPONENT
EP2400541A4 (en) * 2009-02-23 2013-03-27 Sumitomo Bakelite Co SEMICONDUCTOR WAFER ASSEMBLY, METHOD FOR PRODUCING SEMICONDUCTOR WAFER ASSEMBLY, AND SEMICONDUCTOR DEVICE
JP2010230655A (ja) * 2009-03-04 2010-10-14 Denso Corp センサ装置およびその製造方法
WO2010113759A1 (ja) 2009-03-31 2010-10-07 住友ベークライト株式会社 樹脂スペーサー用フィルム、受光装置及びその製造方法、並びにmemsデバイス及びその製造方法

Similar Documents

Publication Publication Date Title
JP6746678B2 (ja) チップ埋め込み技術を用いるオープンキャビティパッケージ
US8104356B2 (en) Pressure sensing device package and manufacturing method thereof
US20050189635A1 (en) Packaged acoustic and electromagnetic transducer chips
US20070222008A1 (en) Method for manufacturing plastic packaging of mems devices and structure thereof
KR101066175B1 (ko) 전자장치 및 전자장치를 제조하기 위한 방법
US7791181B2 (en) Device structure with preformed ring and method therefor
US9324586B2 (en) Chip-packaging module for a chip and a method for forming a chip-packaging module
TWI676243B (zh) 晶片封裝結構及其製造方法
US11082028B2 (en) 3D-printed protective shell structures with support columns for stress sensitive circuits
JP2007189032A (ja) 中空封止型半導体装置の製造方法
WO2008018524A1 (en) Semiconductor device and its manufacturing method
US7829993B2 (en) Semiconductor apparatus
KR100818546B1 (ko) 이미지 센서 패키지 및 이의 제조방법
JPH08316496A (ja) 半導体装置の製造方法
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
JP2009193986A (ja) 半導体装置及びその製造方法
TW201201298A (en) Method for producing semiconductor components, and corresponding semiconductor component
JP2008047665A (ja) 固体撮像装置の製造方法、及び固体撮像装置
JP2018506171A (ja) 簡易に製造可能な電気部品及び電気部品の製造方法
JP2009176955A (ja) 半導体装置およびその製造方法
CN110573840B (zh) 传感器封装
KR20080051711A (ko) 반도체 칩 패키지 및 제조방법
JP2008124160A (ja) 半導体装置、その製造方法、およびそれを搭載したカメラモジュール
US20220068738A1 (en) Semiconductor device package having stress isolation and method therefor
JP2004340730A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080819

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110928