TWI676243B - 晶片封裝結構及其製造方法 - Google Patents

晶片封裝結構及其製造方法 Download PDF

Info

Publication number
TWI676243B
TWI676243B TW106132101A TW106132101A TWI676243B TW I676243 B TWI676243 B TW I676243B TW 106132101 A TW106132101 A TW 106132101A TW 106132101 A TW106132101 A TW 106132101A TW I676243 B TWI676243 B TW I676243B
Authority
TW
Taiwan
Prior art keywords
wafer
filling material
substrate
mold
cover plate
Prior art date
Application number
TW106132101A
Other languages
English (en)
Other versions
TW201838112A (zh
Inventor
李揚淵
Yang-yuan LI
皮孟月
Meng-yue PI
Original Assignee
大陸商蘇州邁瑞微電子有限公司
Microarray Microelectronics Corp., Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商蘇州邁瑞微電子有限公司, Microarray Microelectronics Corp., Ltd filed Critical 大陸商蘇州邁瑞微電子有限公司
Publication of TW201838112A publication Critical patent/TW201838112A/zh
Application granted granted Critical
Publication of TWI676243B publication Critical patent/TWI676243B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明涉及一種晶片封裝結構及其製造方法，晶片封裝結構主要包括基板、晶片、填充材料和硬質蓋板。基板具有相對設置的第一表面和第二表面。晶片包括功能面和與功能面相對設置的非功能面，晶片之非功能面安裝於基板之第一表面上。填充材料設置於基板之第一表面上並圍繞晶片。硬質蓋板覆蓋於晶片之功能面上。晶片、基板、填充材料和硬質蓋板具有互相匹配的熱膨脹係數。本發明相較先前技術能夠減少晶片翹曲。

Description

晶片封裝結構及其製造方法
本發明涉及熱封裝晶片領域，尤其涉及一種晶片封裝結構和構建該種封裝結構的製造方法。
晶片於封裝過程中，將固定有晶片之基板放入壓膜設備中，於壓膜設備中注入封裝料流體或熔融封裝料形成之流體來封裝晶片和基板，經冷卻後形成封裝模組。於某些應用需求中，需要於封裝模組之表面覆蓋硬質蓋板。於習知封裝技藝中，會使用粘接劑將硬質蓋板與晶片表面結合於一起，然後再採用高溫烘烤將粘接劑固化。
上述習知封裝方法之缺陷有：
1.工藝速度慢，效率低，步驟多包括表面清洗、上膠、貼蓋板、烘烤等步驟；
2.工藝不穩定，良率低；如粘接劑之厚度不穩定，導致最終產品表面不平整；如封裝材料之熱膨脹係數大於基板之熱膨脹係數大於晶片之熱膨脹係數，導致晶片高度不穩定，封裝表面產生內凹翹曲，於貼合硬質蓋板前需要先進行磨平。
針對上述習知技藝之缺陷，中國大陸專利申請：20510336488.X，名稱為：一種IC封裝方法及其封裝結構提出了一種新的封裝方法。該封裝方法中將晶片以陣列方式排布於基板上，並藉由焊線或矽通孔工藝使得晶片電性連接固定於基板上；將硬質蓋板預先放入壓膜設備中，撒入封裝料，再將固定有晶片之基板被放入壓膜設備，壓膜設備中熔融的封裝流體材料進入基板上晶片週邊空間，封裝材料還覆蓋晶片之表面，該部分封裝材料體積較少；因材料本身特性，封裝材料、基板、晶片和硬質蓋板之熱膨脹係數分別具有大（20ppm/℃）、中（10~15ppm/℃）、小（4ppm/℃）、小（小於10ppm/℃）之取值。因熱膨脹係數較大之封裝材料與熱膨脹係數小之晶片收縮速度不同而產生”W”型翹曲，即晶片之中心部分向外凸出，晶片與晶片之間的部分向內凹陷。於指紋晶片模組等應用中，翹曲之封裝材料能夠透過硬質蓋板之油墨層顯像出不均勻的色差，影響電子產品之美觀度和可靠性。
藉此，有必要提出一種可對晶片封裝過程中之翹曲問題進行改進的晶片封裝結構及其製造方法，並同時提高工藝速度改良和工藝穩定性。
為解決上述技術問題，本發明提供了一種可改善半導體封裝過程中之翹曲問題的晶片封裝結構及其製造方法。
為達到上述目的，本發明提供了一種晶片封裝結構，其包括：
基板，具有相對設置的第一表面和第二表面；
晶片，包括功能面和與功能面相對設置的非功能面，且所述晶片之非功能面安裝於所述基板之第一表面上；
填充材料，圍繞所述晶片設置於所述基板之第一表面上；
硬質蓋板，覆蓋於所述晶片之功能面上；
所述晶片、基板、填充材料和硬質蓋板具有互相匹配的熱膨脹係數。
優選地，所述晶片、基板、填充材料和硬質蓋板之熱膨脹係數小於15ppm/℃。
優選地，填充材料係晶片於封裝時藉由熔融的流體固化形成，所述晶片、基板、硬質蓋板和填充材料之熱膨脹係數小於15ppm/℃。
優選地，所述填充材料係預製之硬質結構。
優選地，所述預製之硬質結構上開設有用以收容所述晶片的孔。
優選地，還包括封裝料，密封設置於所述晶片、填充材料和硬質蓋板之間。
優選地，還包括封裝料，所述填充材料為顆粒狀填充物，所述封裝料於晶片封裝時熔融為流體，並且嵌入填充材料之間，再經固化後將填充材料、晶片和硬質蓋板密封固定於一起。
優選地，所述晶片、基板和硬質蓋板之熱膨脹係數小於10ppm/℃，所述封裝料之熱膨脹係數大於10ppm/℃小於15ppm/℃。
優選地，所述晶片之功能面設置有用於檢測指紋的電容傳感陣列，所述晶片與基板電性連接，且所述基板之第二表面設置焊盤。
為達到上述目的，本發明還提供了一種晶片封裝結構之製造方法，其包括以下步驟：
S1：對晶圓進行預處理，並將晶圓切割成複數單顆晶片；
S2：提供基板，所述基板具有相對設置的第一表面和第二表面，將一個或多個晶片電性連接固定於基板之第一表面上；
S3：提供硬質蓋板和填充材料，所述硬質蓋板包括朝向晶片之第一表面及與第一表面相對應的第二表面；
S4：將硬質蓋板、填充材料和固定有晶片之基板放入壓模設備中，使用封裝料將硬質蓋板、填充材料和固定有晶片之基板於壓模設備中一步成型完成封裝，得到晶片封裝結構。
優選地，所述填充材料係預製之硬質結構，其上開設有用於收容所述晶片的孔。
優選地，於所述步驟S4進行之前還包括：
於硬質蓋板、填充材料和固定有晶片之基板放入壓模設備前，預先將填充材料與基板之第一表面相貼合，並使所述一個或多個晶片收容於所述填充材料之孔內。
優選地，於所述步驟S4進行之前還包括：
於硬質蓋板、填充材料和固定有晶片之基板放入壓膜設備前，預先將填充材料與硬質蓋板之第一表面進行貼合。
優選地，所述步驟S4具體包括：
S41：於壓模設備之第一模具中貼入離型膜；
S42：於第一模具中之離型膜上放入硬質蓋板，第一表面朝上；
S43：於硬質蓋板之第一表面放置封裝料；
S44：將固定有晶片之基板固定於第二模具上；
S45：將第二模具和第一模具進行合模，抽真空並加溫，使封裝料固化形成封裝層；
S46：脫模得到晶片封裝結構。
優選地，所述步驟S4具體包括：
S41：於壓模設備之第一模具中貼入離型膜；
S42：於第一模具中之離型膜上放入硬質蓋板，第一表面朝上；
S43：將固定有晶片之基板固定於第二模具上；
S44：將第二模具和第一模具進行合模，抽真空並加溫，注入流體封裝料，使封裝料固化形成封裝層；
S45：脫模得到晶片封裝結構。
優選地，所述步驟S4具體包括：
S41：於壓模設備之第一模具中貼入離型膜；
S42：於第一模具中之離型膜上放入硬質蓋板，第一表面朝上；
S43：於硬質蓋板之第一表面上放置所述填充材料；
S44：將固定有晶片之基板固定於第二模具上；
S45：將第二模具和第一模具進行合模，抽真空並加溫，注入流體封裝料，使封裝料固化形成封裝層；
S46：脫模得到晶片封裝結構。
優選地，所述步驟S4具體包括：
S41：於壓模設備之第一模具中貼入離型膜；
S42：於第一模具中之離型膜上放入硬質蓋板，第一表面朝上；
S43：於硬質蓋板之第一表面上放置填充材料；
S44：於硬質蓋板之第一表面和所述填充材料表面放置封裝料；
S45：將固定有晶片之基板固定於第二模具上；
S46：將第二模具和第一模具進行合模，抽真空並加溫，使封裝料固化形成封裝層；
S47：脫模得到晶片封裝結構。
優選地，所述填充材料和封裝料為同一種材料並用於形成熔融的流體。
優選地，所述步驟S4具體包括：
S41：於壓模設備之第一模具中貼入離型膜；
S42：於第一模具中之離型膜上放入硬質蓋板，第一表面朝上；
S43：於硬質蓋板之第一表面放置填充材料；
S44：將固定有晶片之基板固定於第二模具上；
S45：將第二模具和第一模具進行合模，抽真空並加溫，使填充材料熔融固化；
S46：脫模得到晶片封裝結構。
優選地，所述步驟S4具體包括：
S41：於壓模設備之第一模具中貼入離型膜；
S42：於第一模具中之離型膜上放入硬質蓋板，第一表面朝上；
S43：將固定有晶片之基板固定於第二模具上；
S44：將第二模具和第一模具進行合模，抽真空並加溫，注入填充材料熔融形成的流體，使流體固化；
S45：脫模得到晶片封裝結構。
優選地，所述填充材料為顆粒狀填充物，所述步驟S4具體包括：
S41：於壓模設備之第一模具中貼入離型膜；
S42：於第一模具中之離型膜上放入硬質蓋板，第一表面朝上；
S43：於硬質蓋板之第一表面放置填充材料和封裝料；
S44：將固定有晶片之基板固定於第二模具上；
S45：將第二模具和第一模具進行合模，抽真空並加溫，使填充材料熔融固化；
S46：脫模得到晶片封裝結構。
優選地，所述步驟S2還包括將一個或多個晶片藉由打線工藝與基板電性連接。
優選地，還包括步驟S5：將完成封裝之結構進行切割，得到複數晶片封裝結構。
本發明之有益效果係：將填充材料圍繞晶片設置，另，該填充材料具有較低之熱膨脹係數，其會對熱膨脹係數較高之封裝料產生中和作用，使得除晶片、硬質蓋板、基板以及填充材料亦具有較低的熱膨脹係數，利用晶片之熱膨脹係數為4ppm/℃左右，填充材料和封裝料形成的填充整體之熱膨脹係數小於10ppm/℃，其能夠與熱膨脹係數較小之晶片、硬質蓋板和基板、填充材料相匹配，於固化過程中，上述晶片、硬質蓋板、基板和填充體具有相似的收縮速度，是以，不會產生工業上不可接受之翹曲或影響晶片模組成品之美觀度。
使用特殊壓模設備和工藝將晶片和硬質蓋板用封裝方式一步成型，免去了於習知技藝中封裝之後繁瑣的表面清洗、上膠、貼蓋板、烘烤等工藝，大大減少了工藝步驟，降低了工藝成本、並縮短了工藝流程時間；本發明中封裝料和硬質蓋板接觸無需脫模，封裝料可以完全不用脫模劑而大大提高粘接力，從而大大提高整個晶片封裝結構的機械強度和可靠性。
以下結合指紋感測器晶片封裝過程為例對本發明技術方案進行進一步詳細之說明，需要說明的係附圖僅係為了簡潔明瞭之展示本發明之技術思路；附圖中展示之結構係作為本發明之一種優選實施方案，不能理解為對本發明保護範圍之一種限制，除指紋傳感晶片，還可以用於其他半導體封裝工藝中，本發明之保護範圍以申請專利範圍第之內容為准，同時任何根據本發明精神旨意所做之更改或與本發明技術方案構成實質相同或者等同之技術方案均在本發明之保護範圍內。
實施例一
請參照圖1展示之係晶片封裝結構封裝完成後的剖面示意圖，其中用於安裝晶片3之基板2位於晶片3之底部，晶片3與基板2電性連接固定。基板2包括最上層之soldermask(阻焊層)，位於soldermask(阻焊層)下層之corelayer(金屬層)，和位於金屬層下層之soldermask(阻焊層)。soldermask(阻焊層)用於保護位於中間之corelayer(金屬層)，防止corelayer(金屬層)電路於焊接過程中發生短路等問題。基板2之厚度在100微米至300微米之間。所述晶片具有功能面31和與功能面31相對設置的非功能面32。功能面31設置有用以執行目標功能之電路，其包括用於感測指紋特性之傳感元器件和驅動電路。功能面31設置於晶片3之上層，以於用戶使用過程中接近待檢測目標手指。功能面31包括用於檢測之電容傳感陣列和用於驅動電容傳感陣列之驅動電路，於一些實施方式中還可能包括用於讀取和處理指紋圖像之功能電路或用於執行影像處理邏輯電路。基板2具有相對之第一表面21和第二表面22。其中，於基板2之第二表面22設置用於電連接之焊盤23，所述晶片3功能面31之電路輸出端與所述焊盤23電性連接，最終焊盤23與處理器或處理單元電性連接，處理器負責處理功能面31檢測到的指紋圖像。
晶片3之非功能面32電性連接於基板2之第一表面21上，晶片3藉由打線工藝與基板2電性連接，當然本領域所屬技術人員習知之晶片3還可以藉由TSV（矽通孔）工藝與基板2電性連接。
於基板2之第一表面21上設置有填充材料4。填充材料4圍繞於晶片3周圍，其厚度與晶片3之厚度大致相同，使得填充材料4之上表面41和晶片3之功能面31大致齊平。填充材料4之厚度與晶片3之厚度大致齊平只係本實施例中一種優選之實施方案，不係終局方案；於本發明另一些實施例中還可以採用填充材料4高於晶片3之方式（參照圖9a至圖10a）。填充材料4於填充時，儘量與所述晶片3無縫連接，使得於模具中封裝時，減少封裝料流入填充材料4和晶片3之間的縫隙34。儘量減少所述縫隙34作為本實施例一種優選的實施方式，不係終局方案。於另本發明一些實施方式中還可以預留一定縫隙供填充材料4或封裝料填充（參照圖9a至圖9b）。於晶片3和填充材料4之上表面41包括藉由封裝工藝形成的封裝層5。封裝層5之厚度保持在50微米至80微米之間，設置此厚度能夠防止封裝層5過厚造成指紋傳感陣列信號無法穿透。緊鄰封裝層5之上方設置硬質蓋板6。封裝層5連接固定硬質蓋板6和晶片3以及填充材料4。硬質蓋板6採用習知材料，例如本領域技術人員熟知之材料包括藍寶石、玻璃、陶瓷等具有高介電常數之材料，其具有相對設置之第一表面51和第二表面52。所述第一表面51覆蓋於所述晶片3之功能面31上，所述第二表面52用於承載用戶操作時手指之直接接觸，於硬質蓋板6之介隔下使用者手指與晶片3之功能面31之間形成測量電容。
為了減少晶片封裝結構於壓膜後固化過程中發生翹曲，所述晶片3、基板2、填充材料4和硬質蓋板6具有互相匹配之熱膨脹係數。熱膨脹係數之相互匹配係指各種用於封裝晶片之材料之熱膨脹係數之間的差異不係特別大；如晶片3係矽晶圓製作而成，其熱膨脹係數固定為4ppm/℃左右，相應地，為匹配晶片3之熱膨脹係數，選用熱膨脹係數小於15ppm/℃之硬質蓋板6、填充材料4、基板2和用於形成封裝層5之封裝料53。還可以進一步優化上述選擇方案，將硬質蓋板6、填充材料4和基板2之選擇範圍控制於熱膨脹係數小於10ppm/℃之材料，將用於形成封裝層5之封裝料53之選擇範圍控制在大於10ppm/℃小於15ppm/℃之材料，如是，於某些技術方案中混合了顆粒狀之填充材料4（參照圖10a），填充材料4和封裝層5形成之填充體中和了填充材料4和封裝層5之熱膨脹係數，整體表現出較低之熱膨脹係數，還可以藉由控制填充材料4所占之比例來控制熱填充體之膨脹係數。
請參閱第11圖，上述指紋傳感晶片封裝結構按照如下步驟進行封裝：
S1：對晶圓進行預處理，並將晶圓切割成複數單顆晶片3；
S2：提供基板2，所述基板2具有相對設置之第一表面21和第二表面22，將一個或多個晶片3電性連接固定於基板2之第一表面21上；
S3：提供硬質蓋板6和填充材料4，所述硬質蓋板6包括朝向晶片3之第一表面61及與第一表面61相對之第二表面62；
S4：將硬質蓋板6、填充材料4和固定有晶片3之基板2放入壓模設備中，使用封裝料53將硬質蓋板6、填充材料4和固定有晶片3之基板2於壓模設備中一步成型完成封裝，得到晶片封裝結構。
步驟S1中進一步包括，
S11：於晶圓表面貼減薄膜；
S12：對晶圓進行減薄；
S13：去除晶圓表面的減薄膜；
S14：於晶圓背面貼切割膜；
S15：將晶圓切割成複數單顆晶片3。
S11-S15係本領域習知之技術方案，顯然本領域所屬技術人員可以對其中之處理步驟進行調整，只要能夠達成減薄晶片3之技術方案均係本發明實施方式。
於步驟S2中具體包括：首先，準備基板2，優選熱膨脹係數小於15ppm/℃之基板2，並將基板2進行烘烤;然後用固晶材料(貼片膠)將晶片3貼至基板2上，多個晶片3以行列對齊方式排列成矩陣，晶片3之間保持均勻間距，然後烘烤貼片膠，晶片3即可固定於基板2上；然後於基板2和晶片3之間進行打線(WireBonding)，其目的係於晶片3和基板2之間建立電性連接以傳遞指紋傳感信號。打線前可以對晶片3和基板2表面進行等離子清洗；等離子清洗完成後進行打線，本實施例中金線優選地為合金線或銅線；打線完成後可再次對晶片3和基板2表面進行等離子清洗。
除了打線工藝，還可以採用tsv（矽通孔）工藝電性連接晶片3和基板2，基板2藉由設置於第二表面22之焊盤23輸出信號。
於步驟S3中進一步包括：
準備高介電常數之硬質蓋板6（參照圖1或圖2），硬質蓋板6可為高介電常數玻璃，也可以為藍寶石玻璃或陶瓷等本領域所屬技術人員習知之材料，通常於所述硬質蓋板6之第二表面覆蓋有油墨層，以阻隔晶片3模組內部之元件被用戶窺視。於本實施方式中所述藍寶石或玻璃或陶瓷優選熱膨脹係數小於15ppm/℃，本領域所屬技術人員選用其他可替代材料時，其熱膨脹係數也應當小於15ppm/℃。本實施例中硬質蓋板6係平面結構，放入封裝模具之前還需對硬質蓋板6之反面進行等離子清洗，以保證封裝料53對硬質蓋板6之粘接力，清洗完成之標準為硬質蓋板6反面之水滴接觸角應小於或等於30度。
準備填充材料4，填充材料4包括預製之硬質結構，填充材料4呈平面結構，填充材料4係熱膨脹係數小於15ppm/℃之材料，例如可以係玻璃纖維；也可以係熱膨脹係數小於15ppm/℃之複合材料，如，可以係熱膨脹係數高之材料與熱膨脹係數低之材料複合形成。請參照圖3，填充材料4之厚度與晶片3之厚度大致相同，其上設置有收容晶片3之孔43，孔43之大小和形狀以及位置與晶片3相同。於步驟S4中將硬質蓋板6、填充材料4和固定有晶片3之基板2放入壓模設備中，使用封裝料53將硬質蓋板6、填充材料4和固定有晶片3之基板2於壓模設備中一步成型完成封裝，得到晶片封裝結構。
於硬質蓋板6、填充材料4和固定有晶片3之基板2放入壓膜設備前，預先將預製之硬質結構6、填充材料4與基板2之第一表面21相貼合，並使所述一個或多個晶片3收容於填充材料4之孔43內，填充材料4與基板2之第一表面21貼合，可使用本領域所屬技術人員習知之技術進行貼合，例如使用晶固膠貼合。
參照圖4a圖至圖4h圖所示，於上述填充材料4和基板2貼合後進一步進行步驟：
S41：於壓模設備1之第一模具11中貼入離型膜15；具體地，參照圖4a-4b，壓膜設備1包括第一模具11和第二模具12，第一模具11包括支撐模111和壓合模112，第一模具11和第二模具12形成封裝腔123，於第一模具11貼入離型膜15。離型膜15被固定於支撐模111和壓合模112上，離型膜15用於承托封裝料53顆粒和硬質蓋板6。離型膜15之用途係於完成壓膜固化後形成之晶片封裝結構易於從模具中脫出。
S42：於第一模具11中之離型膜15上放入硬質蓋板6，第一表面61朝上；具體地，參圖4c所示，於第一模具11中離型膜15之上方放入硬質蓋板6，第一表面61朝上，硬質蓋板6之尺寸應剛好符合封裝腔123之尺寸，硬質蓋板6之第二表面62與離型膜15上表面接觸。
S43：於硬質蓋板6之第一表面61上放置所述封裝料顆粒；具體地，參圖4d所示，於硬質蓋板6之第一表面61放置顆粒狀的封裝料，該封裝料53顆粒為高介電常數封裝料，可以包括本領域習知之塑封料或本領域所屬技術人員習知之其他替代原料，優選地，封裝料53顆粒之熱膨脹係數與晶片3之熱膨脹係數近似，但小於15ppm/℃，例如可選大於10ppm/℃小於15ppm/℃之封裝料53。
S44：將固定有晶片3之基板2固定於第二模具12上；具體地，參圖4e所示，將電性連接固定有晶片3之基板2固定於第二模具12之第二模腔121內（參照圖4a），基板2與第二模具固定安裝，晶片3之功能面31朝向硬質蓋板6。基板2上貼合之填充材料4隨著基板2被固定於第二模具12之第二模腔121內，所述的基板2與第二模腔121之固定為非永久性固定，其於晶片封裝模組脫模時可以與第二模腔121脫離。
S45：將第二模具12和第一模具11進行合模，抽真空並加溫，使封裝料53顆粒固化形成封裝層5；具體地，參照圖4f和圖4g，將第一模具11和第二模具12進行沿著圖中箭頭指示之方向進行合模，抽真空並加溫至170℃~180℃，使封裝料53顆粒熔融，並對第一模具11和第二模具12進行壓膜，使封裝料53顆粒壓縮後固化成型。
S46：脫模得到晶片封裝結構。
通常，於先前封裝工藝中，封裝料53顆粒需要加入少量脫模劑(蠟，矽油等)以便脫模，惟，該種少量的脫模劑會影響對晶片3表面和內部的粘接力。於本實施例中，使用離型膜15代替先前之脫模劑，封裝料53顆粒和硬質蓋板6接觸無需脫模，是故，封裝料53顆粒可以完全不用脫模劑而大大提高粘接力，從而大大提高整個封裝結構之機械強度和可靠性。
參照圖4h，封裝完成後之整版晶片結構於脫模膜之作用下從模具中脫出。
冷卻後將封裝後之基板2從封裝模具1中取出，並藉由切割工藝將基板2、晶片3和填充材料4切割形成獨立的晶片封裝模組。
進一步對上述壓膜設備和壓膜過程中設備之部件配合關係和工作狀態描述如下：
繼續參照圖4f和圖4g，第一模具11包括用於承托第二模具12之支撐模111和用於推動施壓成型之壓合模112。壓合模112呈柱體狀，設置於支撐模111之內部。所述支撐模111內部形成與壓合模112輪廓相同之腔體14，以容納壓合模112，壓合模112可於支撐模111內腔體14內往復運動，腔體14與抽真空設備連通（圖中未示出）。典型地，所述支撐模111係環形柱體，所述壓合模112係圓柱體，所述支撐模111或壓合模112與動力裝置連接（圖中未示出），動力裝置可推動支撐模111和壓合模112相對運動。
繼續參照圖4f和圖4g，進行晶片封裝時，抽真空設備將封裝腔123內部抽真空，封裝料53顆粒藉由第一模具11之加熱裝置(圖中未示出)加熱熔融，支撐模111和第二模具12固定基板2之邊緣，壓合模112沿著支撐模111內部向上移動，基板2之主體部分被浸沒於熔融狀態下之封裝料53顆粒中，最終於晶片3之功能面31外側形成封裝層5。
壓合模112還包括緩衝機構16，兩緩衝機構16設置於壓合模112徑向最外側之收容空間113內，所述緩衝機構16呈“L”型，其中主體部分與收容空間113之頂部大小匹配，收容空間113之形狀與緩衝機構16之外形相匹配，以使得緩衝機構16能夠於收容空間113內往復運動，其中包括用於收容設置於所述緩衝機構16之底部以支撐所述緩衝機構往復運動之彈簧163的第一收容空間115，還包括設置於第一收容空間115上方並連通封裝腔123和第一收容空間115的第二收容空間114。所述緩衝機構16之延伸部設置於第二收容空間114內部，第一收容空間115與第二收容空間114形成L形空間，防止緩衝機構16意外脫出。
當封裝腔123中之封裝料53顆粒過多時，由於封裝料53顆粒處於熔融液態，其於壓合模112之擠壓作用下流轉到第二收容空間114內，並擠壓緩衝結構16向下移動填充於緩衝結構16空出的部分第二收容空間114處，封裝料53顆粒固化成型後於封裝後整板兩側形成高出封裝表面之餘料塊，可於脫模後藉由切割步驟去除。
進一步對填充材料4減小翹曲之原理進行闡述：
於上述封裝過程中：於步驟S41至S46中，為了減少封裝料53顆粒冷卻固化過程中因不同材料熱膨脹係數(CTE)不同導致不同材料收縮量不同，進而導致固化後模組表面翹曲的現象，於選擇填充材料4時應當選擇與基板2和晶片3之熱膨脹係數(CTE)相近的材料，其中晶片3之熱膨脹係數係4ppm/℃，其係由於晶片3由矽晶體製作而成的特性決定，為與晶片3之熱膨脹係數匹配，優選地，填充材料4之熱膨脹係數小於15ppm/℃，以4ppm/℃-6ppm/℃為最佳選擇。又，硬質蓋板6也應當選擇熱膨脹係數與晶片3接近的材料，優選地，硬質蓋板6之熱膨脹係數小於15ppm/℃，以4ppm/℃-6ppm/℃為最佳。
參照圖4h，典型的封裝料53顆粒之熱膨脹係數為15-20ppm/℃，藉此封裝過程中封裝料53之收縮量大於晶片3和填充材料4的收縮量T。收縮量T之計算公式係h1*(c1-c2)a/p，其中h1代表材料層之厚度；c1、c2分別代表封裝時之溫度和冷卻後之溫度；a代表熱膨脹係數；p係單位換算常量。填充材料4、晶片3和封裝料53於注塑封裝時和冷卻後之溫差都係c1-c2，單位換算常量p不變；藉此，基板2、填充材料4、晶片3和封裝料53之收縮量依賴材料之原始高度h1和熱膨脹係數a；於封裝壓膜後，封裝料53顆粒冷卻過程中封裝料53顆粒逐漸固化於填充層和晶片3之上層（參照圖1），填充材料4之厚度和晶片3之厚度相等，填充材料4優選玻璃纖維，因為玻璃纖維之熱膨脹係數可選的範圍大，藉此可選擇與晶片3熱膨脹係數相等或近似，例如4ppm/℃-6ppm/℃。於封裝冷卻過程中，晶片3高度方向上收縮量和填充材料4之收縮量相等或幾乎相等，兩者收縮之速度也幾近相同；進一步地解釋，於高度方向上晶片3和封裝料53顆粒之收縮總量T1=h1*(c1-c2)a/p+h2*(c1-c2)b/p，相似地，於剖面方向上，封裝層5和填充材料4產生之收縮總量係T2=h3*(c1-c2)e/p+h2*(c1-c2)b/p。兩等式共有部分h2*(c1-c2)b/p表示封裝層5的收縮高度，兩等式區別部分中除熱膨脹係數部分h1*(c1-c2)/p=h3*(c1-c2)/p，晶片3熱膨脹係數a≈e（填充材料熱膨脹係數）致使h1*(c1-c2)a/p≈h3*(c1-c2)e/p，藉此封裝層位於晶片3上方部分因收縮下降的高度T1與位於填充材料4上部分因收縮下降的高度近似等於T2，即T1≈T2，致使封裝料於冷卻後也表面能夠保持平整不翹曲。
本發明設置晶片3之厚度h1與填充材料4之厚度h3相等，兩者之厚度於20um至400um的範圍內，選擇熱膨脹係數與晶片3相同或近似的材料作為填充材料4，例如選用熱膨脹係數為4左右的玻璃纖維層作為填充材料4。於厚度相同熱膨脹係數相同或相近的情況下，晶片3和填充材料4從模具封裝溫度下降到室溫時的收縮量相同，封裝層5於晶片3和填充材料4形成之平面上，藉此封裝層5於冷卻收縮的過程中仍然能過夠保持其上表面平整不出現翹曲的情況，能夠保持指紋晶片之美觀度，又提高工藝水準。
另，先前晶片封裝工藝中，硬質蓋板6需要於封裝之後用各種粘接劑粘接於封裝層5上或係封裝層5周圍，以起到保護封裝層5、隔絕電訊號、或者其他的特殊作用。而本發明用特殊的壓模設備和工藝將晶片和硬質蓋板6用封裝的方式一步成型，免去了於先前技藝中封裝後之繁瑣的表面清洗、上膠、貼蓋板、烘烤等工藝，大大減少了工藝步驟。較少的工藝步驟意味著更低的成本，更少的過程工藝損失，更短的工藝流程時間。通常於先前封裝工藝中，封裝料53需要加入少量的脫模劑(蠟，矽油等)以便脫模，惟，少量的脫模劑會影響對晶片3表面和內部的粘接力。然，本發明封裝料53顆粒和硬質蓋板6接觸無需脫模，是故，封裝料53顆粒可以完全不用脫模劑而大大提高粘接力，從而大大提高整個晶片封裝結構的機械強度和可靠性。
實施例二
參照圖5a和圖5b，與實施例一相比，區別技術方案在於步驟S4。
首先，於硬質蓋板6、填充材料4和固定有晶片3的基板2放入壓膜設備前，預先將填充材料4和硬質蓋板6進行貼合。隨後進行S4步驟：
S41：於壓模設備之第一模具11中貼入離型膜15；
S42：於第一模具中之離型膜15上放入硬質蓋板6，第一表面61朝上；
S43：於硬質蓋板6之第一表面61放置封裝料53顆粒；
S44：將固定有晶片3之基板2固定於第二模具12上；
S45：將第二模具12和第一模具11進行合模，抽真空並加溫，使封裝料53顆粒固化形成封裝層5；
S46：脫模得到晶片3封裝結構。
其餘結構及封裝方法均與實施例一相同，不再進行贅述。
實施例三
參照圖6a和圖6b，其與實施例一或實施例二之區別在於步驟S4，封裝料53顆粒不係預先放置在壓模設備1中而係抽真空加溫後注入的流體封裝料53，S4具體包括如下步驟：
S41：於壓模設備之第一模具中貼入離型膜15；
S42：於第一模具11中之離型膜上放入硬質蓋板6，第一表面61朝上；
S43：將固定有晶片4之基板2固定於第二模具12上；
S44：將第二模具12和第一模具11進行合模，抽真空並加溫，注入流體封裝料53顆粒，使封裝料53固化形成封裝層5；
S45：脫模得到晶片封裝結構。
其餘結構及封裝方法均與實施例一相同，不再進行贅述。
實施例四
參照圖6b（與填充材料和硬質蓋板貼合的情形共用），其與實施例一或實施例二不同在於，於進行步驟S4前填充材料4不預先與基板2或硬質蓋板6貼合；另，封裝料53顆粒不係預先放置於壓模設備1中，而係抽真空加溫後注入流體的封裝料53，具體地，包括以下步驟：
S41：於壓模設備1之第一模具11中貼入離型膜15；
S42：於第一模具11中之離型膜15上放入硬質蓋板6，第一表面朝61上；
S43：於硬質蓋板第一表面62上放置所述填充材料4；
S44：將固定有晶片3的基板2固定於第二模具12上；
S45：將第二模具12和第一模具11進行合模，抽真空並加溫，注入流體封裝料53顆粒，使封裝料53固化形成封裝層5；
S46：脫模得到晶片封裝結構。
其餘結構及封裝方法均與實施例一相同，不再進行贅述。
實施例五
參照圖5a和圖5b（與填充材料和硬質蓋板貼合的情形共用），其與實施例一或實施例二相比，區別在於步驟S4，填充材料4不與基板2或者硬質蓋板6進行任何預先貼合，S4步驟如下：
S41：於壓模設備1之第一模具11中貼入離型膜15；
S42：於第一模具11中之離型膜15上放入硬質蓋板6，第一表面61朝上；
S43：於硬質蓋板6第一表面61上放置所述填充材料4；
S44：於硬質蓋板6之第一表面61和所述填充材料4表面放置封裝料53顆粒；
S45：將固定有晶片3之基板2固定於第二模具12上；
S46：將第二模具12和第一模具11進行合模，抽真空並加溫，使封裝料53顆粒固化形成封裝層5；
S47：脫模得到晶片封裝結構。其餘結構及封裝方法均與實施例一相同，在此不再進行贅述。
需要注意的係，填充材料4在此實施例中有兩種選擇：其一係填充材料4係一種預製的硬質結構（參照圖3），此種情況封裝後晶片結構與實施例一結構類似；其二填充材料4係顆粒料或粉末微粒（例如金屬氧化物等），然，填充材料係不可熔融的固態顆粒，其形成的微粒嵌於封裝層5中（參照圖10a和圖10b）。
實施例六
參照圖7a至圖7c，與實施例一或實施例二相比，區別技術方案在於步驟S4，所述填充材料4用於形成熔融的流體而不係預製的硬質結構、填充材料同時起到封裝料53封裝的作用。
S4具體包括以下步驟：
S41：於壓模設備之第一模具11中貼入離型膜15；
S42：於第一模具11中之離型膜15上放入硬質蓋板6，第一表面61朝上；
S43：於硬質蓋板6的第一表面61放置填充材料4；
S44：將固定有晶片3的基板2固定於第二模具12上；
S45：將第二模具12和第一模具11進行合模，抽真空並加溫，使填充材料4熔融料固化；
S46：脫模得到晶片封裝結構。
參照圖9a和圖9b中脫模後得到的晶片封裝結構，填充材料4和封裝層5合為同一層填充料為單一的粉末料或顆粒。另，於步驟S43中，本領域所屬技術人員易於想到可以於填充材料4中混合封裝料53顆粒，以形成一種混合的粉末或顆粒料作為替代方案。填充材料4之形態可以為可熔融的顆粒或粉末狀，也可以係一種預製的硬質結構。惟，與實施例一不同之處在於硬質結構可於步驟S45熔融成為流體後再重新固化。
其餘結構及封裝方法均與實施例一相同，在此不再進行贅述。
實施例七
參照圖7c（與填充材料用於形成熔融的流體的情形共用），與實施例六相比區別在於，填充材料4不係預先放置於硬質蓋板6上，而係於合模抽真空並加溫後注入的流體填充材料，S4具體地包括以下步驟：
S41：於壓模設備之第一模具11中貼入離型膜15；
S42：於第一模具中11的離型膜15上放入硬質蓋板6，第一表面61朝上；
S43：將固定有晶片3的基板2固定於第二模具12上；
S44：將第二模具12和第一模具11進行合模，抽真空並加溫，注入填充材料熔融形成的流體，使流體固化；
S45：脫模得到晶片封裝結構。
參照圖9a和圖9b脫模後得到的晶片封裝結構，填充材料4和封裝層5合為同一層，另，於步驟S45，本領域技術人員易於想到注入混合有填充材料4和封裝料53顆粒的混合流體作為替代方案。
其餘結構及封裝方法均與實施例六相同，在此不再進行贅述。
實施例八
參照圖8a至圖8b中展示的單顆晶片模組和整板結構剖面圖，其中包括硬質蓋板6、填充材料4、封裝層5和基板2。與實施例一之區別在於，於填充材料4收容晶片之孔43（參照圖1）之側壁和晶片3之側壁之間預留一縫隙34，可根據實際需求適當擴大所述縫隙34，例如可擴大所述縫隙用於收容晶片3和基板2之間的打線。其可藉由實施例一中描述之封裝方法獲得。
實施例九
參照圖9a至圖9b中展示的單顆晶片模組和整板結構剖面圖，與實施例一的區別在於，填充材料4係藉由熔融的填充材料形成的，又，填充材料4作為封裝料53使用固定覆蓋晶片3的硬質蓋板6，本實施例晶片模組和整版結構可藉由實施例六和實施例七中披露之方法獲得。
實施例十
與實施例五相比，區別係填充材料4係顆粒料。惟，填充材料4係不可熔融的固態顆粒，其形成的微粒嵌在封裝層5中，具體地包括以下步驟：
S41：於壓模設備之第一模具11中貼入離型膜15；
S42：於第一模具11中之離型膜15上放入硬質蓋板6，第一表面61朝上；
S43：於硬質蓋板6的第一表面61放置填充材料4和封裝料53；
S44：將固定有晶片3的基板2固定於第二模具12上；
S45：將第二模具12和第一模具11進行合模，抽真空並加溫，使填充材料4熔融固化；
S46：脫模得到晶片封裝結構。
參照圖10a和圖10b，固化後之填充材料4嵌於封裝層5中，其形成微粒均勻分佈於封裝層5內，填充材料4具有較低的熱膨脹係數（4ppm/℃-6ppm/℃），封裝料53顆粒具有較高的熱膨脹係數（20ppm/℃），兩者形成之填充體對外表現出的熱膨脹係數較小（小於15ppm/℃），為了更好地適應具體應用，可以藉由控制填充材料4之參雜比例控制填充體之熱膨脹係數，相應地，參雜愈多之填充材料4，填充體之熱膨脹係數愈低，相反則愈高。
2‧‧‧基板
21‧‧‧第一表面
22‧‧‧第二表面
23‧‧‧焊盤
3‧‧‧晶片
31‧‧‧功能面
32‧‧‧非功能面
34‧‧‧縫隙
4‧‧‧填充材料
41‧‧‧上表面
43‧‧‧孔
5‧‧‧封裝層
51‧‧‧第一表面
52‧‧‧第二表面
53‧‧‧封裝料
6‧‧‧硬質蓋板
61‧‧‧第一表面
62‧‧‧第二表面
1‧‧‧壓模設備
11‧‧‧第一模具
15‧‧‧離型膜
12‧‧‧第二模具
121‧‧‧第二模腔
111‧‧‧支撐模
14‧‧‧腔體
112‧‧‧壓合模
113‧‧‧收容空間
115‧‧‧第一收容空間
114‧‧‧第二收容空間
16‧‧‧緩衝機構
163‧‧‧彈簧
123‧‧‧封裝腔
圖1係封裝完成後單一晶片和填充材料剖面示意圖。 圖2係封裝完成後整塊基板和多個晶片封裝剖面結構示意圖。 圖3係預製之硬質結構、填充材料與固定有晶片之基板之分解示意圖。 圖4a圖至圖4h圖係本發明實施例一中晶片封裝結構之封裝過程示意圖。 圖5a圖至圖5b係實施例二中晶片封裝之部分流程示意圖，為簡潔表示圖5a圖和圖5b同時作為實施例五之示意圖。 圖6a至圖6b係實施例三中晶片封裝之部分流程示意圖，為了簡潔表示，圖6b又作為實施例四之示意圖。 圖7a至圖7c係實施例六晶片封裝之部分流程示意圖，其展示壓膜設備合模後，加溫抽真空後填充材料和封裝料之流體狀態，為簡潔表示，圖7c又作為實施例七之示意圖。 圖8a至圖8b係實施例八中晶片封裝完成後晶片封裝結構之剖面示意圖。 圖9a至圖9b係實施例九中晶片封裝完成後封裝結構之剖面示意圖。 圖10a至圖10b係實施例十中晶片封裝完成後封裝結構之剖面示意圖，為簡潔表示又作為實施例五之示意圖。 圖11係本發明晶片封裝結構之製造方法流程圖。

Claims (14)

  1. 一種晶片封裝結構之製造方法，包括以下步驟：S1：對晶圓進行預處理，並將晶圓切割成複數單顆晶片；S2：提供基板，所述基板具有相對設置的第一表面和第二表面，將一個或多個晶片電性連接固定於基板之第一表面上；S3：提供硬質蓋板和填充材料，所述硬質蓋板包括朝向晶片的第一表面及與第一表面相對應的第二表面；S4：將硬質蓋板、填充材料和固定有晶片之基板放入壓模設備中，使用封裝料將硬質蓋板、填充材料和固定有晶片的基板於壓模設備中一步成型完成封裝，得到晶片封裝結構；所述S4步驟包括：S41：於壓模設備之第一模具中貼入離型膜；S42：於第一模具中之離型膜上放入硬質蓋板，第一表面朝上；S43：於硬質蓋板之第一表面放置封裝料；S44：將固定有晶片的基板固定於第二模具上；S45：將第二模具和第一模具進行合模，抽真空並加溫，使封裝料固化形成封裝層；S46：脫模得到晶片封裝結構；其中，所述填充材料於合模之前環繞設置於所述晶片周圍。
  2. 如申請專利範圍第1項所述之晶片封裝結構之製造方法，其中所述填充材料係預製的硬質結構，其上開設有收容所述晶片的孔。
  3. 如申請專利範圍第2項所述之晶片封裝結構之製造方法，其中於硬質蓋板、填充材料和固定有晶片的基板放入壓模設備前，預先將填充材料與基板之第一表面相貼合，並使所述一個或多個晶片收容於所述填充材料的孔內。
  4. 如申請專利範圍第2項所述之晶片封裝結構之製造方法，其中於硬質蓋板、填充材料和固定有晶片的基板放入壓膜設備前，預先將填充材料與硬質蓋板之第一表面進行貼合。
  5. 一種晶片封裝結構之製造方法，包括以下步驟：S1：對晶圓進行預處理，並將晶圓切割成複數單顆晶片；S2：提供基板，所述基板具有相對設置的第一表面和第二表面，將一個或多個晶片電性連接固定於基板之第一表面上；S3：提供硬質蓋板和填充材料，所述硬質蓋板包括朝向晶片的第一表面及與第一表面相對應的第二表面；S4：將硬質蓋板、填充材料和固定有晶片之基板放入壓模設備中，使用封裝料將硬質蓋板、填充材料和固定有晶片的基板於壓模設備中一步成型完成封裝，得到晶片封裝結構；所述S4步驟具體包括：S41：於壓模設備之第一模具中貼入離型膜；S42：於第一模具中之離型膜上放入硬質蓋板，第一表面朝上；S43：將固定有晶片的基板固定於第二模具上；S44：將第二模具和第一模具進行合模，抽真空並加溫，注入流體封裝料，使封裝料固化形成封裝層；S45：脫模得到晶片封裝結構；其中，所述填充材料於合模之前環繞設置於所述晶片周圍或者合模之後與封裝料共同注入壓膜設備中。
  6. 如申請專利範圍第5項所述之晶片封裝結構之製造方法，其中所述填充材料於合模之前環繞設置於所述晶片周圍時，所述填充材料係預製的硬質結構，其上開設有收容所述晶片的孔。
  7. 如申請專利範圍第6項所述之晶片封裝結構之製造方法，其中於硬質蓋板、填充材料和固定有晶片的基板放入壓模設備前，預先將填充材料與基板之第一表面相貼合，並使所述一個或多個晶片收容於所述填充材料的孔內；或者於硬質蓋板、填充材料和固定有晶片的基板放入壓膜設備前，預先將填充材料與硬質蓋板之第一表面進行貼合。
  8. 如申請專利範圍第5項所述之晶片封裝結構之製造方法，其中所述填充材料和封裝料為同一種材料並用於形成熔融的流體。
  9. 一種晶片封裝結構之製造方法，包括以下步驟：S1：對晶圓進行預處理，並將晶圓切割成複數單顆晶片；S2：提供基板，所述基板具有相對設置的第一表面和第二表面，將一個或多個晶片電性連接固定於基板之第一表面上；S3：提供硬質蓋板和填充材料，所述硬質蓋板包括朝向晶片的第一表面及與第一表面相對應的第二表面；S4：將硬質蓋板、填充材料和固定有晶片之基板放入壓模設備中，使用封裝料將硬質蓋板、填充材料和固定有晶片的基板於壓模設備中一步成型完成封裝，得到晶片封裝結構；其中所述填充材料為顆粒狀填充物，所述步驟S4具體包括：S41：於壓模設備之第一模具中貼入離型膜；S42：於第一模具中之離型膜上放入硬質蓋板，第一表面朝上；S43：於硬質蓋板之第一表面放置填充材料和封裝料；S44：將固定有晶片的基板固定於第二模具上；S45：將第二模具和第一模具進行合模，抽真空並加溫，使填充材料熔融固化；S46：脫模得到晶片封裝結構。
  10. 如申請專利範圍第1項至第9項中任意一項所述之晶片封裝結構之製造方法，其中所述步驟S2還包括將一個或多個晶片藉由打線工藝與基板電性連接。
  11. 如申請專利範圍第1項至第9項中任意一項所述之晶片封裝結構之製造方法，其中還包括步驟S5：將完成封裝的結構進行切割，得到複數封裝的晶片封裝結構。
  12. 如申請專利範圍第1項至第9項任一項所述之晶片封裝結構之製造方法，其中所述晶片、基板、填充材料和硬質蓋板之熱膨脹係數小於15ppm/℃。
  13. 如申請專利範圍第1項至第9項任一項所述之晶片封裝結構之製造方法，其中所述晶片、基板和硬質蓋板之熱膨脹係數小於10ppm/℃，所述封裝料之熱膨脹係數大於10ppm/℃小於15ppm/℃。
  14. 如申請專利範圍第1項至第9項任一項所述之晶片封裝結構之製造方法，其中所述晶片之功能面設置有用於檢測指紋之電容傳感陣列，所述晶片與基板電性連接，且所述基板之第二表面設置焊盤。
TW106132101A 2016-12-21 2017-09-19 晶片封裝結構及其製造方法 TWI676243B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201611192303.3A CN108231700B (zh) 2016-12-21 2016-12-21 芯片封装结构和方法
??201611192303.3 2016-12-21

Publications (2)

Publication Number Publication Date
TW201838112A TW201838112A (zh) 2018-10-16
TWI676243B true TWI676243B (zh) 2019-11-01

Family

ID=62624379

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106132101A TWI676243B (zh) 2016-12-21 2017-09-19 晶片封裝結構及其製造方法

Country Status (3)

Country Link
CN (1) CN108231700B (zh)
TW (1) TWI676243B (zh)
WO (1) WO2018113356A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718801B (zh) * 2019-12-06 2021-02-11 矽品精密工業股份有限公司 電子封裝件之製法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346416A (zh) * 2018-09-26 2019-02-15 广西桂芯半导体科技有限公司 一种芯片封装方法
CN110581109A (zh) * 2019-08-07 2019-12-17 广东芯华微电子技术有限公司 一种多芯片嵌入式异构封装结构及其制造方法
CN110571197A (zh) * 2019-08-07 2019-12-13 广东芯华微电子技术有限公司 一种多芯片嵌入式abf封装结构及其制造方法
CN110466106A (zh) * 2019-08-08 2019-11-19 中国商用飞机有限责任公司北京民用飞机技术研究中心 一种传感器安装结构及传感器安装方法
CN112117203A (zh) * 2019-10-23 2020-12-22 中芯集成电路（宁波）有限公司上海分公司 封装方法及封装结构
CN114823549B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法
CN114823550B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种适于批量生产的芯片封装结构及封装方法
CN114823552B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种适于批量生产的高可靠芯片封装结构及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200725858A (en) * 2005-12-30 2007-07-01 Advanced Semiconductor Eng Method and device for preventing warpage of a substrate strip during semiconductor packaging and the substrate strip
TW201533841A (zh) * 2013-12-16 2015-09-01 Intel Corp 反向奈米結構電介質層
TW201628140A (zh) * 2014-10-19 2016-08-01 英帆薩斯公司 具有可調整熱膨脹係數的複合介面材料

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356218A (ja) * 2003-05-27 2004-12-16 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP4382030B2 (ja) * 2005-11-15 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
CN101609817A (zh) * 2008-06-19 2009-12-23 矽品精密工业股份有限公司 半导体封装装置、半导体封装结构及其制法
TWI540709B (zh) * 2012-12-28 2016-07-01 群豐科技股份有限公司 光電封裝體及其製造方法
US9935090B2 (en) * 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
CN104637892B (zh) * 2015-01-27 2017-11-24 华进半导体封装先导技术研发中心有限公司 指纹识别模组的封装结构及其封装方法
CN105098030A (zh) * 2015-06-17 2015-11-25 苏州迈瑞微电子有限公司 一种ic封装方法及其封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200725858A (en) * 2005-12-30 2007-07-01 Advanced Semiconductor Eng Method and device for preventing warpage of a substrate strip during semiconductor packaging and the substrate strip
TW201533841A (zh) * 2013-12-16 2015-09-01 Intel Corp 反向奈米結構電介質層
TW201628140A (zh) * 2014-10-19 2016-08-01 英帆薩斯公司 具有可調整熱膨脹係數的複合介面材料

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718801B (zh) * 2019-12-06 2021-02-11 矽品精密工業股份有限公司 電子封裝件之製法

Also Published As

Publication number Publication date
TW201838112A (zh) 2018-10-16
CN108231700A (zh) 2018-06-29
WO2018113356A1 (zh) 2018-06-28
CN108231700B (zh) 2020-03-03

Similar Documents

Publication Publication Date Title
TWI676243B (zh) 晶片封裝結構及其製造方法
JP7037544B2 (ja) 性能を向上させたウエハレベルパッケージ
CN107026107B (zh) 电子部件的制造装置及制造方法以及电子部件
JP3679786B2 (ja) 半導体装置の製造方法
TWI540315B (zh) 壓力感測器及其組裝方法
US7776648B2 (en) High thermal performance packaging for circuit dies
US20090256222A1 (en) Packaging method of image sensing device
CN109003907B (zh) 封装方法
JP2001326238A (ja) 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
TW200834938A (en) Image sensor package with die receiving opening and method of the same
TW200849507A (en) CMOS image sensor chip scale package with die receiving through-hole and method of the same
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
JP2003174124A (ja) 半導体装置の外部電極形成方法
US9365414B2 (en) Sensor package having stacked die
CN102009946A (zh) 制造包含微结构化或纳米结构化的元器件的构件的方法
US7060530B2 (en) Semiconductor package having a resin cap member
JP2007189032A (ja) 中空封止型半導体装置の製造方法
CN101162698A (zh) 感测式封装件及其制法
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
CN111969000B (zh) 图像传感器封装方法、辅助模具及图像传感器
JP3564980B2 (ja) 半導体チップの実装方法
TWI566343B (zh) 保護片服貼於晶片感應面之晶片封裝構造
CN101295655A (zh) 平板/晶圆结构封装设备与其方法
CN105098030A (zh) 一种ic封装方法及其封装结构
CN201134426Y (zh) 芯片封装结构