CN110581109A - 一种多芯片嵌入式异构封装结构及其制造方法 - Google Patents

一种多芯片嵌入式异构封装结构及其制造方法 Download PDF

Info

Publication number
CN110581109A
CN110581109A CN201910727097.9A CN201910727097A CN110581109A CN 110581109 A CN110581109 A CN 110581109A CN 201910727097 A CN201910727097 A CN 201910727097A CN 110581109 A CN110581109 A CN 110581109A
Authority
CN
China
Prior art keywords
packaged
groove
die
packaging
jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910727097.9A
Other languages
English (en)
Inventor
崔成强
雷珍南
林挺宇
华显刚
蔡琨辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Xinhua Microelectronics Technology Co Ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co Ltd filed Critical Guangdong Xinhua Microelectronics Technology Co Ltd
Priority to CN201910727097.9A priority Critical patent/CN110581109A/zh
Publication of CN110581109A publication Critical patent/CN110581109A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
    • B29C65/48—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor using adhesives, i.e. using supplementary joining material; solvent bonding
    • B29C65/50—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor using adhesives, i.e. using supplementary joining material; solvent bonding using adhesive tape, e.g. thermoplastic tape; using threads or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C66/00—General aspects of processes or apparatus for joining preformed parts
    • B29C66/001—Joining in special atmospheres
    • B29C66/0012—Joining in special atmospheres characterised by the type of environment
    • B29C66/0014—Gaseous environments
    • B29C66/00145—Vacuum, e.g. partial vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C66/00—General aspects of processes or apparatus for joining preformed parts
    • B29C66/80—General aspects of machine operations or constructions and parts thereof
    • B29C66/84—Specific machine types or machines suitable for specific applications
    • B29C66/849—Packaging machines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明公开一种多芯片嵌入式异构封装结构及其制造方法，提供一种双面同时塑封的多芯片异构嵌入式封装方法多芯片嵌入式异构封装，可在提高封装效率的同时，尽可能的降低单面塑封所带来的翘曲问题，保证后续工艺的可实施性，及减少封装成本。同时通过对治具及载板的独特设计，让治具在支撑载板的同时，更易于载板的放置操作与取下的操作。

Description

一种多芯片嵌入式异构封装结构及其制造方法
技术领域
本发明涉及先进电子封装领域，涉及用于嵌入式封装工艺及结构，具体涉及一种多芯片的嵌入式封装结构及其制造方法。
背景技术
先进电子封装领域的塑封工艺过程中，塑封之后无论是晶圆级或是大板级都会产生翘曲，面积越大，塑封产生的翘曲量也越大，对后续封装工艺的进行影响也越大，甚至当翘曲超过一定程度时，后续工艺将不能进行。而减少塑封产生的翘曲量成为当前急需解决的一大关键问题，目前很多厂家都在寻求解决办法。
发明专利CN 109003948 A中提到了一种双面三维堆叠封装结构及封装方法，在基板两面分别贴至少一层芯片，通过引线形式实现芯片与基板的电气互连，在基板两面植球之后采用塑封料将基板与芯片封装，解决单面热膨胀不匹配性导致的元件翘曲问题及三维集成。塑封的结构为通过引线键合芯片与基板的结构，而非直接对芯片进行双面塑封。
发明专利CN 109003906 A中提到了一种基板双面塑封制程方法，通过控制上下模组伸缩凸块的长度实现基板的双面一次完成塑封。该方法采用的塑封形式为注塑包装，注塑塑封料流动性比压塑的差，影响塑封质量，而且塑封的结构为通过引线键合芯片与基板的结构。
发明专利CN 107195625 A中提供了双面塑封扇出型系统级叠层封装结构及其制备方法，通过在重新布线层的两边分别键合芯片与被动元件，并且分别塑封有芯片的那一面及被动元件那一面，达到提高封装结构的整体效率，及呈现一个叠成结构，体积较少。1、该方法在一定程度上达到了提高封装结构的整体效率，但是因为要塑封两次，比一次两面塑封的效率仍然要低很多，而且对于大尺寸板级扇出型封装来说，不可忽略的问题就是翘曲，单独一面的塑封很容易导致大板翘曲的产生，不利于产品良率。
发明专利CN 104241158 B中提供了板级扇出型结构的封装方法，在芯板上下面各贴上双层铜箔，芯片有源面朝外通过导热胶贴在双层铜箔上，之后芯片外侧压合介质层，再做RDL等工艺。本结构的芯片有源面朝内，EMC塑封料热压塑封，塑封拆键和之后，得到两个Face-up的塑封结构。
但是现有的封装结构多为单面封装，或是先塑封一面再塑封另一面的双面塑封，封装效率低，而且易翘曲，且翘曲问题明显。
发明内容
本发明的目的是为了解决现有技术中的问题，提出一种多芯片嵌入式异构封装结构及其制造方法，是一种双面同时塑封的多芯片嵌入式异构封装方法，可在提高封装效率的同时，尽可能的降低单面塑封所带来的翘曲问题，保证后续工艺的可实施性，及减少封装成本。同时通过对治具及载板的独特设计，让治具在支撑载板的同时，更易于载板的放置操作与取下的操作。
本发明采用的技术方案如下：
一方面，一种多芯片嵌入式异构封装结构，包括：待封装件，所述待封装件包括载板和多个待封装的芯片，所述载板上表面和下表面分别贴上薄膜，所述芯片贴于所述薄膜上；所述芯片在所述载板上表面的所述薄膜的结构与所述载板下表面的所述薄膜的结构为对称结构；料槽，所述料槽设有上槽和下槽，所述下槽一侧设有至少一个治具，所述待封装件设于所述治具上；所述待封装件上方设有上模具，所述上模具内设有所述上槽，所述上模具与所述待封装件之间设有塑封料；所述待封装件下方设有下模具，所述下模具内设有所述下槽，所述下模具与所述待封装件之间设有塑封料。
进一步，所述治具与所述待封装件垂直放置，所述治具的上部设有缺口，所述待封装件设于所述缺口内。
进一步，所述载板的侧面设有至少一凹槽。
进一步，所述薄膜为蓝膜，所述蓝膜粘贴于所述载板的表面。
进一步，所述治具与所述下模具之间是密封的状态。
另一方面，一种多芯片嵌入式异构封装结构的制造方法，其步骤如下：
(1)在载板上表面和下表面贴上薄膜，并在已贴好薄膜的所述载板的上表面和下表面分别贴上待封装的芯片，形成待封装件；
(2)将塑封料均匀放置在下模具的上表面上，再将待封装件设于料槽内，所述料槽内设有上槽和下槽，下模具内设有所述下槽，所述下槽内设有治具，所述待封装件放置于所述治具上，设于所述下模具上方；
(3)在所述待封装件上表面均匀放置塑封料，所述塑封料位于所述上槽内，所述待封装件上方设有上槽位于所述上模具内；
(4)所述上模具下降至所述待封装件的上表面；
(5)分别在所述上模具以及所述下模具表面加压，使得所述上模具以及所述下模具向所述待封装件的垂直方向移动；
(6)所述载板的侧壁设有至少一凹槽，移开所述上模具，在下模具的正下方施加均匀向上的力，同时在所述凹槽位置施加向下的力，并于所述治具上方将已塑封的所述待封装件取下；
(7)通过机械拆、热拆的方式对已塑封的所述待封装件两面同时进行拆键。
进一步地，所述治具与所述下模具处于密封的状态。
进一步地，所述下模具相对于模具的侧壁是可移动的且密封的。
进一步地，所述上模具为升降模具。
进一步地，所述塑封料是颗粒状的或粉末状的。
本发明的有益效果是：
本发明的多芯片嵌入式异构封装结构，双面同时塑封的多芯片嵌入式异构封装，通过特制的治具、载板及模具设计，实现双面同时塑封，达到降低单面塑封所带来的翘曲及提高封装效率。
本发明的优选实施方案及其有益效果，将结合具体实施方式进一步详细说明。
附图说明
附图是用来提供对本发明的进一步理解，并构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但不应构成对本发明的限制。在附图中，
图1：本发明多芯片嵌入式异构封装结构的待封装件的剖视面的结构示意图；
图2：本发明多芯片嵌入式异构封装结构的待封装件放置于下槽内的剖视面的结构示意图；
图3：本发明多芯片嵌入式异构封装结构的待封装件上表面放置塑封料的剖视面的结构示意图；
图4：本发明多芯片嵌入式异构封装结构的上模具下降待封装件的剖视面的结构示意图；
图5：本发明多芯片嵌入式异构封装结构的上模具与下模具对待封装件加压的剖视面的结构示意图；
图6：本发明多芯片嵌入式异构封装结构的上模具取下的剖视面的结构示意图；
图7：本发明多芯片嵌入式异构封装结构的待封装件拆键的剖视面的结构示意图；
图8：本发明多芯片嵌入式异构封装结构的载板的设计图。
各部件名称及其标号
1、待封装件；11、载板；111、凹槽；12、薄膜；13、芯片；2、料槽；21、上槽；22、下槽；3、塑封料；4、治具；41、缺口；5、上模具；6、下模具；7、临时键合胶。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
如图1至图8所示，本发明的实施例公开一种多芯片嵌入式异构封装结构，包括：待封装件1，所述待封装件1包括载板11和多个待封装的芯片13，所述载板11上表面和下表面分别贴上薄膜12，所述芯片13贴于所述薄膜12上，所述芯片13是面朝所述载板11，避免加压塑封时芯片13受到损伤。所述载板11的材料可为glass、SUS、Prepreg(BT)、FR4、FR5、P.P、EMC、PI等材料。所述芯片13包括同种功能芯片的封装，或多种功能芯片的封装，所述芯片13的大小可以不一样，所述芯片13的厚度也可以有高低不同。所述芯片13在所述载板11上表面的所述薄膜12的结构和所述载板11下表面的所述薄膜12结构为对称结构，对称放置。
料槽2，所述料槽2设有上槽21和下槽22，所述下槽22一侧设有至少一个治具4，所述待封装件1设于所述治具4上。
所述待封装件1上方设有上模具5，所述上模具5内设有所述上槽21，所述上模具5与所述待封装件1之间设有塑封料3。所述上模具5是一种可以实现上下升降的升降模具。
所述待封装件1下方设有下模具6，所述下模具6内设有所述下槽22，所述下模具6与所述待封装件1之间设有塑封料3，所述塑封料3可以是颗粒、粉末或液体的。所述待封装件1是倒扣在所述下模具6上方，所述载板11边沿一定距离的位于所述治具4上，且所述治具4与所述下模具6之间是密封的状态，且所述下模具6相对于模具侧壁是可以移动且密封的。
该种结构可以实现双面同时塑封的多芯片13嵌入式封装，节省成本。
所述治具4与所述待封装件1垂直放置，所述治具4的上部设有缺口41，所述待封装件1设于所述缺口41内，方便所述待封装件1在所述治具4上取放。
如图8所示，所述载板11的侧面设有至少一凹槽111，所述凹槽111结构可以是对称的，也可以是不对称的。所述凹槽111便于将已经塑封好的所述待封装件1从所述上模具5以及所述下模具6中拆卸，同时不会损坏已经塑封好的所述待封装件1。
所述薄膜12为蓝膜，所述蓝膜通过临时键合胶7粘贴于所述载板11的表面。
另一方面，一种多芯片13嵌入式封装结构的制造方法，其步骤如下：
(1)在载板11上表面和下表面贴上薄膜12，并在已贴好薄膜12的所述载板11的上表面和下表面分别贴上待封装的芯片13，形成待封装件1，如图1所示。
(2)将塑封料3均匀放置在下模具6的上表面上，再将待封装件1设于料槽2内，所述料槽2内设有上槽21和下槽22，下模具6设有所述下槽22，所述下槽22内设有治具4，所述待封装件1放置于所述治具4上，设于所述下模具6上方，如图2所示。
(3)在所述待封装件1上表面均匀放置塑封料3，所述塑封料3位于所述上槽21内，所述待封装件1上方设有上槽21位于所述上模具5内，如图3所示。
(4)所述上模具5下降至所述待封装件1的上表面，如图4所示。
(5)分别在所述上模具5以及所述下模具6表面加压，使得所述上模具5以及所述下模具6向所述待封装件1的垂直方向移动，如图5所示。
(6)所述载板11的侧壁设有至少一凹槽111，移开所述上模具5，在下模具6的正下方施加均匀向上的力，同时在所述凹槽111位置施加向下的力，并于所述治具4上方将已塑封的所述待封装件1取下，如图6所示及图8所示。
(7)通过机械拆、热拆的方式对已塑封的所述待封装件1两面同时进行拆键，如图7所示。
拆下的已塑封的所述待封装件1的两面依次进行以下的操作得到成品：种子层制作-涂抹感光胶-曝光显影-图形电镀-去膜-蚀刻-涂阻焊油墨-露出焊盘-植球-切割工艺流程。
综上所述，本发明的多芯片嵌入式异构封装结构及其制作方法提供一种双面同时塑封的多芯片异构嵌入式封装方法多芯片嵌入式异构封装，可在提高封装效率的同时，尽可能的降低单面塑封所带来的翘曲问题，保证后续工艺的可实施性，及减少封装成本。同时通过对治具及载板的独特设计，让治具4在支撑载板的同时，更易于载板的放置操作与取下的操作。
只要不违背本发明创造的思想，对本发明的各种不同实施例进行任意组合，均应当视为本发明公开的内容；在本发明的技术构思范围内，对技术方案进行多种简单的变型及不同实施例进行的不违背本发明创造的思想的任意组合，均应在本发明的保护范围之内。

Claims (10)

1.一种多芯片嵌入式异构封装结构，其特征在于，包括：
待封装件，所述待封装件包括载板和多个待封装的芯片，所述载板上表面和下表面分别贴上薄膜，所述芯片贴于所述薄膜上；
所述芯片在所述载板上表面的所述薄膜的结构与所述载板下表面的所述薄膜的结构为对称结构；
料槽，所述料槽设有上槽和下槽，所述下槽一侧设有至少一个治具，所述待封装件设于所述治具上；
所述待封装件上方设有上模具，所述上模具设有所述上槽，所述上模具与所述待封装件之间设有塑封料；所述待封装件下方设有下模具，所述下模具设有所述下槽，所述下模具与所述待封装件之间设有塑封料。
2.如权利要求1所述的多芯片嵌入式异构封装结构，其特征在于：所述治具与所述待封装件垂直放置，所述治具的上部设有缺口，所述待封装件设于所述缺口内。
3.如权利要求1所述的多芯片嵌入式异构封装结构，其特征在于：所述载板的侧面设有至少一凹槽。
4.如权利要求1所述的多芯片嵌入式异构封装结构，其特征在于：所述薄膜为蓝膜，所述蓝膜粘贴于所述载板的表面。
5.如权利要求1所述的多芯片嵌入式异构封装结构，其特征在于：所述治具与所述下模具之间是密封的状态。
6.一种多芯片嵌入式异构封装结构的制造方法，其特征在于，其步骤如下：
(1)在载板上表面和下表面贴上薄膜，并在已贴好薄膜的所述载板的上表面和下表面分别贴上待封装的芯片，形成待封装件；
(2)将塑封料均匀放置在下模具的上表面上，再将待封装件设于料槽内，所述料槽内设有上槽和下槽，下模具内设有所述下槽，所述下槽一侧设有至少一治具，所述待封装件放置于所述治具上，设于所述下模具上方；
(3)在所述待封装件上表面均匀放置塑封料，所述塑封料位于所述上槽内，所述待封装件上方设有上槽位于所述上模具内；
(4)所述上模具下降至所述待封装件的上表面；
(5)分别在所述上模具以及所述下模具表面加压，使得所述上模具以及所述下模具向所述待封装件的垂直方向移动；
(6)所述载板的侧壁设有至少一凹槽，移开所述上模具，在下模具的正下方施加均匀向上的力，同时在所述凹槽位置施加向下的力，并于所述治具上方将已塑封的所述待封装件取下；
(7)通过机械拆、热拆的方式对已塑封的所述待封装件两面同时进行拆键。
7.如权利要求6所述的多芯片嵌入式异构封装结构的制造方法，其特征在于：所述治具与所述下模具处于密封的状态。
8.如权利要求6所述的多芯片嵌入式异构封装结构的制造方法，其特征在于：所述下模具相对于模具的侧壁是可移动的且密封的。
9.如权利要求6所述的多芯片嵌入式异构封装结构的制造方法，其特征在于：所述上模具为升降模具。
10.如权利要求6所述的多芯片嵌入式异构封装结构的制造方法，其特征在于：所述塑封料是颗粒状的或粉末状的。
CN201910727097.9A 2019-08-07 2019-08-07 一种多芯片嵌入式异构封装结构及其制造方法 Pending CN110581109A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910727097.9A CN110581109A (zh) 2019-08-07 2019-08-07 一种多芯片嵌入式异构封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910727097.9A CN110581109A (zh) 2019-08-07 2019-08-07 一种多芯片嵌入式异构封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN110581109A true CN110581109A (zh) 2019-12-17

Family

ID=68810939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910727097.9A Pending CN110581109A (zh) 2019-08-07 2019-08-07 一种多芯片嵌入式异构封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN110581109A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725153A (zh) * 2021-08-31 2021-11-30 中国电子科技集团公司第五十八研究所 多层多芯片扇出型三维集成封装方法及结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094130A (zh) * 2011-11-04 2013-05-08 台湾积体电路制造股份有限公司 用于在倒装芯片封装中模制下层填料的装置和方法
CN105161431A (zh) * 2015-08-12 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN105705308A (zh) * 2013-11-07 2016-06-22 旭硝子株式会社 脱模膜、以及半导体封装体的制造方法
CN105705307A (zh) * 2013-11-07 2016-06-22 旭硝子株式会社 脱模膜、以及半导体封装体的制造方法
CN105849879A (zh) * 2013-12-26 2016-08-10 日东电工株式会社 半导体装置的制造方法和热固性树脂片
CN107123604A (zh) * 2017-06-01 2017-09-01 中芯长电半导体（江阴）有限公司 一种双面成型的封装方法
CN107342747A (zh) * 2017-06-27 2017-11-10 华进半导体封装先导技术研发中心有限公司 声表面波器件晶圆级薄型封装结构及其制造方法
CN108231700A (zh) * 2016-12-21 2018-06-29 苏州迈瑞微电子有限公司 芯片封装结构和方法
CN108807265A (zh) * 2018-07-09 2018-11-13 厦门乾照光电股份有限公司 Micro-LED巨量转移方法、显示装置及制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094130A (zh) * 2011-11-04 2013-05-08 台湾积体电路制造股份有限公司 用于在倒装芯片封装中模制下层填料的装置和方法
CN105705308A (zh) * 2013-11-07 2016-06-22 旭硝子株式会社 脱模膜、以及半导体封装体的制造方法
CN105705307A (zh) * 2013-11-07 2016-06-22 旭硝子株式会社 脱模膜、以及半导体封装体的制造方法
CN105849879A (zh) * 2013-12-26 2016-08-10 日东电工株式会社 半导体装置的制造方法和热固性树脂片
CN105161431A (zh) * 2015-08-12 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN108231700A (zh) * 2016-12-21 2018-06-29 苏州迈瑞微电子有限公司 芯片封装结构和方法
CN107123604A (zh) * 2017-06-01 2017-09-01 中芯长电半导体（江阴）有限公司 一种双面成型的封装方法
CN107342747A (zh) * 2017-06-27 2017-11-10 华进半导体封装先导技术研发中心有限公司 声表面波器件晶圆级薄型封装结构及其制造方法
CN108807265A (zh) * 2018-07-09 2018-11-13 厦门乾照光电股份有限公司 Micro-LED巨量转移方法、显示装置及制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725153A (zh) * 2021-08-31 2021-11-30 中国电子科技集团公司第五十八研究所 多层多芯片扇出型三维集成封装方法及结构
CN113725153B (zh) * 2021-08-31 2023-10-27 中国电子科技集团公司第五十八研究所 多层多芯片扇出型三维集成封装方法及结构

Similar Documents

Publication Publication Date Title
US7520052B2 (en) Method of manufacturing a semiconductor device
US7378300B2 (en) Integrated circuit package system
KR100702968B1 (ko) 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
KR100517075B1 (ko) 반도체 소자 제조 방법
CN102203927B (zh) 一种器件塑封的方法及其封装结构
JP2001326238A (ja) 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
CN105762084B (zh) 倒装芯片的封装方法及封装装置
WO2012068762A1 (zh) Sip系统集成级ic芯片封装件及其制作方法
US20230163114A1 (en) Three-dimensional fan-out integrated package structure, packaging method thereof, and wireless headset
CN101425469A (zh) 使用大尺寸面板的半导体构装方法
KR102059738B1 (ko) 성형 다이, 수지 성형 장치, 수지 성형 방법 및 수지 성형품의 제조 방법
US7157311B2 (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
US10504841B2 (en) Semiconductor package and method of forming the same
CN110571201A (zh) 一种高散热扇出型三维异构双面塑封结构及其制备方法
CN110581109A (zh) 一种多芯片嵌入式异构封装结构及其制造方法
CN110571197A (zh) 一种多芯片嵌入式abf封装结构及其制造方法
JP4001608B2 (ja) 半導体装置および半導体装置の製造方法
CN218274552U (zh) 一种晶圆激光解键合的台面
CN101211792A (zh) 半导体封装件及其制法与堆叠结构
KR100567092B1 (ko) 반도체 기판 및 그 제조 방법
KR101589242B1 (ko) 전자파 차폐를 위한 반도체패키지의 스퍼터링 방법
US7985629B2 (en) Resin sealing method of semiconductor device
JP4262339B2 (ja) 半導体装置の樹脂封止方法
JP2014082302A (ja) 半導体装置
JP4823161B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191217

RJ01 Rejection of invention patent application after publication