JP4823161B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4823161B2
JP4823161B2 JP2007189775A JP2007189775A JP4823161B2 JP 4823161 B2 JP4823161 B2 JP 4823161B2 JP 2007189775 A JP2007189775 A JP 2007189775A JP 2007189775 A JP2007189775 A JP 2007189775A JP 4823161 B2 JP4823161 B2 JP 4823161B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
region
insulating substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007189775A
Other languages
English (en)
Other versions
JP2007266650A (ja
Inventor
好美 高橋
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP2007189775A priority Critical patent/JP4823161B2/ja
Publication of JP2007266650A publication Critical patent/JP2007266650A/ja
Application granted granted Critical
Publication of JP4823161B2 publication Critical patent/JP4823161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、基板上の一面に搭載された複数の半導体チップを樹脂封止するための方法に関し、特に、半導体装置の小型化、薄型化に適応することができるモールド方法に関する。
携帯電話、携帯型コンピュータ、その他の小型電子機器の普及に伴って、これらに搭載する半導体装置の小型化・薄型化の要求が高まっている。こうした要求に応えるべく、ＢＧＡパッケージやＣＳＰパッケージが開発され、実用化されている。
特許文献１は、ＢＧＡパッケージに関する。図１３に示すように、ポリイミド製の絶縁フィルム基板３の表面には、半導体チップ２と半田バンプ７とを電気的に接続するための多数の銅パターン４が形成されている。各銅パターン４の一端は、絶縁基板３に形成されたビアホール３ａを介して半田バンプ７と接続され、銅パターン４の他端は、半導体チップ２の電極パッド２ａから伸びる導体ワイヤ５の一端が接続されている。銅パターン４を含む絶縁基板３上には、エポキシ系樹脂からなる半田レジスト６が塗布されている。半導体チップ２は、ダイアタッチテープ８上に接着され、そして、トランスファーモールド法により成型されたモールド樹脂９内に封止されている。
また、特許文献２は、基板の一方の面に複数の半導体チップがマトリクス状に搭載された被成形品を樹脂モールドするモールド金型及び該モールド金型を用いた樹脂モールド方法に関するものである。図１４（ｂ）は、ＱＦＮ（Quad Flat Non-leaded）タイプの半導体パッケージを例示したものである。被成形品であるリードフレーム５６の一方の面にはダイパッド部５７に半導体チップ５２がマトリクス状に搭載されている。各半導体チップ５２と周囲のリード部５８とがワイヤボンディングされて、半導体チップ５２の電極部と端子接続部となるリード部５８の一方の面とがボンディングワイヤ５４により電気的に接続されている。樹脂基板５１やリードフレーム５６は下型５９に搭載された際に、キャビティ凹部６０にマトリクス状に搭載された半導体チップ５２が収容される。樹脂基板５１やリードフレーム５６は、上型６１と下型５９とで基板周縁部がクランプされ、モールド樹脂が下型ランナゲート６２を通じてキャビティ凹部６０に充填されて一方の面が一括して樹脂モールドされる。樹脂モールド後、成形品（樹脂基板５１やリードフレーム５６）は、半導体チップ毎にダイシングされて個片に切断されて半導体装置が製造される。Ｃがダイサーカットラインである。
特開２０００−３１３２７号 特開２００３−２３４３６５号
しかしながら、上記従来のモールド方法には次のような課題がある。図１４に示すように、基板の一面に搭載された複数の半導体チップを一括してモールドした場合、ダイサーカットＣの線上でモールド樹脂を切断するため、モールド樹脂の切断面にクラックが生じたり、また、切断に伴いパーティクル等が発生してしまう。さらに、複数の半導体チップを一括してモールドするに際し、隣接する半導体チップ間にまで不必要な樹脂を供給しなければならず、使用する樹脂に無駄が生じている。このことは、モールド樹脂の外形の小型化、薄型化にとっての障害にもなり得る。
また、ＩＣパッケージを積み重ねる部品実装形態が普及しつつある。積み重ねたＩＣパッケージは、マザー基板に実装される際にリフロー炉を通るため、高温に晒され、これが原因で、パッケージに使用されている主材料の熱膨張係数の差により機械的な反りが発生する。この反りによりパッケージの端子（はんだボール）がマザー基板の端子と接触する機会を失い、接合不良となる不具合が発生している。
積層されるＩＣパッケージは、一般的にトランスファーモールドが用いられているが、この工法では、高温時に液化した樹脂をゲートと呼ばれる注入口から注入し、樹脂の仮硬化後にゲートを機械的に切断し、単体のモールド成形部が構成される。ゲートは機械的に切断されるので、パッケージの外形寸法精度や外観に不具合をもたらす。さらに、樹脂封止後に、樹脂残りが発生し、ＩＣパッケージを積層する際に実装不良の要因となり得る課題を有していた。
本発明は、上記従来の課題を解決し、基板の一面に搭載された複数の半導体チップを個別にモールドすることが可能な半導体装置の製造方法を提供することを目的とする。
さらに本発明の目的は、基板の一面に搭載された複数の半導体チップのモールド樹脂を小型化、薄型化することができる半導体装置の製造方法を提供する。
さらに本発明の目的は、モールド樹脂が形成された基板の一面上に他の表面実装型の半導体装置を積層することができる半導体装置およびその製造方法を提供することを目的とする。
本発明に係る、基板上に搭載された半導体素子を樹脂封止する半導体装置の製造方法は、基板の第１の主面上に複数の半導体素子を配し、基板の第１の主面と対向する第２の主面を支持部材（下部金型）上に固定し、各半導体素子の少なくとも１部を覆うように、各半導体素子のそれぞれに液状樹脂を供給し、一面に複数の凹部（キャビティ）が形成された型形成部材（上部金型）を支持部材に対して押圧し、一定の温度下において各凹部により各半導体素子の液状樹脂をモールドし、型形成部材の凹部を基板から離脱させるステップを含む。
液状樹脂を供給するステップは、基板の第１の主面上において液状樹脂を供給するノズルを走査するステップを含む。液状樹脂は、型形成部材の凹部の体積に対し±３％の範囲の量を供給することが望ましい。また、液状樹脂は、常温で液状であり、その粘度は３０ないし１５０パスカル秒［Ｐａ・ｓ］であることが望ましい。
支持部材または型形成部材の温度を約１５０度に保持し、液状樹脂をモールドする。この際、型形成部材の複数の凹部に、可撓性のリリースフィルムを密着させるようにしてもよい。リリースフィルムは、モールド樹脂の離形材として機能する。フィルムの軟化温度は、液状樹脂をモールドするときの温度に近いものとすることが望ましい。さらに、フィルムの複数の凹部に接する面は、粗さ加工が施されている。また、フィルムは、基板に形成された段差を被覆できるように、少なくとも５０μｍの厚さを有することが望ましい。フィルムは、例えば熱可塑性フッ素樹脂（ＥＴＦＥ）である。
製造方法はさらに、型形成部材の凹部により液状樹脂をモールドする前に、液状樹脂の雰囲気を真空に引くステップを有することが望ましい。半導体素子の雰囲気を真空にすることで、モールド樹脂内に気泡やボイドなどの発生を抑制することができる。絶対真空度は、少なくとも５キロパスカル［ｋＰａ］である。
さらに、型形成部材は、凹部が形成された押圧部材を複数含み、各押圧部材はそれぞれ独立して弾性的に支持されている。各半導体素子に供給された液状樹脂を個別に押圧することができる。
製造方法はさらに、モールドされた半導体素子の領域に応して基板を切断するステップ、基板の第２の主面に接続端子を取り付けるステップ、基板の第１の主面上に他の半導体装置を積層するステップを含むことができる。
本発明に係る半導体装置は、一方の面に形成された第１及び第２の接続領域と、他方の面に形成された第３の接続領域とを有し、上記第２の接続領域が上記第１の接続領域の外側に位置する絶縁基板と、上記絶縁基板の一方の面に回路形成面を上にして搭載された半導体チップと、上記半導体チップの回路形成面上の電極と上記第1の接続領域とを電気的に接続するボンディングワイヤと、上記絶縁基板の一方の面上において、上記半導体チップと上記ボンディングワイヤと上記第１の接続領域とを封止する矩形状の樹脂とを有し、上記樹脂の隅部に突起部が形成されている。
また、本発明に係る半導体装置は、一方の面に形成された第１及び第２の接続領域と、他方の面に形成された第３の接続領域とを有し、上記第２の接続領域が上記第１の接続領域の外側に位置する絶縁基板と、上記絶縁基板の一方の面に回路形成面を下にして搭載された半導体チップと、上記半導体チップの回路形成面上の電極と上記第１の接続領域との間に介在してそれらを電気的に接続する導電部材と、上記絶縁基板の一方の面上において、上記半導体チップと上記導電部材と上記第１の接続領域とを封止する矩形状の樹脂とを有し、上記樹脂の隅部に突起部が形成されている。
好ましくは、上記突起部が上記樹脂の四方の隅部に形成されている。好ましくは、上記突起部は樹脂の対角線状に延びている。好ましくは、上記突起部は、上記第２の接続領域から離間されている。好ましくは、上記樹脂の四方の隅部にはチャンファーが形成され、上記突起部は上記チャンファーにそれぞれ接続される。好ましくは、上記矩形状の樹脂の側面が傾斜している。好ましくは、上記第２及び第３の接続領域に設けられた外部接続端子を更に有する。好ましくは、上記第２の接続領域に設けられた外部接続端子の高さが上記樹脂の高さよりも高い。好ましくは、上記樹脂の上方に他の半導体装置が搭載され、当該他の半導体装置が上記第２の接続領域に設けられた外部接続端子に接続されている。好ましくは、上記第３の接続領域に設けられた外部接続端子が半田ボールである。好ましくは、上記第２の接続領域に設けられた外部接続端子が半田ボールである。好ましくは、上記樹脂が金型に設けられた個別のキャビティにより加圧成型される。好ましくは、上記加圧成型が減圧下で行なわれる。好ましくは、上記突起部が上記キャビティの隅部に設けられたエアポケットに対応する。
本発明によれば、基板の一面に形成された複数の半導体素子を一括して、かつ個別に樹脂封止することができるため、より薄型化、小型化の半導体装置を提供することができる。さらに、複数の半導体素子を個別に樹脂封止するので、モールド樹脂の無駄をなくすことができる。同時に、モールド樹脂をダイシングすることなく個別の半導体装置を得ることができるため、モールド樹脂に切断時のせん断応力等が直接印加されることがない。従って、モールド樹脂にクラック等が生じることがなく、モールド樹脂の寸法精度を安定化させ、外観を高品質に保つことができる。
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。
図１（ａ）は、複数の半導体チップを搭載した基板の平面図、図１（ｂ）は、そのＡ−Ａ線断面図である。本実施例では、基板１００の一面に複数の半導体チップがマトリックス状に配置されている。基板１００は、その構成を特に限定するものではないが、多層配線基板やフィルム基板を用いることができる。例えば、ガラスエポキシ樹脂、ポリイミド樹脂等の絶縁基板を用いる。半導体チップ１０２は、ダイアタッチ等を介して基板１００の所定位置に取り付けられる。半導体チップ１０２の電極は、ボンディングワイヤ１０４により基板１００の表面に形成された銅パターンに接続されている。
次に、図１に示す基板上に搭載された半導体チップ１０２を一括に、かつ個別にモールドする方法について説明する。図２に示すように、液状樹脂を充填した供給部１１０を基板１００の長手方向Ｐに走査し、先端のノズル１１２から液状樹脂１１４を基板１００上に供給する。このとき、ノズル１１２からは、個々の半導体チップ１０２の表面を覆うように液状樹脂１１４が断続的に供給される。これにより、半導体チップ１０２の隣接する領域１１６には、液状樹脂１１４が供給されず、そこから基板が露出される。液状樹脂１１４の供給量は、モールド樹脂の寸法精度を左右するものであるから、非常に精度良く制御する必要がある。好ましくは、後述する上部金型１４０のキャビティ１４４の体積の±３％の範囲内で液状樹脂１１４が供給される。
液状樹脂１１４の特性として、室温では液状であり、その粘度は、約３０〜１５０パスカル秒［Ｐａ ｓ］である。より望ましくは４５パスカル秒である。液状樹脂１１４に一定の粘度を持たせることで、ノズルから供給された液状樹脂１１４が半導体チップ１０２の全体を好適に被覆することができる。液状樹脂１１４は、例えば、エポキシ樹脂を用いることができ、速乾性を有するものであってもよい。
次に、図３に示すように、基板１００を下部金型１３０上にセットする。下部金型１３０には、好ましくは、基板１００を位置決めするためのピン等が設けられている。本実施例では、半導体チップ１０２上に液状樹脂１１４を供給した基板を下部金型１３０にセットするようにしたが、これに限らず、下部金型１３０に基板１０２をセットした状態で、液状樹脂１１４を半導体チップ１０２上に供給するようにしてもよい。
次に、上部金型１４０の押圧面側にリリースフィルム１４２が準備される。上部金型１４０の押圧面側には、複数の凹部すなわちキャビティ１４４が形成されている。これらのキャビティ１４４は、下部金型に固定された基板上の半導体チップ１０２の位置に対応している。各キャビティ１４４内には押圧部材１４６が収容され、押圧部材１４６はバネ１４８により弾性的に支持されている。キャビティ１４４は、脚部１５２の側面と押圧部材１４６の押圧面によって包囲された矩形状の窪みであって、成型されるモールド樹脂の外形を規定する。脚部１５２の側面および押圧部材１４６の押圧面によって包囲されたキャビティ１４４の寸法は、例えば、幅１０．９ｍｍ、奥行き１０．９ｍｍ、高さ０．２７ｍｍである。また、半導体チップ１０２の寸法は、例えば、幅８．８ｍｍ、奥行き８．６ｍｍ、高さ０．１ｍｍである。
さらに上部金型１４０には、各キャビティ１４４に連通する吸気孔１５０が形成されている。この吸気孔１５０から空気を吸気させることで、リリースフィルム１４２が、上部金型１４０のキャビティ１４４の押圧面に倣うように吸着または密着される。
リリースフィルム１４２は、リール１５４から供給され、リール１５６によって巻き取られるようになっている（図３を参照）。リリースフィルム１４２は、可撓性および耐熱性を有し、加熱された上部金型１４０の温度よりも低い温度で軟化する性質を有することが望ましい。本実施例では、上部金型１４０は、約１５０度に加熱されるため、リリースフィルム１４２の軟化温度は１５０度に近いものが選択される。例えば、熱可塑性フッ素樹脂（ＥＴＦＥ）の可撓性フィルムを用いることができる。
また、リリースフィルム１４２は、少なくとも５０μｍ程度の厚さを有することが望ましい。これは、後述するように、液状樹脂１１４の成型に際し、リリースフィルム１４２が脚部１５２によって基板１００に押圧されるが、このとき、液状樹脂１１４がリリースフィルム１４２と基板１００の接触面から外部へはみ出さないようにするためである。基板１００の表面には、銅パターンおよびソルダレジストが形成され、これらの基板表面からの段差は約２０μｍある。この段差を被覆できるようにリリースフィルム１４２の厚さが５０μｍ以上に選択される。さらに好ましくは、リリースフィルム１４２の一面は、粗さ加工が施される。粗さは、例えば、Ｒｚ：１５μｍである。粗さ加工が施された面は、上部金型１４０に接触される。これにより、液状樹脂の成型後に、上部金型１４０からリリースフィルム１４２が容易に離脱され、リール１５６により巻き取られる。
次に、図４に示すように、上部金型１４０を下部金型１３０に向けて接近させる。一定の距離まで接近すると、上部金型１４０が下部金型１３０の図示しないオーリングと接触し、それぞれのキャビティ１４２内の空気が排出され、キャビティ１４２内が真空状態に引かれる。絶対真空度は、５キロパスカル［ｋＰａ］以上であることが望ましい。また、上部金型１４０および下部金型１３０は、約１５０度に加熱されている。
次に、図５に示すように、上部金型１４０が降下され、脚部１５２が基板１００に一定の接圧で当接する。これにより、基板上の各半導体チップを含む領域上に密閉空間が形成される。各キャビティ１４４内の押圧部材１４６は、リリースフィルム１４２を介して弾性的に液状樹脂１１４を加圧成型し、この状態を約１００秒間保つ。この間に、脚部１５２が一定の接圧で基板１００に接触しているため、キャビティ１４４から液状樹脂１１４が外部へはみ出すことはない。こうして、一定温度下で液状樹脂１１４が加圧成型されることで、キャビティ１４４の形状を反映した形状のモールド樹脂が成型される。
次に、図６に示すように、上部金型１４０を下部金型１３０から離間させる。リリースフィルム１４２は、上部金型１４０の押圧面から離脱され、リール１４６に巻き取られる。同時に、基板上のモールド樹脂１６０がリリースフィルム１４２から離脱される。基板１００上には、半導体チップの数に相当する数のモールド樹脂１６０が形成され、モールド樹脂１６０は、半導体チップ１０２およびボンディングワイヤ１０４を含む領域を封止する。
次に、図７に示すように、下部金型１３０から基板１００が取り外される。基板１００上には、半導体チップ１０２を封止する非常に薄く、かつ小さな占有面積のモールド樹脂１６０が形成されている。
以降の工程として、基板１００の裏面に接続端子としてのはんだボールを接続する工程、および基板をダイシングする工程が行われる。ダイシング工程では、モールド樹脂１６０とモールド樹脂１６０の間に設定されたダイシングラインＣに沿って基板が切断される。つまり、ダイシング工程においてモールド樹脂１６０が切断されることがないため、モールド樹脂１６０の外形は、キャビティの形状を反映したままの形状で残すことができるため、パーティクルやモールド樹脂のクラック等の発生を抑制することができる。
次に、本発明の第２の実施例について説明する。上記実施例では、上部金型１４０のキャビティ（凹部）１４４の内部形状を矩形状としたが、第２の実施例では、キャビティ１４４のコーナーにチャンファー（面取り）にエアポケットを形成している。
図８（ａ）は、上部金型１４０の１つの押圧部分を裏面側から見たときの模式的な平面図であり、図８（ｂ）は、チャンファー部分の断面を示す図である。上部金型１４０のキャビティ１４４の各コーナーには、チャンファー１７０が形成されている。さらに、チャンファー１７０には、対角線状に延びる、一定の閉じた内部空間であるエアポケット１８０が連通されている。各コーナーのエアポケット１８０は、真空状態において液状樹脂を成型するときに、ボイドを吸収する機能を有する。すなわち、キャビティ１４４内が真空に引かれた状態から、液状樹脂が加圧成型されると、液状樹脂内の気泡等のボイドがエアポケット１８０の方向に押しやられるため、成型後のモールド樹脂内にボイドが残存し難くなる。
図９は、第２の実施例に係る上部金型を用いて半導体素子をモールド成型したときの平面図である。ここでは、便宜上、基板上の単一の領域を示している。基板１００の上面には、銅パターンに接続される複数のランド１８２が形成されている。ランド１８２は、基板１００に形成されたスルーホールを介して、基板裏面のはんだボールに接続される領域である。基板１００上の各半導体素子は、モールド樹脂１８４によってそれぞれ封止されている。モールド樹脂１８４は、上部金型１４０のキャビティ１４４を反映し、そのコーナーにはチャンファー１８６が形成されている。さらに、モールド樹脂１８４のチャンファー１８６には、エアポケット１８０に相当する微小な突起１８８が形成されている。
本実施例では、エアポケット１８０を設けることで、モールド樹脂１８４へのボイドの発生を抑制することができるため、パッケージの歩留まりを向上させることができる。エアポケット１８０の大きさは、ボイドを吸収するために一定の容積を必要とするが、その許容される大きさは、微小な突起１８８がランド１８２から一定距離Ｄだけ離れる必要がある。
次に、本発明の第３の実施例について説明する。図１０は、第１の実施例によるモールド方法を用いて形成された第１の半導体装置上に、第２の半導体装置が積層されたＰＯＰ（パッケージ・オン・パッケージ）構造を示す断面図である。
第１の半導体装置２００は、厚さが０．３ｍｍの多層配線基板２０２と、多層配線基板２０２の裏面に形成された、高さが０．２３ｍｍの複数のはんだボール２０４と、多層配線基板２０２の上面に形成されたモールド樹脂２０６とを備えたＢＧＡパッケージを有している。基板２０２の上面にダイアタッチ２０８を介して半導体チップ２１０が取り付けられ、半導体チップ２１０の電極はボンディングワイヤ２１２により基板上の銅パターン２１４に接続されている。半導体チップ２１０およびボンディングワイヤ２１２を含む領域がモールド樹脂２０６によって封止されている。ボンディングワイヤ２１２のチップ表面からのループ高さは、約０．０５ｍｍであり、ボンディングワイヤ２１２からモールド樹脂２０６の表面までの距離が約０．０９５ｍｍであり、第１の半導体装置のパッケージ全体の高さは、０．８ｍｍである。
第１の半導体装置２００上に、第２の半導体装置３００が積層されている。第２の半導体装置３００は、例えば基板３０２の上面に半導体チップ３０４、３０６を積層し、これらの半導体チップ３０４、３０６がモールド樹脂３０８によって封止されている。このモールド樹脂３０８は、トランスファーモールドによるものであってもよい。基板３０２の裏面には、その４方向に２列のはんだボール３１０が形成されている。
第２の半導体装置３００を第１の半導体装置２００上に積層したとき、はんだボール３１０は、モールド樹脂２０６を取り囲むように配置される。第２の半導体装置のはんだボール３１０は、第１の半導体装置２００の基板２０２の上面に形成された電極２１６に接続される。モールド樹脂２０６の基板２０２の表面からの高さは、約２７０μｍであり、はんだボール３１０の基板３０２からの高さは、これより若干大きくなっている。これにより、基板３０２の裏面とモールド樹脂２０６の間には僅かな間隙が形成されている。
このように、第１の実施例に係る製造方法を用いた場合、極薄かつ小型のモールド樹脂２０６を含む第１の半導体装置２００上に第２の半導体装置を積層することで、薄型のＰＯＰ構造を得ることができる。同様に第２の実施例に係る製造方法により薄型のＰＯＰ構造を得ることができる。
次に、本発明の第４の実施例について説明する。第１の実施例に係る方法により製造された半導体装置２００（図１０を参照）をマザー基板に実装するとき、リフロー炉内を通すことで高温に晒され、基板に反りが発生する。図１１は、半導体装置の反りをモデル化した図であり、同図（ａ）に示すように、基板４００およびモールド樹脂４１０が凹状になるプラスの反りと、同図（ｂ）に示すように、凸状になるマイナスの反りがある。基板４００の最下面からモールド樹脂４１０の最上面までの大きさをｈ１、ｈ２としたとき、ｈ１、ｈ２の大きさが１５０μｍを超えると、はんだボールとマザー基板との間に接合不良が生じ易い。
本実施例では、基板の反りｈ１、ｈ２を低減させるため、図１２に示すような特性の液状樹脂を選択する。ＣＴＥ１は、ガラス転移点以下の温度領域での線膨張係数であり、ＣＴＥ２は、ガラス転移点を越える温度領域での線膨張係数である。ＹＭ１は、ガラス転移点以下の温度領域での縦弾性率（ヤング率）であり、ＹＭ２は、ガラス転移点を越える温度領域での縦弾性率（ヤング率）である。図１２（ａ）には、２種類の条件Ａ、Ｂを示しているが、条件Ｂの液状樹脂を用いることが好ましい。また、半導体装置２００の構成を図１２（ｂ）に示す。半導体チップは、シリコンチップであり、幅８．８ｍｍ、奥行き８．６ｍｍ、高さ０．１ｍｍである。また、多層配線基板は、その材質がＢＴであり、その線膨張係数が３０〜２００℃の温度範囲で約１７ｐｐｍであり、サイズは、幅１．４ｍｍ、奥行き１．４ｍｍ、高さ０．３ｍｍである。
このような構成により、室温（例えば、２５℃）での半導体装置の反りの大きさｈ１、ｈ２をそれぞれ８０μｍ以下、高温（例えば、２６０℃）での半導体装置の反りの大きさｈ１、ｈ２をそれぞれ１１０μｍ以下にすることができ、これにより、基板実装時に良好なはんだ接合が可能となる。
本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
上記実施例では、ＢＧＡまたはＣＳＰタイプの半導体装置の製造方法を示したが、勿論、これ以外の半導体装置であってもよい。要は、基板の一面に搭載された半導体チップを樹脂封止するものであれば、特に、パッケージの構成が限定されるものではない。さらに、半導体チップの基板上への実装方法は、ワイヤボンディングによる接続以外にも、フェースダウンによる接続等であってもよい。さらに上部金型に形成されるキャビティを矩形状としたが、樹脂モールドの側面が傾斜するようにキャビティの側面に傾斜を持たせるようにしてもよい。
本発明に係る半導体チップのモールド方法は、従来のトランスファーモールド工法やポッティング工法に置き換え可能であり、本発明のモールド方法を用いることにより超小型、超極薄の寸法精度の安定した半導体装置を提供することができる。特に、表面実装型の半導体装置の超薄型化を実現することができる。
図１（ａ）は、複数の半導体チップが搭載された基板の平面図、図１（ｂ）はＡ−Ａ線断面図である。 本発明の実施例に係るモールド方法の工程を示す図である。 本発明の実施例に係るモールド方法の工程を示す図である。 本発明の実施例に係るモールド方法の工程を示す図である。 本発明の実施例に係るモールド方法の工程を示す図である。 本発明の実施例に係るモールド方法の工程を示す図である。 本発明の実施例に係るモールド方法の工程を示す図であり、同図（ａ）はモールド樹脂が形成された基板の平面図、同図（ｂ）はＡ１−Ａ１断面図である。 本発明の第２の実施例に係る上部金型を示し、図８（ａ）は、上部金型を裏面側からみた平面図、図８（ｂ）は、チャンファー部分の断面図である。 第２の実施例によるモールド樹脂の外形を示す図である。 半導体装置の積層構造を示す概略断面図である。 半導体装置の反りを説明する図である。 液状樹脂の樹脂特性および半導体装置の主要部のサイズを示す表である。 従来のＢＧＡパッケージの一部断面を含む斜視図である。 従来のマトリックス基板のモールド方法を説明する図である。
符号の説明
１００：基板
１０２、２１０、３０４、３０６：半導体チップ
１０４、２１２：ボンディングワイヤ
１１０：供給部
１１２：ノズル
１１４：液状樹脂
１３０：下部金型
１４０：上部金型
１４２：リリースフィルム
１４４：キャビティ
１４６：押圧部材
１５０：吸気孔
１５２：脚部
１６０、１８４、２０６、４１０：モールド樹脂
１７０、１８６：チャンファー
１８０：エアポケット
１８２：ランド
１８８：突起
２００：第１の半導体装置
２０２：多層配線基板
２０４：はんだボール
２０８：ダイアタッチ
３００：第２の半導体装置

Claims (12)

  1. 一方の面に形成された第１及び第２の接続領域と、他方の面に形成された第３の接続領域とを有し、上記第２の接続領域が上記第１の接続領域の外側に位置する絶縁基板と、
    上記絶縁基板の一方の面に回路形成面を上にして搭載された半導体チップと、
    上記半導体チップの回路形成面上の電極と上記第１の接続領域とを電気的に接続するボンディングワイヤと、
    上記絶縁基板の一方の面上において、上記半導体チップと上記ボンディングワイヤと上記第１の接続領域とを封止する矩形状の樹脂と、
    を有し、
    上記矩形状の樹脂は、凹部が形成された型形成部材を上記絶縁基板の一方の面に当接した際に上記凹部と上記絶縁基板とにより形成される密閉空間のキャビティにより成型され、
    上記キャビティのコーナーに、上記絶縁基板の一方の面に沿うようにエアポケットが設けられており、
    上記樹脂の隅部に、上記エアポケットに対応して上記絶縁基板の一方の面に接する突起部が形成されている、
    半導体装置。
  2. 一方の面に形成された第１及び第２の接続領域と、他方の面に形成された第３の接続領域とを有し、上記第２の接続領域が上記第１の接続領域の外側に位置する絶縁基板と、
    上記絶縁基板の一方の面に回路形成面を下にして搭載された半導体チップと、
    上記半導体チップの回路形成面上の電極と上記第１の接続領域との間に介在してそれらを電気的に接続する導電部材と、
    上記絶縁基板の一方の面上において、上記半導体チップと上記導電部材と上記第１の接続領域とを封止する矩形状の樹脂と、
    を有し、
    上記矩形状の樹脂は、凹部が形成された型形成部材を上記絶縁基板の一方の面に当接した際に上記凹部と上記絶縁基板とにより形成される密閉空間のキャビティにより成型され、
    上記キャビティのコーナーに、上記絶縁基板の一方の面に沿うようにエアポケットが設けられており、
    上記樹脂の隅部に、上記エアポケットに対応して上記絶縁基板の一方の面に接する突起部が形成されている、
    半導体装置。
  3. 請求項１又は２に記載の半導体装置であって、上記突起部が上記樹脂の四方の隅部に形成されている、半導体装置。
  4. 請求項１又は２に記載の半導体装置であって、上記突起部は樹脂の対角線状に延びる、半導体装置。
  5. 請求項１乃至４何れか記載の半導体装置であって、上記突起部は、上記第２の接続領域から離間されている、半導体装置。
  6. 請求項３に記載の半導体装置であって、上記樹脂の四方の隅部にはチャンファーが形成され、上記突起部は上記チャンファーにそれぞれ接続される、半導体装置。
  7. 請求項３乃至６何れかに記載の半導体装置であって、上記矩形状の樹脂の側面が傾斜している、半導体装置。
  8. 請求項１乃至７の何れかに記載の半導体装置であって、上記第２及び第３の接続領域に設けられた外部接続端子を更に有する、半導体装置。
  9. 請求項８に記載の半導体装置であって、上記第２の接続領域に設けられた外部接続端子の高さが上記樹脂の高さよりも高い、半導体装置。
  10. 上記請求項８又は９に記載の半導体装置であって、上記樹脂の上方に他の半導体装置が搭載され、当該他の半導体装置が上記第２の接続領域に設けられた外部接続端子に接続されている、半導体装置。
  11. 請求項８乃至１０の何れかに記載の半導体装置であって、上記第３の接続領域に設けられた外部接続端子が半田ボールである、半導体装置。
  12. 請求項１１に記載の半導体装置であって、上記第２の接続領域に設けられた外部接続端子が半田ボールである、半導体装置。
JP2007189775A 2007-07-20 2007-07-20 半導体装置 Active JP4823161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007189775A JP4823161B2 (ja) 2007-07-20 2007-07-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007189775A JP4823161B2 (ja) 2007-07-20 2007-07-20 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005187137A Division JP4001608B2 (ja) 2005-06-27 2005-06-27 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007266650A JP2007266650A (ja) 2007-10-11
JP4823161B2 true JP4823161B2 (ja) 2011-11-24

Family

ID=38639270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007189775A Active JP4823161B2 (ja) 2007-07-20 2007-07-20 半導体装置

Country Status (1)

Country Link
JP (1) JP4823161B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107735859B (zh) * 2015-08-17 2020-08-14 积水化学工业株式会社 半导体装置以及半导体元件保护用材料

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH06216181A (ja) * 1993-01-14 1994-08-05 Sony Corp 樹脂封止金型
JPH0758247A (ja) * 1993-08-11 1995-03-03 Toshiba Corp 半導体パッケージ
JPH07221132A (ja) * 1993-12-06 1995-08-18 Fujitsu Ltd 半導体装置及びその製造方法並びに半導体装置ユニット及びその製造方法
JPH07283344A (ja) * 1994-04-13 1995-10-27 Shinko Electric Ind Co Ltd 半導体装置
JP2005333034A (ja) * 2004-05-21 2005-12-02 Matsushita Electric Ind Co Ltd 半導体装置、その製造方法および実装方法
JP4001608B2 (ja) * 2005-06-27 2007-10-31 日本テキサス・インスツルメンツ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007266650A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
US8304883B2 (en) Semiconductor device having multiple semiconductor elements
US6429508B1 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US8803304B2 (en) Semiconductor package and manufacturing method thereof
US6225703B1 (en) Semiconductor device
JP4001608B2 (ja) 半導体装置および半導体装置の製造方法
KR100261447B1 (ko) 멀티 칩 패키지
JP4626445B2 (ja) 半導体パッケージの製造方法
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
US6897566B2 (en) Encapsulated semiconductor package free of chip carrier
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
KR100850213B1 (ko) 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
JP4823161B2 (ja) 半導体装置
JP2003158143A (ja) 薄型半導体装置のモールド方法及びそのモールド金型
JP3964438B2 (ja) 半導体装置および半導体装置の製造方法
JP5561072B2 (ja) 半導体装置の製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP2012015446A (ja) 半導体装置の製造方法
TW201330220A (zh) 具凹槽之封裝結構及其製造方法
US20060091567A1 (en) Cavity-down Package and Method for Fabricating the same
JP2011061055A (ja) 半導体装置の製造方法
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070720

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110225

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110906

R150 Certificate of patent or registration of utility model

Ref document number: 4823161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250