CN105161431A - 晶圆级芯片封装方法 - Google Patents

晶圆级芯片封装方法 Download PDF

Info

Publication number
CN105161431A
CN105161431A CN201510494161.5A CN201510494161A CN105161431A CN 105161431 A CN105161431 A CN 105161431A CN 201510494161 A CN201510494161 A CN 201510494161A CN 105161431 A CN105161431 A CN 105161431A
Authority
CN
China
Prior art keywords
layer
semiconductor chip
adhesive layer
wafer stage
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510494161.5A
Other languages
English (en)
Inventor
林正忠
仇月东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201510494161.5A priority Critical patent/CN105161431A/zh
Publication of CN105161431A publication Critical patent/CN105161431A/zh
Priority to PCT/CN2016/076235 priority patent/WO2017024794A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种晶圆级芯片封装方法，包括：1）提供第一载体及第一粘合层，将半导体芯片粘附于第一粘合层；2）采用注塑工艺对各半导体芯片进行封装，形成封装层；3）去除所述第一载体及第一粘合层；4）提供第二载体及第二粘合层，将所述封装层粘合于所述第二粘合层；5）于各半导体芯片正面形成介质层，并基于所述介质层对各半导体芯片制作重新布线层；6）于所述重新布线层上进行植球回流工艺，形成微凸点；7）去除所述第二载体及第二粘合层。本发明通过将塑封好的半导体芯片再次固定于载体上，以加强塑封材料的稳定性，避免塑封材料在后续的重新布线工艺及植球工艺过程中会出现变形的问题，在半导体制造领域具有广泛的应用前景。

Description

晶圆级芯片封装方法
技术领域
本发明属于半导体制造领域，特别是涉及一种晶圆级芯片封装方法。
背景技术
随着集成电路制造业的快速发展，人们对集成电路的封装技术的要求也不断提高，现有的封装技术包括球栅阵列封装(BGA)、芯片尺寸封装(CSP)、圆片级封装(WLP)、三维封装(3D)和系统封装(SiP)等。其中，圆片级封装(WLP)由于其出色的优点逐渐被大部分的半导体制造者所采用，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最后将圆片直接切割成分离的独立器件。圆片级封装(WLP)具有其独特的优点：①封装加工效率高，可以多个圆片同时加工；②具有倒装芯片封装的优点，即轻、薄、短、小；③与前工序相比，只是增加了引脚重新布线(RDL)和凸点制作两个工序，其余全部是传统工艺；④减少了传统封装中的多次测试。因此世界上各大型IC封装公司纷纷投入这类WLP的研究、开发和生产。WLP的不足是目前引脚数较低，还没有标准化和成本较高。WLP所涉及的关键技术除了前工序所必须的金属淀积技术、光刻技术、蚀刻技术等以外，还包括重新布线(RDL)技术和凸点制作技术。通常芯片上的引出端焊盘是排到在管芯周边的方形铝层，为了使WLP适应了SMT二级封装较宽的焊盘节距，需将这些焊盘重新分布，使这些焊盘由芯片周边排列改为芯片有源面上阵列排布，这就需要重新布线(RDL)技术。
重新布线层(RDL)是倒装芯片组件中芯片与封装之间的接口界面。重新布线层是一个额外的金属层，由核心金属顶部走线组成，用于将裸片的I/O焊盘向外绑定到诸如凸点焊盘等其它位置。凸点通常以栅格图案布置，每个凸点都浇铸有两个焊盘(一个在顶部，一个在底部)，它们分别连接重新布线层和封装基板。
现有的扇出型芯片封装技术往往会面临一个比较突出的问题：装配变形。在现有的工艺中，一般是将半导体芯片正面朝下粘贴于载体的贴膜上，然后进行塑封，塑封之后将载体及贴膜去除。在之后的重新布线层工艺以及植球回流工艺的过程中，塑封材料往往会出现变形弯曲等问题，从而大大影响封装产品的性能。
为了克服上述缺陷，现有的一种解决方案是，将半导体芯片正面朝上地装配于塑封材料中，由于所述塑封材料由刚性载体作为支撑，这种方法可以大大降低后续的重新布线层工艺以及植球工艺所造成的塑封材料的变形概率。然而，这种方法需要增加如研磨、减薄等一些工艺步骤，从而会造成产品成本的提高。
鉴于以上原因，提供一种避免重新布线及植球工艺过程中塑封材料容易变形的问题，而又不增加产品成本的晶圆级芯片封装方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆级芯片封装方法，用于解决现有技术中重新布线及植球工艺过程中塑封材料容易变形的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆级芯片封装方法，所述晶圆级芯片封装方法包括步骤：1)提供第一载体，所述第一载体表面具有第一粘合层，将半导体芯片正面朝下地粘附于所述第一粘合层表面；2)采用注塑工艺对各半导体芯片进行封装，形成封装层；3)分离所述第一粘合层及各半导体芯片，以去除所述第一载体及第一粘合层；4)提供第二载体，所述第二载体表面具有第二粘合层，将所述封装层粘合于所述第二粘合层，且使各半导体芯片正面朝上；5)于各半导体芯片正面形成介质层，并基于所述介质层对各半导体芯片制作重新布线层；6)于所述重新布线层上进行植球回流工艺，形成微凸点；7)分离所述第二粘合层及封装层，以去除所述第二载体及第二粘合层。
作为本发明的晶圆级芯片封装方法的一种优选方案，所述半导体芯片为扇出型半导体芯片。
作为本发明的晶圆级芯片封装方法的一种优选方案，所述第一载体包括玻璃、半导体、金属及刚性的聚合物中的一种。
作为本发明的晶圆级芯片封装方法的一种优选方案，所述第一粘合层为双面均具有粘性的胶带、或者通过旋涂工艺制作的粘合胶，所述第一粘合层与各半导体芯片的分离方法包括化学溶剂法、UV光曝光法、或加热保温法。
作为本发明的晶圆级芯片封装方法的一种优选方案，所述第二载体包括玻璃、半导体、金属及刚性的聚合物中的一种。
作为本发明的晶圆级芯片封装方法的一种优选方案，所述第二粘合层为双面均具有粘性的胶带、或者通过旋涂工艺制作的粘合胶，所述第二粘合层与所述封装层的分离方法包括化学溶剂法、UV光曝光法、或加热保温法。
作为本发明的晶圆级芯片封装方法的一种优选方案，步骤2)的注塑工艺采用的封装材料为聚合物复合材料。所述聚合物复合材料可以是带填料的环氧树脂及带填料的环氧丙烯酸酯树脂等材料。
作为本发明的晶圆级芯片封装方法的一种优选方案，步骤5)包括以下步骤：5-1)采用淀积工艺于各半导体芯片正面形成介质层；5-2)采用光刻工艺及刻蚀工艺于所述介质层中形成与半导体芯片电性引出所对应的通孔；5-3)于各通孔中填充金属导体，形成连接通孔；5-4)于所述介质层表面形成于所述连接通孔对应连接的重新布线层。
进一步地，步骤5-4)包括以下步骤：5-4a)于所述介质层表面制作光刻胶图形；5-4b)基于所述光刻胶图形于所述介质层表面沉积或溅射种子层；5-4c)基于所述种子层电镀金属导体形成金属连线；5-4d)去除所述光刻胶图形，以形成重新布线层。
如上所述，本发明的晶圆级芯片封装方法，具有以下有益效果：本发明通过将塑封好的半导体芯片再次固定于载体上，以加强塑封材料的稳定性，避免塑封材料在后续的重新布线工艺及植球工艺过程中会出现变形的问题。采用本发明的封装方法，塑封材料的变形情况可以得到良好的控制，大大提高了产品的良率，并且能节省产品的成本。本发明步骤简单，可以大大提高产品的成品率，在半导体制造领域具有广泛的应用前景。
附图说明
图1显示为本发明的晶圆级芯片封装方法的步骤流程示意图。
图2～图11显示为本发明的晶圆级芯片封装方法各步骤所呈现的结构示意图。
元件标号说明
11第一载体
12第一粘合层
13半导体芯片
14封装层
15第二载体
16第二粘合层
17介质层
18重新布线层
19微凸点
S11～S17步骤1)～步骤7)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图11所示，本实施例提供一种晶圆级芯片封装方法，所述晶圆级芯片封装方法包括步骤：
如图1～图3所示，首先进行步骤1)S11，提供第一载体11，所述第一载体11表面具有第一粘合层12，将半导体芯片13正面朝下地粘附于所述第一粘合层12表面。
所述第一载体11可以为所述第一粘合层12及后续的封装层14提供刚性的结构或基体，例如，所述第一载体11可以选用为具有适当形状的玻璃、半导体(如硅片等)、金属及刚性的聚合物中的一种。在本实施例中，所述第一载体11选用为玻璃。
所述第一粘合层12最好选用具有光洁表面的粘合材料制成，其必须与半导体芯片13具有一定的结合力，以保证半导体芯片13在后续工艺中不会产生移动等情况，另外，其与第一载体11可以具有较强的结合力，一般来说，其与第一载体11的结合力需要大于与半导体芯片13的结合力，所述第一粘合层12在后续的工艺中用于半导体芯片13与第一载体11之间的分离层。所述第一粘合层为双面均具有粘性的胶带、或者通过旋涂工艺制作的粘合胶。作为示例，所述第一粘合层12为UV粘合胶，通过旋涂工艺形成于所述第一载体11表面。
在本实施例中，所述半导体芯片13的正面为半导体芯片13形成有器件以及电极引出的一面。
在本实施例中，所述半导体芯片13为扇出型半导体芯片。当然，在其它的实施例中，本发明的封装方法也可以用于安装如存储器件、显示器件、输入组件、分立元件、电源、稳压器等器件，且并不限定于此处所列举的几种示例。
如图1及图4所示，然后进行步骤2)S12，采用注塑工艺对各半导体芯片13进行封装，形成封装层14。
作为示例，所述注塑工艺采用的封装材料为聚合物复合材料，具体为不透光的聚合物复合材料。进一步地，所述聚合物复合材料包括带填料的环氧树脂及带填料的环氧丙烯酸酯树脂等材料。在本实施例中，所述封装材料为带填料的环氧树脂。所述封装层14在后续工艺中用于固定所述半导体芯片13。
如图1及图5所示，接着进行步骤3)S13，分离所述第一粘合层12及各半导体芯片13，以去除所述第一载体11及第一粘合层12。
一般来说，所述第一粘合层与各半导体芯片的分离方法包括化学溶剂法、UV光曝光法、或加热保温法。在本实施例中，采用曝光方法使所述第一粘合层12(UV粘合胶)降低黏性，以实现其与各半导体芯片的分离，以最终去除所述第一载体11及第一粘合层12。
如图1及图6所示，然后进行步骤4)S14，提供第二载体15，所述第二载体15表面具有第二粘合层16，将所述封装层14粘合于所述第二粘合层16，且使各半导体芯片13正面朝上。
所述第二载体15可以为所述第二粘合层16及后续的封装层14提供刚性的结构或基体，例如，所述第二载体15可以选用为具有适当形状的玻璃、半导体(如硅片等)、金属及刚性的聚合物中的一种。在本实施例中，所述第二载体15选用为玻璃。
所述第二粘合层16最好选用具有光洁表面的粘合材料制成，其必须与所述封装层14具有一定的结合力，另外，其与第二载体15可以具有较强的结合力，一般来说，其与第二载体15的结合力需要大于与所述封装层14的结合力，所述第二粘合层16在后续的工艺中用于所述封装层14与第二载体15之间的分离层。所述第二粘合层为双面均具有粘性的胶带、或者通过旋涂工艺制作的粘合胶。作为示例，所述第二粘合层16为UV粘合胶，通过旋涂工艺形成于所述第二载体15表面。
如图1及图7～图8所示，接着进行步骤5)S15，于各半导体芯片13正面形成介质层17，并基于所述介质层17对各半导体芯片13制作重新布线层18。
作为示例，具体包括以下步骤：
步骤5-1)，采用淀积工艺于各半导体芯片13正面形成介质层17。所述介质层17包括二氧化硅及氮化硅中的一种。在本实施例中，所述介质层17为二氧化硅，其可以通过如气相沉积方法制作于所述半导体芯片13上。当然，其他的介质层17也同样适用，并不限于此处所列举的示例。
步骤5-2)，采用光刻工艺及刻蚀工艺于所述介质层17中形成与半导体芯片13电性引出所对应的通孔。
步骤5-3)，于各通孔中填充金属导体，形成连接通孔。
作为示例，所述金属导体包括Cu、Al等金属材料，可以通过如沉积、电镀-工艺填充于所述通孔中，形成连接通孔。在本实施例中，所述金属导体为Cu。
步骤5-4)，于所述介质层17表面形成于所述连接通孔对应连接的重新布线层18。
在本实施例中，步骤5-4)具体包括以下步骤：
步骤5-4a)，于所述介质层17表面制作光刻胶图形。
步骤5-4b)，基于所述光刻胶图形于所述介质层17表面沉积或溅射种子层。在本实施例中，所述种子层为Ti/Cu层。
步骤5-4c)，基于所述种子层电镀金属导体形成金属连线。
步骤5-4d)，去除所述光刻胶图形，以形成重新布线层18。
如图1及图9所示，然后进行步骤6)S16，于所述重新布线层18上进行植球回流工艺，形成微凸点19；
如图1及图10～图11所示，最后进行步骤7)S17，分离所述第二粘合层16及封装层14，以去除所述第二载体15及第二粘合层16。
一般来说，所述第二粘合层与所述封装层的分离方法包括化学溶剂法、UV光曝光法、或加热保温法。在本实施例中，采用曝光方法使所述第二粘合层16(UV粘合胶)降低黏性，以实现其与所述封装层14的分离，以最终去除所述第二载体15及第二粘合层16。
如上所述，本发明提供一种晶圆级芯片封装方法，所述晶圆级芯片封装方法包括步骤：1)提供第一载体11，所述第一载体11表面具有第一粘合层12，将半导体芯片13正面朝下地粘附于所述第一粘合层12表面；2)采用注塑工艺对各半导体芯片13进行封装，形成封装层14；3)分离所述第一粘合层12及各半导体芯片13，以去除所述第一载体11及第一粘合层12；4)提供第二载体15，所述第二载体15表面具有第二粘合层16，将所述封装层14粘合于所述第二粘合层16，且使各半导体芯片13正面朝上；5)于各半导体芯片13正面形成介质层17，并基于所述介质层17对各半导体芯片13制作重新布线层18；6)于所述重新布线层18上进行植球回流工艺，形成微凸点19；7)分离所述第二粘合层16及封装层14，以去除所述第二载体15及第二粘合层16。本发明通过将塑封好的半导体芯片13再次固定于载体上，以加强塑封材料的稳定性，避免塑封材料在后续的重新布线工艺及植球工艺过程中会出现变形的问题。采用本发明的封装方法，塑封材料的变形情况可以得到良好的控制，大大提高了产品的良率，并且能节省产品的成本。本发明步骤简单，可以大大提高产品的成品率，在半导体制造领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种晶圆级芯片封装方法，其特征在于，所述晶圆级芯片封装方法包括步骤：
1)提供第一载体，所述第一载体表面具有第一粘合层，将半导体芯片正面朝下地粘附于所述第一粘合层表面；
2)采用注塑工艺对各半导体芯片进行封装，形成封装层；
3)分离所述第一粘合层及各半导体芯片，以去除所述第一载体及第一粘合层；
4)提供第二载体，所述第二载体表面具有第二粘合层，将所述封装层粘合于所述第二粘合层，且使各半导体芯片正面朝上；
5)于各半导体芯片正面形成介质层，并基于所述介质层对各半导体芯片制作重新布线层；
6)于所述重新布线层上进行植球回流工艺，形成微凸点；
7)分离所述第二粘合层及封装层，以去除所述第二载体及第二粘合层。
2.根据权利要求1所述的晶圆级芯片封装方法，其特征在于：所述半导体芯片为扇出型半导体芯片。
3.根据权利要求1所述的晶圆级芯片封装方法，其特征在于：所述第一载体包括玻璃、半导体、金属及刚性的聚合物中的一种。
4.根据权利要求1所述的晶圆级芯片封装方法，其特征在于：所述第一粘合层为双面均具有粘性的胶带、或者通过旋涂工艺制作的粘合胶，所述第一粘合层与各半导体芯片的分离方法包括化学溶剂法、UV光曝光法、或加热保温法。
5.根据权利要求1所述的晶圆级芯片封装方法，其特征在于：所述第二载体包括玻璃、半导体、金属及刚性的聚合物中的一种。
6.根据权利要求1所述的晶圆级芯片封装方法，其特征在于：所述第二粘合层为双面均具有粘性的胶带、或者通过旋涂工艺制作的粘合胶，所述第二粘合层与所述封装层的分离方法包括化学溶剂法、UV光曝光法、或加热保温法。
7.根据权利要求1所述的晶圆级芯片封装方法，其特征在于：步骤2)的注塑工艺采用的封装材料为聚合物复合材料，包括带填料的环氧树脂及带填料的环氧丙烯酸酯树脂中的一种。
8.根据权利要求1所述的晶圆级芯片封装方法，其特征在于：步骤5)包括以下步骤：
5-1)采用淀积工艺于各半导体芯片正面形成介质层；
5-2)采用光刻工艺及刻蚀工艺于所述介质层中形成与半导体芯片电性引出所对应的通孔；
5-3)于各通孔中填充金属导体，形成连接通孔；
5-4)于所述介质层表面形成于所述连接通孔对应连接的重新布线层。
9.根据权利要求8所述的晶圆级芯片封装方法，其特征在于：步骤5-4)包括以下步骤：
5-4a)于所述介质层表面制作光刻胶图形；
5-4b)基于所述光刻胶图形于所述介质层表面沉积或溅射种子层；
5-4c)基于所述种子层电镀金属导体形成金属连线；
5-4d)去除所述光刻胶图形，以形成重新布线层。
CN201510494161.5A 2015-08-12 2015-08-12 晶圆级芯片封装方法 Pending CN105161431A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510494161.5A CN105161431A (zh) 2015-08-12 2015-08-12 晶圆级芯片封装方法
PCT/CN2016/076235 WO2017024794A1 (zh) 2015-08-12 2016-03-14 晶圆级芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510494161.5A CN105161431A (zh) 2015-08-12 2015-08-12 晶圆级芯片封装方法

Publications (1)

Publication Number Publication Date
CN105161431A true CN105161431A (zh) 2015-12-16

Family

ID=54802248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510494161.5A Pending CN105161431A (zh) 2015-08-12 2015-08-12 晶圆级芯片封装方法

Country Status (2)

Country Link
CN (1) CN105161431A (zh)
WO (1) WO2017024794A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017024794A1 (zh) * 2015-08-12 2017-02-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN107611152A (zh) * 2017-09-05 2018-01-19 中芯长电半导体（江阴）有限公司 背照式cmos传感器的封装方法
CN108511578A (zh) * 2018-04-19 2018-09-07 庄明磊 一种led照明面板
CN108511579A (zh) * 2018-04-19 2018-09-07 韩继辉 一种面光源的制造方法
CN109256360A (zh) * 2017-07-14 2019-01-22 矽品精密工业股份有限公司 封装结构及其制法
CN109665487A (zh) * 2018-12-26 2019-04-23 中芯集成电路（宁波）有限公司 一种mems器件晶圆级系统封装方法以及封装结构
CN110148567A (zh) * 2019-06-06 2019-08-20 中芯长电半导体（江阴）有限公司 一种指纹识别芯片的封装结构及封装方法
CN110289219A (zh) * 2019-06-28 2019-09-27 广东工业大学 扇出型模块高压封装工艺、结构以及设备
CN110571197A (zh) * 2019-08-07 2019-12-13 广东芯华微电子技术有限公司 一种多芯片嵌入式abf封装结构及其制造方法
CN110581109A (zh) * 2019-08-07 2019-12-17 广东芯华微电子技术有限公司 一种多芯片嵌入式异构封装结构及其制造方法
WO2020015485A1 (zh) * 2018-07-20 2020-01-23 京东方科技集团股份有限公司 面光源及其制作方法以及液晶显示装置
CN112582287A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法
CN113192850A (zh) * 2021-04-29 2021-07-30 长沙新雷半导体科技有限公司 一种扇出型芯片的封装方法
WO2023231617A1 (zh) * 2022-06-01 2023-12-07 矽磐微电子(重庆)有限公司 半导体结构的板级封装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078070A (zh) * 2021-03-30 2021-07-06 无锡闻泰信息技术有限公司 器件塑封方法
CN116053202B (zh) * 2023-02-11 2023-09-29 浙江嘉辰半导体有限公司 一种空腔结构晶圆级封装工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638102A (zh) * 2003-12-24 2005-07-13 富士通株式会社 高频器件
US20080085572A1 (en) * 2006-10-05 2008-04-10 Advanced Chip Engineering Technology Inc. Semiconductor packaging method by using large panel size
US20110127654A1 (en) * 2009-11-27 2011-06-02 Advanced Semiconductor Engineering, Inc.., Semiconductor Package and Manufacturing Methods Thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
KR101003678B1 (ko) * 2008-12-03 2010-12-23 삼성전기주식회사 웨이퍼 레벨 패키지와 그 제조방법 및 칩 재활용방법
JP5147678B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 微細配線パッケージの製造方法
CN103415923B (zh) * 2011-03-10 2016-06-08 住友电木株式会社 半导体装置和半导体装置的制造方法
TWI524437B (zh) * 2013-11-06 2016-03-01 矽品精密工業股份有限公司 半導體封裝件之製法
CN103904044A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装结构及制造工艺
CN105161431A (zh) * 2015-08-12 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638102A (zh) * 2003-12-24 2005-07-13 富士通株式会社 高频器件
US20080085572A1 (en) * 2006-10-05 2008-04-10 Advanced Chip Engineering Technology Inc. Semiconductor packaging method by using large panel size
US20110127654A1 (en) * 2009-11-27 2011-06-02 Advanced Semiconductor Engineering, Inc.., Semiconductor Package and Manufacturing Methods Thereof

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017024794A1 (zh) * 2015-08-12 2017-02-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN109256360A (zh) * 2017-07-14 2019-01-22 矽品精密工业股份有限公司 封装结构及其制法
CN107611152A (zh) * 2017-09-05 2018-01-19 中芯长电半导体（江阴）有限公司 背照式cmos传感器的封装方法
CN107611152B (zh) * 2017-09-05 2020-02-04 中芯长电半导体（江阴）有限公司 背照式cmos传感器的封装方法
CN108511578A (zh) * 2018-04-19 2018-09-07 庄明磊 一种led照明面板
CN108511579A (zh) * 2018-04-19 2018-09-07 韩继辉 一种面光源的制造方法
WO2020015485A1 (zh) * 2018-07-20 2020-01-23 京东方科技集团股份有限公司 面光源及其制作方法以及液晶显示装置
US11454845B2 (en) 2018-07-20 2022-09-27 Beijing Boe Display Technology Co., Ltd. Surface light source, manufacturing method thereof and liquid crystal display device
CN109665487B (zh) * 2018-12-26 2020-11-10 中芯集成电路（宁波）有限公司 一种mems器件晶圆级系统封装方法以及封装结构
CN109665487A (zh) * 2018-12-26 2019-04-23 中芯集成电路（宁波）有限公司 一种mems器件晶圆级系统封装方法以及封装结构
CN110148567A (zh) * 2019-06-06 2019-08-20 中芯长电半导体（江阴）有限公司 一种指纹识别芯片的封装结构及封装方法
CN110289219A (zh) * 2019-06-28 2019-09-27 广东工业大学 扇出型模块高压封装工艺、结构以及设备
CN110289219B (zh) * 2019-06-28 2021-07-06 广东工业大学 扇出型模块高压封装工艺、结构以及设备
CN110581109A (zh) * 2019-08-07 2019-12-17 广东芯华微电子技术有限公司 一种多芯片嵌入式异构封装结构及其制造方法
CN110571197A (zh) * 2019-08-07 2019-12-13 广东芯华微电子技术有限公司 一种多芯片嵌入式abf封装结构及其制造方法
CN112582287A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法
CN113192850A (zh) * 2021-04-29 2021-07-30 长沙新雷半导体科技有限公司 一种扇出型芯片的封装方法
CN113192850B (zh) * 2021-04-29 2023-09-01 长沙新雷半导体科技有限公司 一种扇出型芯片的封装方法
WO2023231617A1 (zh) * 2022-06-01 2023-12-07 矽磐微电子(重庆)有限公司 半导体结构的板级封装方法

Also Published As

Publication number Publication date
WO2017024794A1 (zh) 2017-02-16

Similar Documents

Publication Publication Date Title
CN105161431A (zh) 晶圆级芯片封装方法
CN105185717A (zh) 晶圆级芯片封装方法
CN105225965B (zh) 一种扇出型封装结构及其制作方法
CN105140213B (zh) 一种芯片封装结构及封装方法
US8619431B2 (en) Three-dimensional system-in-package package-on-package structure
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN105489516A (zh) 一种扇出型芯片的封装方法及封装结构
CN105514071A (zh) 一种扇出型芯片的封装方法及封装结构
CN106169452A (zh) 半导体封装组件及其制造方法
CN205039151U (zh) 一种堆叠型芯片封装结构
CN105070671A (zh) 一种芯片封装方法
CN107527880A (zh) 扇出型封装结构及其制备方法
CN105206539A (zh) 扇出型封装制备方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN104332456A (zh) 晶圆级扇出型堆叠封装结构及其制造工艺
CN105161465A (zh) 晶圆级芯片封装方法
CN107393885A (zh) 扇出型封装结构及其制备方法
CN104157619A (zh) 一种新型PoP堆叠封装结构及其制造方法
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107123604A (zh) 一种双面成型的封装方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN204011396U (zh) 一种新型PoP堆叠封装结构
TW201112387A (en) Multi-chip package and method of forming multi-chip package
CN105810593A (zh) 一种扇出型封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151216