CN113192850B - 一种扇出型芯片的封装方法 - Google Patents

一种扇出型芯片的封装方法 Download PDF

Info

Publication number
CN113192850B
CN113192850B CN202110474659.0A CN202110474659A CN113192850B CN 113192850 B CN113192850 B CN 113192850B CN 202110474659 A CN202110474659 A CN 202110474659A CN 113192850 B CN113192850 B CN 113192850B
Authority
CN
China
Prior art keywords
layer
chip
metal
fan
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110474659.0A
Other languages
English (en)
Other versions
CN113192850A (zh
Inventor
谢建友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha Xinlei Semiconductor Technology Co ltd
Original Assignee
Changsha Xinlei Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha Xinlei Semiconductor Technology Co ltd filed Critical Changsha Xinlei Semiconductor Technology Co ltd
Priority to CN202110474659.0A priority Critical patent/CN113192850B/zh
Publication of CN113192850A publication Critical patent/CN113192850A/zh
Application granted granted Critical
Publication of CN113192850B publication Critical patent/CN113192850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种扇出型芯片的封装方法，涉及半导技术体领域。该扇出型芯片的封装方法包括以下步骤：S1：在保护层上贴装芯片；S2：利用塑封料制作塑封层，所述塑封层与所述保护层将所述芯片包覆；S3：去除所述保护层，露出所述芯片与所述保护层贴合的面；S4：翻转塑封后的所述芯片使外露面朝上；S5：在所述芯片的外露面一次成型制作金属线路层，所述金属线路层包括多层金属线路；S6：在所述金属线路层灌筑液态绝缘材料制作绝缘介质层；S7：烘烤固化所述绝缘介质层。该扇出型芯片的封装方法能够将金属线路层及绝缘介质层仅通过一次烘烤固化成型，大幅提高产品合格率。

Description

一种扇出型芯片的封装方法
技术领域
本发明涉及半导技术体领域，尤其涉及一种扇出型芯片的封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，集成电路的金属线路层中每层金属线路层叠设置。
现有的扇出型封装是基于晶圆工艺基础上使用塑封料压缩成型或注塑的方式制作塑封晶圆，然后应用溅射金属薄膜或蚀刻的方式制作种子层，再通过电镀的方式制作电路层，并使用最高温度230℃左右的高温工艺固化PI(聚酰亚胺)钝化层来保护电路。这种制作工艺会导致塑封后的晶圆在制作电路层和钝化层时必须经过数次温差200℃以上的烘烤固化。烘烤次数根据需要制作的电路层层数决定。由于多次高温差烘烤，将可能引起诸如聚酰亚胺层与塑封料剥离、金属线路与塑封料剥离、塑封晶圆翘曲、芯片裂片等可靠性问题，给封装产品制作带来很大的工艺挑战。
针对上述问题，需要开发一种扇出型芯片的封装方法，以解决分层制作金属线路层及绝缘介质层时需要根据层数多次加热固化，导致合格率下降的问题。
发明内容
本发明的目的在于提出一种扇出型芯片的封装方法，能够将金属线路层及绝缘介质层仅通过一次烘烤固化成型，大幅提高产品合格率。
为达此目的，本发明采用以下技术方案：
一种扇出型芯片的封装方法，包括：
S1：在保护层上贴装芯片；
S2：利用塑封料制作塑封层，所述塑封层与所述保护层将所述芯片包覆；
S3：去除所述保护层，露出所述芯片与所述保护层贴合的面；
S4：翻转塑封后的所述芯片使外露面朝上；
S5：在所述芯片的外露面一次成型制作金属线路层，所述金属线路层包括多层金属线路；
S6：在所述金属线路层灌筑液态绝缘材料制作绝缘介质层；
S7：烘烤固化所述绝缘介质层。
优选地，所述保护层为键合薄膜，步骤S3中的去除所述保护层是利用解键合的方式使所述键合薄膜与所述芯片分离。
优选地，相邻的所述金属线路之间通过金属立柱连接。
优选地，所述金属线路层及所述绝缘介质层均是通过3D打印的方式制作的。
优选地，所述保护层远离所述芯片的一侧设置有载板。
优选地，所述载板材料为玻璃、氧化铝、单晶硅、氮化铝、氧化铍、碳化硅、蓝宝石中的一种。
优选地，所述保护层上间隔贴装有多个所述芯片。
优选地，还包括：
S8：在所述芯片之间的间隔处切割成多个封装颗粒。
优选地，步骤S5中制作所述金属线路层后，通过金属引线电连接所述金属线路层及所述芯片。
优选地，所述金属线路层的材料为Cu、Al、W、Sn、Au或Sn-Au合金中的一种。
本发明的有益效果：
本发明提供了一种扇出型芯片的封装方法。该扇出型芯片的封装方法中，利用保护层遮蔽芯片的一面，再用塑封层将芯片塑封，之后去除保护层，露出被保护层遮蔽的面并在此面制作由多层金属线路制成的金属线路层，然后在金属线路层灌筑液态绝缘材料制作绝缘介质层，使相邻的金属线路之间不会接触以防短路，然后烘烤固化绝缘介质层。
塑封后的晶圆首先制作金属电路层，并使用灌筑的方式在线路层间隙填充液态绝缘材料制作绝缘介质层，经过固化后即可实现多层线路的一次成型。由于多层线路的制作也是一次成型的方式完成，因此绝缘介质层可以选择固化温度更低，电性能更好的绝缘材料来填充，不必考虑各绝缘介质层之间的经过多次高温烘烤后产生的分层问题。并且更低的固化温度，也会有效的降低由于高温差带来的产品分层、翘曲等可靠性问题。
附图说明
图1是本发明提供的扇出型芯片的封装方法的流程图；
图2是本发明提供的载板和保护层的结构示意图；
图3是本发明提供的塑封层的结构示意图；
图4是本发明提供的制作金属线路层的结构示意图；
图5是本发明提供的制作绝缘介质层的结构示意图；
图6是本发明提供的封装颗粒的结构示意图。
图中：
1、保护层；2、芯片；3、塑封层；4、金属线路层；5、绝缘介质层；6、载板；7、封装颗粒；
41、金属立柱。
具体实施方式
下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。其中，术语“第一位置”和“第二位置”为两个不同的位置。
除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一特征和第二特征直接接触，也可以包括第一特征和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
本实施例提供了一种扇出型芯片的封装方法。如图1-图5所示，该扇出型芯片的封装方法包括以下步骤：
S1：在保护层1上贴装芯片2；
S2：利用塑封料制作塑封层3，塑封层3与保护层1将芯片2包覆；
S3：去除保护层1，露出芯片2与保护层1贴合的面；
S4：翻转塑封后的芯片2使外露面朝上；
S5：在芯片2的外露面一次成型制作金属线路层4，金属线路层4包括多层金属线路；
S6：在金属线路层4灌筑液态绝缘材料制作绝缘介质层5；
S7：烘烤固化绝缘介质层5。
该封装方法利用保护层1遮蔽芯片2，然后用塑封料将芯片2包覆，保护层1能够保证塑封料不会影响到与金属线路层4连接的面，提高了之后与金属线路层4连接时芯片2表面的质量，提高了连接性。
如图4和图5所示，金属线路层4的多层金属线路是通过一次成型的方法形成立体结构，然后在多层金属线路之间灌注液态绝缘介质形成绝缘介质层5，用以防止相邻的金属线路接触导致短路。优点是这种方式可以制作多层立体的电路层，并使用灌筑的方式在线路层间隙填充液态绝缘材料，经过固化后即可实现多层线路的一次性成型。由于多层线路的制作也是一次成型的方式完成，因此绝缘介质层5可以选择固化温度更低，电性能更好的绝缘材料来填充。不必考虑传统工艺中分层制作绝缘介质层5导致各绝缘介质层5之间的经过多次高温烘烤后产生的分层问题。并且更低的固化温度，也会有效的降低由于高温差带来的产品分层、翘曲等可靠性问题。
优选地，保护层1为键合薄膜，步骤S3中的去除保护层1是利用解键合的方式使键合薄膜与芯片2分离。键合薄膜的作用是对芯片2与金属线路层4相连接的一面进行保护防止塑封时受到影响，但需要在塑封结束后易剥离，否则反而会对芯片2造成损害，键合薄膜在键合时能够与芯片2紧密贴合，而通过解键合的方式又能够使键合薄膜与芯片2彻底分离。
其中，键合薄膜包括UV胶及基体膜，UV胶涂覆于基体膜上。UV胶塑封时不会因塑封料温度高而变形，且柔韧性好，容易剥离。通过紫外线照射使UV胶固化即可将芯片2和基体膜通过UV胶键合在一起，形成临时配对结构，在实现两者的键合的基础上不会流下胶粘痕迹，且通过UV膜键合具有很高的牢固性。解键合是通过激光照射，UV胶失去黏性，基体膜与芯片2分离，操作简单。
优选地，相邻的金属线路之间通过金属立柱41连接。
金属线路层4是由多层金属线路层4叠设置的结构，每层的金属线路与相邻的上下两层通过金属立柱41连接，形成立体结构。液态的绝缘介质流入金属线路之间的缝隙并烘烤固化，对金属线路层4的结构进行保护和加固，且能够防止金属线路层4受到外力变形引起短路。
优选地，金属线路层4及绝缘介质层5均是通过3D打印的方式制作的。
3D打印精度较高，能够制作尺寸极小的金属线路层4，提高最终芯片2的性能。同时金属线路层4由于是层叠的立体结构，且在灌筑液态绝缘介质并固化之前无支撑，无法使用传统方法分层制作，故通过3D打印形成金属线路层4效率高，结构稳定。
由于3D打印是通过3D打印喷头将金属线路层4的材料喷出形成立体结构，故在灌筑液态绝缘介质时也可以通过3D打印喷头进行灌筑，可以节省一个灌筑设备，提高现有设备的利用率。
优选地，保护层1远离芯片2的一侧设置有载板6。如图2和图3所示，载板6需要具有较好的硬度和平整度，以支撑保护层1平整，能够与芯片2完整贴合，保证封装质量。其中，为玻璃、氧化铝、单晶硅、氮化铝、氧化铍、碳化硅、蓝宝石中的一种。
为了提高生产效率，保护层1上间隔贴装有多个芯片2。
优选地，如图6所示，该扇出型芯片的封装方法还包括：
S8：在芯片2之间的间隔处切割成多个封装颗粒7。
其中，相邻芯片2之间的间距相等。在多个芯片2上均通过3D打印的方式制作金属线路层4，然后一起浇筑形成绝缘介质层5，极大地提高了生产效率。而烘烤固化绝缘介质层5后，在芯片2的间隔处进行切割分成多个封装颗粒7。
其中，步骤S5中制作金属线路层4后，通过金属引线电连接金属线路层4及芯片2。
优选地，金属线路层4的材料为Cu、Al、W、Sn、Au或Sn-Au合金。金属线路层4的材料优先选择电阻小的材料，能够提高最终封装颗粒7的性能。
以上内容仅为本发明的较佳实施例，对于本领域的普通技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种扇出型芯片的封装方法，其特征在于，包括以下步骤：
S1：在保护层(1)上贴装芯片(2)；
S2：利用塑封料制作塑封层(3)，所述塑封层(3)与所述保护层(1)将所述芯片(2)包覆；
S3：去除所述保护层(1)，露出所述芯片(2)与所述保护层(1)贴合的面；
S4：翻转塑封后的所述芯片(2)使外露面朝上；
S5：在所述芯片(2)的外露面一次成型制作金属线路层(4)，所述金属线路层(4)包括多层金属线路；
S6：在所述金属线路层(4)灌筑液态绝缘材料制作绝缘介质层(5)；
S7：烘烤固化所述绝缘介质层(5)；
所述金属线路层(4)的多层金属线路通过一次成型的方法形成立体结构，
所述金属线路层(4)及所述绝缘介质层(5)均是通过3D打印的方式制作的。
2.根据权利要求1所述的扇出型芯片的封装方法，其特征在于，所述保护层(1)为键合薄膜，步骤S3中的去除所述保护层(1)是利用解键合的方式使所述键合薄膜与所述芯片(2)分离。
3.根据权利要求1所述的扇出型芯片的封装方法，其特征在于，相邻的所述金属线路之间通过金属立柱(41)连接。
4.根据权利要求1所述的扇出型芯片的封装方法，其特征在于，所述保护层(1)远离所述芯片(2)的一侧设置有载板(6)。
5.根据权利要求4所述的扇出型芯片的封装方法，其特征在于，所述载板(6)材料为玻璃、氧化铝、单晶硅、氮化铝、氧化铍、碳化硅、蓝宝石中的一种。
6.根据权利要求1所述的扇出型芯片的封装方法，其特征在于，所述保护层(1)上间隔贴装有多个所述芯片(2)。
7.根据权利要求6所述的扇出型芯片的封装方法，其特征在于，还包括：
S8：在所述芯片(2)之间的间隔处切割成多个封装颗粒(7)。
8.根据权利要求1所述的扇出型芯片的封装方法，其特征在于，步骤S5中制作所述金属线路层(4)后，通过金属引线电连接所述金属线路层(4)及所述芯片(2)。
9.根据权利要求1所述的扇出型芯片的封装方法，其特征在于，所述金属线路层(4)的材料为Cu、Al、W、Sn、Au或Sn-Au合金中的一种。
CN202110474659.0A 2021-04-29 2021-04-29 一种扇出型芯片的封装方法 Active CN113192850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110474659.0A CN113192850B (zh) 2021-04-29 2021-04-29 一种扇出型芯片的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110474659.0A CN113192850B (zh) 2021-04-29 2021-04-29 一种扇出型芯片的封装方法

Publications (2)

Publication Number Publication Date
CN113192850A CN113192850A (zh) 2021-07-30
CN113192850B true CN113192850B (zh) 2023-09-01

Family

ID=76980484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110474659.0A Active CN113192850B (zh) 2021-04-29 2021-04-29 一种扇出型芯片的封装方法

Country Status (1)

Country Link
CN (1) CN113192850B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293947A (ja) * 1996-04-26 1997-11-11 Hitachi Cable Ltd 立体成形回路基板の製造方法
JP2011009438A (ja) * 2009-06-25 2011-01-13 Panasonic Electric Works Co Ltd ３次元立体回路基板およびこれを用いた回路モジュール
CN105161431A (zh) * 2015-08-12 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
US10068837B1 (en) * 2017-06-20 2018-09-04 Chang Wah Technology Co., Ltd. Universal preformed lead frame device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293947A (ja) * 1996-04-26 1997-11-11 Hitachi Cable Ltd 立体成形回路基板の製造方法
JP2011009438A (ja) * 2009-06-25 2011-01-13 Panasonic Electric Works Co Ltd ３次元立体回路基板およびこれを用いた回路モジュール
CN105161431A (zh) * 2015-08-12 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
US10068837B1 (en) * 2017-06-20 2018-09-04 Chang Wah Technology Co., Ltd. Universal preformed lead frame device

Also Published As

Publication number Publication date
CN113192850A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
CN107887343B (zh) 半导体封装结构及其制造方法
US10431477B2 (en) Method of packaging chip and chip package structure
CN103219293B (zh) 在封装工艺中切割底部填充物
CN103515260B (zh) 封装内封装及其形成方法
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
CN101924042B (zh) 裸片堆叠密封结构的形成方法
CN109216296A (zh) 半导体封装件和方法
US10276545B1 (en) Semiconductor package and manufacturing method thereof
JP5112275B2 (ja) 半導体装置及び半導体装置の製造方法
CN101740415A (zh) 集成电路结构及其形成方法
CN108735686B (zh) 半导体封装装置和其制造方法
KR102506106B1 (ko) 패키지 구조체 및 그 제조 방법
TWI704658B (zh) 封裝基板
CN105374731A (zh) 封装方法
CN110783282A (zh) 封装结构
CN208767298U (zh) 传感器封装
CN108807298A (zh) 半导体封装
CN113192850B (zh) 一种扇出型芯片的封装方法
JP5948631B2 (ja) チップのカプセル化を行う間にチップの支持部により再構成ウェーハを形成する方法
CN112349608A (zh) 芯片封装结构的制作方法
CN112349595A (zh) 芯片封装结构的制作方法
US20220399207A1 (en) Semiconductor encapsulation method and semiconductor encapsulation structure
CN114446918A (zh) Mcm封装结构及其制作方法
CN112349601A (zh) 芯片封装结构的制作方法
CN113451161B (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Xie Jianyou

Inventor before: Zhang Fengxia

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant