CN112349608A - 芯片封装结构的制作方法 - Google Patents

芯片封装结构的制作方法 Download PDF

Info

Publication number
CN112349608A
CN112349608A CN201910735877.8A CN201910735877A CN112349608A CN 112349608 A CN112349608 A CN 112349608A CN 201910735877 A CN201910735877 A CN 201910735877A CN 112349608 A CN112349608 A CN 112349608A
Authority
CN
China
Prior art keywords
layer
chip
bonding pad
manufacturing
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910735877.8A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN201910735877.8A priority Critical patent/CN112349608A/zh
Publication of CN112349608A publication Critical patent/CN112349608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种芯片封装结构的制作方法，首先在每一晶粒的正面形成包埋内焊盘的保护层，接着将多个晶粒的背面固定于载板，在各个晶粒以及各个晶粒之间的载板表面形成包埋各个晶粒的第一塑封层，研磨第一塑封层直至保护层露出；再接着在每一晶粒的保护层内形成至少一个第一开口，第一开口暴露内焊盘；在各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层以形成各个芯片；之后去除载板，在多芯片封装结构中每一芯片的背面设置散热件；切割形成多个芯片封装结构。各个芯片的背面设置散热件，该散热件暴露在芯片封装结构外，利于提升芯片的散热性能，可保证芯片的持续高效运行及解决芯片过热导致的影响寿命问题。

Description

芯片封装结构的制作方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构的制作方法。
背景技术
近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。
然而，现有芯片封装结构中芯片的性能有待提升、寿命有待延长。
有鉴于此，本发明提供一种新的芯片封装结构的制作方法，以解决上述技术问题。
发明内容
本发明的发明目的是提供一种芯片封装结构的制作方法，提升其中芯片的性能、延长寿命。
为实现上述目的，本发明一方面提供一种芯片封装结构的制作方法，包括：
提供载板和多个晶粒，每一所述晶粒包括相对的正面与背面，所述正面具有内焊盘以及包埋所述内焊盘的保护层；将所述多个晶粒的背面固定于所述载板；
在所述各个晶粒以及各个晶粒之间的载板表面形成包埋所述各个晶粒的第一塑封层；研磨所述第一塑封层直至所述保护层露出；
在所述每一晶粒的保护层内形成至少一个第一开口，所述第一开口暴露所述内焊盘；在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层以形成各个芯片，所述绝缘层的上表面与所述外焊盘的上表面齐平；每一芯片至少包括晶粒以及晶粒上的外焊盘，每一芯片的所述外焊盘至少与一个所述内焊盘电连接；
去除所述载板，形成多芯片封装结构；在所述多芯片封装结构中每一芯片的背面设置散热件；
切割所述多芯片封装结构形成多个芯片封装结构。本方案中，在各个芯片的背面设置散热件，该散热件暴露在芯片封装结构外，利于提升芯片的散热性能，可保证芯片的持续高效运行以及解决芯片过热导致的影响寿命问题。此外，在形成第一塑封层以及研磨第一塑封层过程中，保护层保护了内焊盘以及晶粒内的电互连结构不受损坏。绝缘层相对于空气，能提高相邻外焊盘之间的电绝缘性能，也能防止芯片封装结构与外界部件电连接时，相邻外焊盘之间短路。
可选地，所述散热件还延伸至包埋所述芯片的第一塑封层。本方案能进一步提高散热面积。
可选地，所述散热件包括基板，所述基板覆盖于每一芯片的背面。基板的材料可以为金属等散热性能好的材料。基板可对芯片的背面进行整面散热。
可选地，所述散热件还包括连接于所述基板的若干翅片，所述翅片沿远离所述基板方向延伸。翅片在基板基础上可以增大散热面积，减小散热阻力，进一步加强了芯片封装结构的散热性能。
可选地，所述一个芯片封装结构中包含一个芯片。
可选地，所述一个芯片封装结构中包含两个或两个以上芯片，相邻芯片至少共用一个外焊盘。本方案可将不同功能的芯片集成在一个封装结构中，相对于各个功能的芯片先封装，后集成封装结构的方案，本方案具有体积小、可靠性高、性能高、和多功能化的好处。
可选地，所述保护层的材质为绝缘树脂材料、二氧化硅、氮化硅中的至少一种。保护层能起到绝缘作用，且在形成第一塑封层以及研磨第一塑封层过程中，硬度能满足保护内焊盘以及晶粒内的电互连结构不受损坏即可，本发明不限定保护层的具体材质。
可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘包括：
在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成再布线层；
在所述再布线层上形成导电凸柱，所述导电凸柱为所述外焊盘。相对于芯片的外焊盘直接与内焊盘连接的方式，再布线层使得外焊盘能够重新布局到芯片封装结构表面间距更宽松的区域，换言之能使得外焊盘的设置更合理。
可选地，所述再布线层包括一层、两层或两层以上再布线层。多层再布线层相对于一层再布线层，能进一步提高外焊盘的设置灵活性，也能减小芯片面积。
可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层包括：
在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成导电凸柱；
在所述导电凸柱上以及相邻导电凸柱之间形成第一介电层，所述第一介电层为无机材料；
研磨所述第一介电层直至暴露出所述导电凸柱。本方案中，所述导电凸柱为所述外焊盘，所述第一介电层为所述绝缘层。
可选地，研磨所述第一介电层直至暴露出所述导电凸柱后，还在所述导电凸柱上形成抗氧化层或焊球。
可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层包括：
在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成导电凸柱；
在相邻导电凸柱之间形成第一介电层，所述第一介电层的上表面与所述导电凸柱的上表面齐平，所述第一介电层为有机材料。本方案中，所述导电凸柱为所述外焊盘，所述第一介电层为所述绝缘层。
可选地，在相邻导电凸柱之间形成第一介电层后，还在所述导电凸柱上形成抗氧化层或焊球。
可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层包括：
在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成第一介电层；
在所述第一介电层内形成若干第二开口，所述第二开口暴露所述内焊盘；
在所述第一介电层上以及所述第二开口内形成导电材料层；
研磨所述导电材料层直至第一介电层露出，所述第二开口内的导电材料层形成导电凸柱。本方案中，所述导电凸柱为所述外焊盘，所述第一介电层为所述绝缘层。
可选地，研磨所述导电材料层直至第一介电层露出，所述第二开口内的导电材料层形成导电凸柱后，还在所述导电凸柱上形成抗氧化层或焊球。
可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层包括：
在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成导电凸柱以及包埋所述导电凸柱的第二塑封层；
研磨所述第二塑封层直至暴露出所述导电凸柱。本方案中，所述导电凸柱为所述外焊盘，所述第二塑封层为所述绝缘层。
可选地，研磨所述第二塑封层直至暴露出所述导电凸柱后，还在所述导电凸柱上形成抗氧化层或焊球。
可选地，所述抗氧化层包括：锡层、或自下而上堆叠的镍层与金层、或自下而上堆叠的镍层、钯层与金层。导电凸柱的材质可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
本发明另一方面提供另一种芯片封装结构的制作方法，包括：
提供载板和多个晶粒，每一所述晶粒包括相对的正面与背面，所述正面具有内焊盘以及包埋所述内焊盘的保护层；将所述多个晶粒的背面固定于所述载板；
在所述各个晶粒以及各个晶粒之间的载板表面形成包埋所述各个晶粒的第一塑封层；研磨所述第一塑封层直至所述保护层露出；
在所述每一晶粒的保护层内形成至少一个第一开口，所述第一开口暴露所述内焊盘；在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层以形成各个芯片，所述绝缘层暴露所述外焊盘的部分区域；每一芯片至少包括晶粒以及晶粒上的外焊盘，每一芯片的所述外焊盘至少与一个所述内焊盘电连接；
去除所述载板，形成多芯片封装结构；在所述多芯片封装结构中每一芯片的背面设置散热件；
切割所述多芯片封装结构形成多个芯片封装结构。本方案中，在各个芯片的背面设置散热件，该散热件暴露在芯片封装结构外，利于提升芯片的散热性能，可保证芯片的持续高效运行以及解决芯片过热导致的影响寿命问题。此外，在形成第一塑封层以及研磨第一塑封层过程中，保护层保护了内焊盘以及晶粒内的电互连结构不受损坏。绝缘层相对于空气，能提高相邻外焊盘之间的电绝缘性能，也能防止芯片封装结构与外界部件电连接时，相邻外焊盘之间短路。
可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成一层再布线层，所述外焊盘为所述再布线层中的金属块。再布线层使得外焊盘能够重新布局到芯片封装结构表面间距更宽松的区域，换言之能使得外焊盘的设置更合理。
可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成若干层再布线层，所述若干层再布线层包括顶层再布线层，所述外焊盘为所述顶层再布线层中的金属块。多层再布线层相对于一层再布线层，能进一步提高外焊盘的设置灵活性，也能减小芯片封装结构的面积。
可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上制作外焊盘与绝缘层后，还在所述暴露的外焊盘上形成抗氧化层。本方案中，抗氧化层可以防止暴露的外焊盘氧化，进而防止外焊盘氧化导致的电连接性能变差。
可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上制作外焊盘与绝缘层后，还在所述暴露的外焊盘上形成焊球。本方案中，焊球可用于芯片封装结构的倒装。
可选地，绝缘层的材料为阻焊材料，和/或绝缘层的材料为光敏材料。芯片封装结构与外界部件焊接时，阻焊材料能防止相邻外焊盘短路。光敏材料可通过曝光显影工艺实现图形化，工艺简单。同时满足上述条件的材料可以为绿油，阻焊性能可靠。
可选地，所述散热件还延伸至包埋所述芯片的第一塑封层。本方案能进一步提高散热面积。
可选地，所述散热件包括基板，所述基板覆盖于每一芯片的背面。基板的材料可以为金属等散热性能好的材料。基板可对芯片的背面进行整面散热。
可选地，所述散热件还包括连接于所述基板的若干翅片，所述翅片沿远离所述基板方向延伸。翅片在基板基础上可以增大散热面积，减小散热阻力，进一步加强了芯片封装结构的散热性能。
可选地，所述一个芯片封装结构中包含一个芯片。
可选地，所述一个芯片封装结构中包含两个或两个以上芯片，相邻芯片至少共用一个外焊盘。本方案可将不同功能的芯片集成在一个封装结构中，相对于各个功能的芯片先封装，后集成封装结构的方案，本方案具有体积小、可靠性高、性能高、和多功能化的好处。
可选地，所述保护层的材质为绝缘树脂材料、二氧化硅、氮化硅中的至少一种。保护层能起到绝缘作用，且在形成第一塑封层以及研磨第一塑封层过程中，硬度能满足保护内焊盘以及晶粒内的电互连结构不受损坏即可，本发明不限定保护层的具体材质。
附图说明
图1是本发明第一实施例的芯片封装结构的制作方法的流程图；
图2至图15是图1中的流程对应的中间结构示意图；
图16是本发明第二实施例的芯片封装结构的制作方法对应的中间结构示意图；
图17是本发明第三实施例的芯片封装结构的制作方法对应的中间结构示意图；
图18是本发明第四实施例的芯片封装结构的制作方法对应的中间结构示意图；
图19是本发明第五实施例的芯片封装结构的制作方法对应的中间结构示意图；
图20与图21是本发明第六实施例的芯片封装结构的制作方法对应的中间结构示意图；
图22是本发明第七实施例的芯片封装结构的制作方法的流程图；
图23是图22中的流程对应的中间结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
载板2 晶粒101
晶粒正面101a 晶粒背面101b
内焊盘1010 保护层1011
第一塑封层100 第一开口1011a
外焊盘11 再布线层13
金属块13a 第二介电层13b
导电凸柱14 光刻胶层15、16
第二塑封层17 抗氧化层18
多芯片封装结构3 芯片封装结构3a
芯片1 散热件31
基板310 芯片正面1a
芯片背面1b 第三塑封层300
翅片311 第一介电层19
第三介电层13c 绝缘层12、12'
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的芯片封装结构的制作方法的流程图。图2至图15是图1中的流程对应的中间结构示意图。
首先，参照图1中的步骤S1、图2与图3所示，提供载板2和多个晶粒101，每一晶粒101包括正面101a与背面101b，正面101a具有内焊盘1010以及包埋内焊盘1010的保护层1011；将多个晶粒101的背面101b固定于载板2。其中，
图2是载板和多个晶粒的俯视图；图3是沿着图2中的AA直线的剖视图。
晶粒101中可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。晶粒正面101a的内焊盘1010与电互连结构连接，用于将各个器件的电信号输入/输出。
需要说明的是，各个晶粒101的结构及功能可以相同，也可以不同。
保护层1011为绝缘材质，具体可以为绝缘树脂材料、二氧化硅、氮化硅中的至少一种。
绝缘树脂材料例如为聚酰亚胺、环氧树脂等，可以在内焊盘1010制作完毕后，通过a)层压工艺压合在内焊盘1010以及相邻内焊盘1010之间的绝缘层上，或b)先涂布在内焊盘1010以及相邻内焊盘1010之间的绝缘层上、后固化，或c)通过注塑工艺固化在内焊盘1010以及相邻内焊盘1010之间的绝缘层上。
保护层1011的材质为二氧化硅或氮化硅时，可通过沉积工艺形成在内焊盘1010以及相邻内焊盘1010之间的绝缘层上。
晶粒101的数目可以为两个、三个、一个晶圆切割后所有晶粒、甚至可以是多个晶圆切割后所有晶粒，本发明并不限定晶粒101的数目。
晶圆在切割前可以自背面减薄厚度，以降低晶粒101的厚度。
载板2为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
载板2与晶粒101之间可以设置粘结层，以此实现两者之间的固定。具体地，可以在载板2表面涂布一整面粘结层，将多个晶粒101置于该粘结层上。粘结层可以采用易剥离的材料，以便将载板2和晶粒101剥离开来，例如可以采用通过加热能够使其失去粘性的热分离材料。
接着，参照图1中的步骤S2、图4与图5所示，在各个晶粒101以及各个晶粒101之间的载板2表面形成包埋各个晶粒101的第一塑封层100；参照图6所示，研磨第一塑封层100直至保护层1011露出。其中，图4是第一塑封层的俯视图，且第一塑封层显示了透视效果；图5是沿着图4中的BB直线的剖视图。
第一塑封层100的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。对应地，封装可以采用在各晶粒101之间填充液态塑封料、后经塑封模具高温固化进行。
第一塑封层100可采用机械研磨，例如采用砂轮研磨。
在形成第一塑封层100以及研磨第一塑封层100过程中，保护层1011可以防止内焊盘1010以及晶粒101内的电互连结构受损坏。
之后，参照图1中的步骤S3与图7所示，在每一晶粒101的保护层1011内形成至少一个第一开口1011a，第一开口1011a暴露内焊盘1010；参照图8至图13所示，在各个晶粒101的内焊盘1010、保护层1011以及各个晶粒101之间的第一塑封层100上至少制作外焊盘11与绝缘层12以形成各个芯片1，绝缘层12的上表面与外焊盘11的上表面齐平；每一芯片1至少包括晶粒101以及晶粒101上的外焊盘11，每一芯片1的外焊盘11至少与一个内焊盘1010电连接。
形成第一开口1011a具体可以包括：
在保护层1011以及第一塑封层100上形成掩膜层(未图示)；
对掩膜层进行图形化；
以图形化的掩膜层为掩膜，对保护层1011进行干法刻蚀形成第一开口1011a，以暴露出内焊盘1010；
去除剩余的掩膜层。
掩膜层材质可以为光刻胶，通过曝光显影工艺对光刻胶层进行图形化，使用灰化法去除剩余的光刻胶层。
参照图7所示，一个第一开口1011a可以暴露一个内焊盘1010，也可以暴露待电连接的两个及其以上数目的内焊盘1010。
一个可选方案中，参照图8至图13所示，先在各个晶粒101的内焊盘1010、保护层1011以及各个晶粒101之间的第一塑封层100上形成再布线层(RDL)13，之后在再布线层13上形成导电凸柱14。导电凸柱14为外焊盘11。
一个可选方案中，形成再布线层13的步骤S31包括步骤S310-S313。
步骤S310：参照图8所示，在各个晶粒101的内焊盘1010、保护层1011以及各个晶粒101之间的第一塑封层100上形成光刻胶层15。
本步骤S310中，一个可选方案中，形成的光刻胶层15可为感光膜。感光膜可以从胶带上撕下，贴敷在内焊盘1010、保护层1011以及第一塑封层100上。其它可选方案中，光刻胶层15也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S311：仍参照图8所示，曝光显影光刻胶层15，保留第一预定区域的光刻胶层15，第一预定区域与待形成的再布线层13的金属块13a所在区域互补。
本步骤S311对光刻胶层15进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材质代替光刻胶层15。
步骤S312：继续参照图8所示，在第一预定区域的互补区域填充金属层以形成再布线层13的金属块13a。
一个可选方案中，本步骤S312采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先电镀一层籽晶层(Seed Layer)。其它可选方案中，也可以物理气相沉积或化学气相沉积整面金属层后再去除光刻胶层15上的金属层。
步骤S313：参照图8与图9所示，灰化去除第一预定区域剩余的光刻胶层15。
再布线层13的金属块13a可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
需要说明的是，本步骤S31中的再布线层13的金属块13a根据设计需要进行布置，各个晶粒101上的再布线层13的分布可以相同，也可以不同。
之后，在再布线层13上形成导电凸柱14。具体地，本步骤S32可以包括步骤S320-S325。
步骤S320：参照图10所示，在金属块13a以及保护层1011上形成光刻胶层16。
本步骤S320中，一个可选方案中，形成的光刻胶层16可为感光膜。感光膜可以从胶带上撕下，贴敷在金属块13a以及保护层1011上。其它可选方案中，光刻胶层16也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S321：仍参照图10所示，曝光显影光刻胶层16，保留第二预定区域的光刻胶16。第二预定区域与待形成导电凸柱14的区域互补。
本步骤S321对光刻胶层16进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材质代替光刻胶层16。
步骤S322：继续参照图10所示，在第二预定区域的互补区域填充金属层以形成导电凸柱14。
一个可选方案中，本步骤S322采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先电镀一层籽晶层(Seed Layer)。其它可选方案中，也可以物理气相沉积或化学气相沉积整面金属层后再去除光刻胶层16上的金属层。
步骤S323：参照图10与图11所示，灰化去除第二预定区域剩余的光刻胶层16。
导电凸柱14可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
参照图11所示，步骤S310-S313以及步骤S320～S323形成了多个芯片1。每一芯片1包括一个晶粒101、该晶粒101上的再布线层13以及外焊盘11(导电凸柱14)。每一芯片1的一个外焊盘11可以与一个内焊盘1010电连接，也可以与两个或两个以上数目的内焊盘1010电连接。
步骤S324：参照图12所示，在导电凸柱14、金属块13a以及保护层1011上形成包埋导电凸柱14的第二塑封层17。
一个可选方案中，本步骤S324包括：首先，在导电凸柱14、金属块13a以及保护层1011上贴装半固态塑封膜；之后，将贴装有半固态塑封膜的待塑封结构置于下模体上，对合高温上模体；上模体热压塑封膜时，该半固态塑封膜变为液态塑封料，流动后，继续加热该塑封料由液态变为固态第二塑封层17；去除模具。
另一个可选方案中，本步骤S324形成的第二塑封层17采用注塑工艺形成。具体地，先将待塑封结构置于下模体上，对合高温上模体；向高温模具腔内注入常温液态塑封料；常温液态塑封料流动同时由于受热由液态变为固态第二塑封层17。
第二塑封层17为绝缘层12，相对于空气间隙，能提高相邻导电凸柱14、以及金属块13a之间的电绝缘性能。
步骤S325：仍参照图12所示，研磨第二塑封层17直至暴露出导电凸柱14。
第二塑封层17可采用机械研磨，例如采用砂轮研磨。
a)可选方案中，参照图12所示，导电凸柱14为外焊盘11。
b)可选方案中，参照图13所示，暴露出导电凸柱14后，还可以在导电凸柱14上形成抗氧化层18。
抗氧化层18可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。抗氧化层18可以采用电镀工艺形成。导电凸柱14的材质可以为铜，上述抗氧化层18可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
c)可选方案中，暴露出导电凸柱14后，还可以在导电凸柱14上形成焊球，用于芯片封装结构3a(参见图15所示)的倒装。
其它可选方案中，外焊盘11也可以由导电凸柱14以外的其它导电块，例如再布线层13的金属块13a充当，本发明对此并不加以限制。
需要说明的是，再布线层13实现了将晶粒正面内焊盘1010之间的狭小间距扩张至外焊盘11之间的较大间距。在具体实施过程中，也可以省略再布线层13的制作步骤S31，直接在内焊盘1010上制作外焊盘11。相对于直接在内焊盘1010上制作外焊盘11的方式，再布线层13使得外焊盘11能够重新布局到芯片封装结构3a表面间距更宽松的区域，换言之，能使得外焊盘11的设置更合理。
本步骤S3中对多个晶粒101同时制作外焊盘11以及对外焊盘11封装，相对于各个晶粒101分别制作外焊盘11以及对外焊盘11封装的方案，能提高封装工艺中的生产效率。
以下步骤S4～S5在图13所示的b)可选方案中的结构基础上继续制作，可以理解的是，a)可选方案与c)可选方案也可以执行以下步骤S4～S5。
再接着，参照图1中的步骤S4与图14所示，去除载板2，形成多芯片封装结构3；在多芯片封装结构3中每一芯片1的背面设置散热件31。
载板2的去除方式可以为激光剥离等现有去除方式。
参照图14所示，散热件31包括基板310，基板310覆盖于每一芯片1的背面1b，可对芯片1的背面1b进行整面散热。基板310的材料可以为金属等散热性能好的材料。
一个可选方案中，基板310固定于芯片背面1b，例如采用键合方式、压合方式或通过粘胶实现固定。
另一个可选方案中，可以通过物理气相沉积工艺或化学气相沉积工艺等在芯片背面1b制作基板310。
图14中，基板310还延伸至包埋芯片1的第一塑封层100，进一步提高散热面积。基板310可以在多芯片封装结构3的相邻切割道范围内延伸，换言之，切割时不对基板310进行切割；基板310也可以在多芯片封装结构3背面整面设置，换言之，基板310随多芯片封装结构3的切割而切割。
之后，参照图1中的步骤S5、图14以及图15所示，切割多芯片封装结构3形成多个芯片封装结构3a。
参照图14所示，本步骤切割过程中，沿相邻芯片1之间的切割道切割。
参照图15所示，芯片封装结构3a包括：
芯片1，芯片1包括正面1a与背面1b，正面1a具有外焊盘11，背面1b具有散热件31；
包埋芯片1的第三塑封层300，外焊盘11与散热件31暴露在第三塑封层300外。
图15所示实施例中，具体地，芯片1自下而上包括：晶粒101、再布线层13以及外焊盘11；第三塑封层300自下而上包括：第一塑封层100以及第二塑封层17。其它实施例中，芯片1也可以省略再布线层13。
参照图15所示，芯片封装结构3a中，各个芯片1的背面1b设置散热件31，且散热件31暴露在封装结构3a外，利于提升芯片1的散热性能，可保证芯片1的持续高效运行以及解决芯片1过热导致的影响寿命问题。
图16是本发明第二实施例的芯片封装结构的制作方法对应的中间结构示意图。参照图16所示，本实施例中的芯片封装结构的制作方法与图1至图15中的芯片封装结构的制作方法大致相同，区别仅在于：步骤S5中，散热件31还包括连接于基板310的若干翅片311，翅片311沿远离基板310方向延伸。
各个翅片311可以相互平行，也可以形成一夹角。
翅片311在基板310基础上可以增大散热面积，减小散热阻力，进一步加强了芯片封装结构3a的散热性能。
图17是本发明第三实施例的芯片封装结构的制作方法对应的中间结构示意图。参照图17所示，本实施例中的芯片封装结构的制作方法与图1至图16中的芯片封装结构的制作方法大致相同，区别仅在于：步骤S324与S325中，第一介电层19替换第二塑封层17。第一介电层19为绝缘层12。
一个可选方案中，步骤S324'，在导电凸柱14、金属块13a以及保护层1011上形成第一介电层19，第一介电层19为无机材料。
第一介电层19的材质可以为二氧化硅或氮化硅等，采用物理气相沉积法或化学气相沉积法形成。
步骤S325'，研磨第一介电层19直至暴露出导电凸柱14。
另一个可选方案中，步骤S320'，在金属块13a、保护层1011以及第一塑封层100上形成第一介电层19。第一介电层19的材质可以为二氧化硅或氮化硅等，采用物理气相沉积法或化学气相沉积法形成。
步骤S321'，在第一介电层19内形成若干第二开口，第二开口暴露金属块13a。第二开口为待形成导电凸柱14的区域。第二开口可以以图形化的光刻胶为掩膜，经干法刻蚀形成。
步骤S322'，在第一介电层19上以及第二开口内形成导电材料层。导电材料层的材质可以为铜或铝等，采用物理气相沉积法或化学气相沉积法形成。
步骤S323'，研磨导电材料层直至第一介电层19露出，第二开口内的导电材料层形成导电凸柱14。
再一个可选方案中，步骤S324"，在导电凸柱14、金属块13a以及保护层1011上形成第一介电层19，第一介电层19的上表面与导电凸柱14的上表面齐平，第一介电层19为有机材料。有机材料可以为流动性好的聚酰亚胺，加热后固化。
图18是本发明第四实施例的芯片封装结构的制作方法对应的中间结构示意图。参照图18所示，本实施例中的芯片封装结构的制作方法与图1至图17中的芯片封装结构的制作方法大致相同，区别仅在于：步骤S31中，再布线层13还包括电绝缘相邻金属块13a的第二介电层13b，第二介电层13b与金属块13a的上表面齐平。
一个可选方案中，步骤S314，在金属块13a以及未设置金属块13a的保护层1011上形成第二介电层13b，第二介电层13b为无机材料。
第二介电层13b的材质可以为二氧化硅或氮化硅等，采用物理气相沉积法或化学气相沉积法形成。
步骤S315，研磨第二介电层13b直至暴露出金属块13a。
另一个可选方案中，步骤S310'，在内焊盘1010、保护层1011以及第一塑封层100上形成第二介电层13b。第二介电层13b的材质可以为二氧化硅或氮化硅等，采用物理气相沉积法或化学气相沉积法形成。
步骤S311'，在第二介电层13b内形成若干第三开口，第三开口暴露内焊盘1010。第三开口为待形成再布线层13的金属块13a的区域。第三开口可以以图形化的光刻胶为掩膜，经干法刻蚀形成。
步骤S312'，在第二介电层13b上以及第三开口内形成导电材料层。导电材料层的材质可以为铜或铝等，采用物理气相沉积法或化学气相沉积法形成。
步骤S313'，研磨导电材料层直至第二介电层13b露出，第三开口内的导电材料层形成金属块13a。
图19是本发明第五实施例的芯片封装结构的制作方法对应的中间结构示意图。参照图19所示，本实施例中的芯片封装结构的制作方法与图1至图18中的芯片封装结构的制作方法大致相同，区别仅在于：步骤S31中，形成两层再布线层13。
其它实施例中，还可以形成两层以上数目的再布线层13。除了最上层再布线层13，其它层的再布线层13可以采用第三介电层13c隔绝相邻金属块13a。
多层再布线层13相对于一层再布线层13，能进一步提高外焊盘11的设置灵活性。
图20与图21是本发明第六实施例的芯片封装结构的制作方法对应的中间结构示意图。参照图20与图21所示，本实施例中的芯片封装结构的制作方法与图1至图19中的芯片封装结构的制作方法大致相同，区别仅在于：步骤S5中，切割多芯片封装结构3形成的多个芯片封装结构3a中，至少一个芯片封装结构3a包含两个芯片1，该两个芯片1至少共用一个外焊盘11。
其它实施例中，一个芯片封装结构3a中，还可以包含两个以上数目的芯片1。该两个以上数目的芯片1中，相邻芯片1至少共用一个外焊盘11。
该共用的外焊盘11可在步骤S3中制作完成。
本实施例可将不同功能的芯片1集成在一个封装结构3a中。相对于各个功能的芯片1先封装成封装结构3a，后集成封装结构3a的方案，本实施例具有体积小、可靠性高、性能高、和多功能化的好处。
本实施例中，切割后，可以所有数目的芯片封装结构3a包含两个或两个以上芯片1；也可以部分数目的芯片封装结构3a包含两个或两个以上芯片1，部分数目的芯片封装结构3a包含一个芯片1。
图22是本发明第七实施例的芯片封装结构的制作方法的流程图；图23是图22中的流程对应的中间结构示意图。参照图22与图23所示，本实施例中的芯片封装结构的制作方法与图1至图21中的芯片封装结构的制作方法大致相同，区别仅在于：步骤S3'中，绝缘层12'暴露外焊盘11的部分区域。
具体地，省略步骤S320-S325形成导电凸柱14，以及形成与该导电凸柱14的上表面齐平的绝缘层12的制作；而是直接在再布线层13的金属块13a上制作绝缘层12'，且绝缘层12'暴露金属块13a的部分区域。换言之，金属块13a为外焊盘11，金属块13a根据外焊盘11设计需要进行布置。
制作绝缘层12'的步骤可以包括：
步骤S330：参照图23所示，在外焊盘11(再布线层13的金属块13a)以及保护层1011上形成一层绝缘层12'。
本步骤S330中，一个可选方案中，绝缘层12'为光敏材料，例如为绿油或聚酰亚胺。另一个可选方案中，绝缘层12'为二氧化硅、氮化硅或环氧树脂。
步骤S331：仍参照图23所示，图形化绝缘层12'，暴露外焊盘11的部分区域。
绝缘层12'为光敏材料时，采用曝光显影工艺进行图形化。
绝缘层12'为二氧化硅、氮化硅或环氧树脂时，先在绝缘层12'上形成图形化的掩膜层，之后以该图形化的掩膜层为掩膜，对绝缘层12'进行干法刻蚀。图形化的掩膜层可以为光刻胶层。
绝缘层12'的材料还可以为阻焊材料，例如可以为绿油。芯片封装结构3a(参见图15)与外界部件焊接时，阻焊材料能防止相邻外焊盘11短路。
本实施例中的每一芯片1包括一个晶粒101、该晶粒101上的外焊盘11(金属块13a)以及暴露外焊盘11的部分区域的绝缘层12'。
其它实施例中，再布线层13可以包括两层或两层以上，两层或两层以上再布线层13包括顶层再布线层，外焊盘11可以为顶层再布线层中的金属块13a。
此外，绝缘层12'暴露外焊盘11的部分区域后，还可以在所暴露的外焊盘11上形成抗氧化层18或焊球。抗氧化层18可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种芯片封装结构的制作方法，其特征在于，包括：
提供载板和多个晶粒，每一所述晶粒包括相对的正面与背面，所述正面具有内焊盘以及包埋所述内焊盘的保护层；将所述多个晶粒的背面固定于所述载板；
在所述各个晶粒以及各个晶粒之间的载板表面形成包埋所述各个晶粒的第一塑封层；研磨所述第一塑封层直至所述保护层露出；
在所述每一晶粒的保护层内形成至少一个第一开口，所述第一开口暴露所述内焊盘；在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层以形成各个芯片，所述绝缘层的上表面与所述外焊盘的上表面齐平；每一芯片至少包括晶粒以及晶粒上的外焊盘，每一芯片的所述外焊盘至少与一个所述内焊盘电连接；
去除所述载板，形成多芯片封装结构；在所述多芯片封装结构中每一芯片的背面设置散热件；
切割所述多芯片封装结构形成多个芯片封装结构。
2.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述散热件还延伸至包埋所述芯片的第一塑封层。
3.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述散热件包括基板，所述基板覆盖于每一芯片的背面。
4.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述散热件还包括连接于所述基板的若干翅片，所述翅片沿远离所述基板方向延伸。
5.根据权利要求1至4中任一项所述的芯片封装结构的制作方法，其特征在于，所述一个芯片封装结构中包含一个芯片；或所述一个芯片封装结构中包含两个或两个以上芯片，相邻芯片至少共用一个外焊盘。
6.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘包括：
在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成再布线层；
在所述再布线层上形成导电凸柱，所述导电凸柱为所述外焊盘。
7.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层包括：
在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成导电凸柱；
在所述导电凸柱上以及相邻导电凸柱之间形成第一介电层，所述第一介电层为无机材料；
研磨所述第一介电层直至暴露出所述导电凸柱，所述导电凸柱为所述外焊盘，所述第一介电层为所述绝缘层；
或包括：
在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成导电凸柱；
在相邻导电凸柱之间形成第一介电层，所述第一介电层的上表面与所述导电凸柱的上表面齐平，所述第一介电层为有机材料，所述导电凸柱为所述外焊盘，所述第一介电层为所述绝缘层；
或包括：
在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成第一介电层；
在所述第一介电层内形成若干第二开口，所述第二开口暴露所述内焊盘；
在所述第一介电层上以及所述第二开口内形成导电材料层；
研磨所述导电材料层直至第一介电层露出，所述第二开口内的导电材料层形成导电凸柱，所述导电凸柱为所述外焊盘，所述第一介电层为所述绝缘层；
或包括：
在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成导电凸柱以及包埋所述导电凸柱的第二塑封层；
研磨所述第二塑封层直至暴露出所述导电凸柱，所述导电凸柱为所述外焊盘，所述第二塑封层为所述绝缘层。
8.一种芯片封装结构的制作方法，其特征在于，包括：
提供载板和多个晶粒，每一所述晶粒包括相对的正面与背面，所述正面具有内焊盘以及包埋所述内焊盘的保护层；将所述多个晶粒的背面固定于所述载板；
在所述各个晶粒以及各个晶粒之间的载板表面形成包埋所述各个晶粒的第一塑封层；研磨所述第一塑封层直至所述保护层露出；
在所述每一晶粒的保护层内形成至少一个第一开口，所述第一开口暴露所述内焊盘；在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层以形成各个芯片，所述绝缘层暴露所述外焊盘的部分区域；每一芯片至少包括晶粒以及晶粒上的外焊盘，每一芯片的所述外焊盘至少与一个所述内焊盘电连接；
去除所述载板，形成多芯片封装结构；在所述多芯片封装结构中每一芯片的背面设置散热件；
切割所述多芯片封装结构形成多个芯片封装结构。
9.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成一层再布线层，所述外焊盘为所述再布线层中的金属块。
10.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成若干层再布线层，所述若干层再布线层包括顶层再布线层，所述外焊盘为所述顶层再布线层中的金属块。
11.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，所述绝缘层的材料为阻焊材料，和/或所述绝缘层的材料为光敏材料。
12.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，所述散热件还延伸至包埋所述芯片的第一塑封层。
13.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，所述散热件包括基板，所述基板覆盖于每一芯片的背面。
14.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，所述散热件还包括连接于所述基板的若干翅片，所述翅片沿远离所述基板方向延伸。
15.根据权利要求8至14中任一项所述的芯片封装结构的制作方法，其特征在于，所述一个芯片封装结构中包含一个芯片；或所述一个芯片封装结构中包含两个或两个以上芯片，相邻芯片至少共用一个外焊盘。
CN201910735877.8A 2019-08-09 2019-08-09 芯片封装结构的制作方法 Pending CN112349608A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910735877.8A CN112349608A (zh) 2019-08-09 2019-08-09 芯片封装结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910735877.8A CN112349608A (zh) 2019-08-09 2019-08-09 芯片封装结构的制作方法

Publications (1)

Publication Number Publication Date
CN112349608A true CN112349608A (zh) 2021-02-09

Family

ID=74366993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910735877.8A Pending CN112349608A (zh) 2019-08-09 2019-08-09 芯片封装结构的制作方法

Country Status (1)

Country Link
CN (1) CN112349608A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257688A (zh) * 2021-05-12 2021-08-13 华宇华源电子科技（深圳）有限公司 一种芯片封装方法和芯片封装结构
CN115101427A (zh) * 2022-08-26 2022-09-23 成都奕斯伟系统集成电路有限公司 芯片封装结构的制造方法及芯片封装结构
WO2024099219A1 (zh) * 2022-11-09 2024-05-16 矽磐微电子(重庆)有限公司 芯片封装方法及封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320716A (zh) * 2007-06-08 2008-12-10 日本电气株式会社 半导体器件及其制造方法
CN102347251A (zh) * 2010-07-30 2012-02-08 台湾积体电路制造股份有限公司 嵌入式晶圆级接合方法
CN104681456A (zh) * 2015-01-27 2015-06-03 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装方法
US20180151393A1 (en) * 2016-11-29 2018-05-31 Pep Innovation Pte Ltd. Method of packaging chip and chip package structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320716A (zh) * 2007-06-08 2008-12-10 日本电气株式会社 半导体器件及其制造方法
CN102347251A (zh) * 2010-07-30 2012-02-08 台湾积体电路制造股份有限公司 嵌入式晶圆级接合方法
CN104681456A (zh) * 2015-01-27 2015-06-03 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装方法
US20180151393A1 (en) * 2016-11-29 2018-05-31 Pep Innovation Pte Ltd. Method of packaging chip and chip package structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257688A (zh) * 2021-05-12 2021-08-13 华宇华源电子科技（深圳）有限公司 一种芯片封装方法和芯片封装结构
CN115101427A (zh) * 2022-08-26 2022-09-23 成都奕斯伟系统集成电路有限公司 芯片封装结构的制造方法及芯片封装结构
WO2024099219A1 (zh) * 2022-11-09 2024-05-16 矽磐微电子(重庆)有限公司 芯片封装方法及封装结构

Similar Documents

Publication Publication Date Title
US11239157B2 (en) Package structure and package-on-package structure
CN107342277B (zh) 封装件及其形成方法
KR101890535B1 (ko) 반도체 장치 및 제조 방법
CN111883481B (zh) 3d封装件结构及其形成方法
KR101390628B1 (ko) 반도체 패키지 및 반도체 소자 패키징 방법
KR101730691B1 (ko) 패키지 구조물 및 이의 형성 방법
US9111870B2 (en) Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
US7459774B2 (en) Stacked chip package using photosensitive polymer and manufacturing method thereof
TWI531018B (zh) 半導體封裝及封裝半導體裝置之方法
US11456249B2 (en) Package structure, package-on-package structure and manufacturing method thereof
CN107403733A (zh) 三层叠层封装结构及其形成方法
CN109585404A (zh) 半导体封装及其形成方法
KR101532816B1 (ko) 반도체 패키지 및 반도체 소자 패키징 방법
US20200006274A1 (en) Semiconductor package and manufacturing method thereof
US20120220082A1 (en) Semiconductor packages and methods of packaging semiconductor devices
US10734328B2 (en) Semiconductor package and manufacturing method thereof
US11257787B2 (en) Package structure and method of fabricating the same
CN111883521A (zh) 多芯片3d封装结构及其制作方法
US11101252B2 (en) Package-on-package structure and manufacturing method thereof
US20120326300A1 (en) Low profile package and method
CN112349608A (zh) 芯片封装结构的制作方法
CN112349595A (zh) 芯片封装结构的制作方法
CN112349601A (zh) 芯片封装结构的制作方法
CN107437512A (zh) 测试、制造和封装半导体器件的方法
CN113725087B (zh) 芯片封装结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210209