CN113257688A - 一种芯片封装方法和芯片封装结构 - Google Patents
一种芯片封装方法和芯片封装结构 Download PDFInfo
- Publication number
- CN113257688A CN113257688A CN202110516095.2A CN202110516095A CN113257688A CN 113257688 A CN113257688 A CN 113257688A CN 202110516095 A CN202110516095 A CN 202110516095A CN 113257688 A CN113257688 A CN 113257688A
- Authority
- CN
- China
- Prior art keywords
- pad
- chip
- pads
- bonding pad
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 239000004033 plastic Substances 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000004080 punching Methods 0.000 claims abstract description 5
- 229910000679 solder Inorganic materials 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 239000005022 packaging material Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims 1
- 238000004381 surface treatment Methods 0.000 abstract description 4
- 238000005538 encapsulation Methods 0.000 abstract description 3
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000002360 preparation method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000003466 welding Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明公开了一种芯片封装方法和芯片封装结构，芯片封装方法包括：在载体侧部的可剥离金属层上，设置第一焊盘和第二焊盘，在第一焊盘上连接芯片；对载体、芯片、第一焊盘和第二焊盘的整体进行第一次塑封，在形成的塑封结构表面分别打孔至芯片和所述第二焊盘，在孔内和塑封结构表面设置导通结构，以实现芯片和第二焊盘的电导通；对孔和导通结构进行第二次塑封；将载体与可剥离金属层剥离，刻蚀可剥离金属层，形成至少两个凸出于塑封结构的外部焊盘，两个外部焊盘分别对应连接第一焊盘和第二焊盘。本申请方便实现器件表面处理，结构强度较高，能够避免焊盘脱落，外部焊盘的制作方式避免限制封装尺寸，并降低了封装的难度，有利于减小器件尺寸。
Description
技术领域
本发明涉及芯片封装技术领域，更具体地说，涉及一种芯片封装方法。此外，本发明还涉及一种应用上述芯片封装方法制得的芯片封装结构。
背景技术
随着消费类电子产品的逐渐进步，市场对半导体元器件的性能要求也越来越高，传统的封装技术(如打线塑封工艺)在性能或者效率上已经不能完全满足市场需求，因此催生了新型的半导体器件先进封装技术。先进封装是将现有的小尺寸(63mm*237mm)加工转化为大尺寸(500mm*600mm)以上的面板级加工，同时将芯片的互联引出工艺由传统的打线(Wire Bonding)转化为镭射金属孔互联或者铜球以提升产品的电气性能。但是，先进的面板级封装在实际的加工过程中也会存在如下问题：
第一，受限于加工工艺的设计，面板级的外部焊盘一般为凹陷设计，这就极大的增大了器件表面处理的难度，并且影响器件的焊接强度和可靠性；
第二，面板级封装的外部焊盘一般是孤立的嵌入在封装体内，通过打线等方式与芯片互联，焊盘强度不够，很容易焊盘脱落；
第三，面板级封装的封装体的内部焊盘和外部焊盘必须是同一尺寸且同一位置的设计，影响整个封装体的空间利用率，限制了封装尺寸，既造成了成本的提升，也加大了工艺难度。
综上所述，如何在不增加工艺难度的同时提升芯片封装的结构可靠度，是目前本领域技术人员亟待解决的问题。
发明内容
有鉴于此，本发明的目的是提供一种芯片封装方法，该方法工艺过程简单，制作方便，且能够明显提升芯片封装的可靠度。
本发明的另一目的是提供一种应用上述芯片封装方法制作得到的芯片封装结构。
为了实现上述目的，本发明提供如下技术方案：
一种芯片封装方法，包括：
在载体侧部的可剥离金属层上，设置第一焊盘和第二焊盘，在所述第一焊盘上连接芯片；
对所述载体、所述芯片、所述第一焊盘和所述第二焊盘的整体进行第一次塑封，在形成的塑封结构表面分别打孔至所述芯片和所述第二焊盘，在所述孔内和所述塑封结构表面设置导通结构，以实现所述芯片和所述第二焊盘的电导通；
对所述孔和所述导通结构进行第二次塑封；将所述载体与所述可剥离金属层剥离，刻蚀所述可剥离金属层，形成至少两个凸出于所述塑封结构的外部焊盘，两个所述外部焊盘分别对应连接所述第一焊盘和所述第二焊盘。
优选的，刻蚀所述可剥离金属层，形成至少两个凸出于所述塑封结构的外部焊盘，包括：
刻蚀形成两个所述外部焊盘，且分别正对所述第一焊盘和所述第二焊盘。
优选的，刻蚀所述可剥离金属层，形成至少两个凸出于所述塑封结构的外部焊盘，包括：
刻蚀形成的所述外部焊盘的尺寸大于所述第一焊盘或所述第二焊盘的尺寸。
优选的，刻蚀所述可剥离金属层，形成至少两个凸出于所述塑封结构的外部焊盘，包括：
刻蚀形成的所述外部焊盘与所述第一焊盘、所述第二焊盘错位设置。
优选的，所述第一焊盘或所述第二焊盘的数量至少为一个；
刻蚀所述可剥离金属层，形成至少两个凸出于所述塑封结构的外部焊盘，包括：
刻蚀形成的所述外部焊盘的数量大于所述第一焊盘和所述第二焊盘的总数，部分所述外部焊盘未连接于所述第一焊盘且未连接于所述第二焊盘。
优选的，在所述第一焊盘上连接芯片，包括：
在所述第一焊盘上设置焊料，所述焊料包括锡膏、银浆、导电胶或电镀锡；
将所述芯片的焊盘焊接于所述焊料。
优选的，所述载体的两侧面均设置有所述可剥离金属层；
在所述载体的可剥离金属层上设置第一焊盘和第二焊盘包括：在两个所述可剥离金属层上均设置至少一个所述第一焊盘和至少一个所述第二焊盘；
将所述载体与所述可剥离金属层剥离，刻蚀所述可剥离金属层，包括：
将所述载体两侧的两个所述可剥离金属层均与所述载体剥离，并分别刻蚀两个所述可剥离金属层。
优选的，所述载体为板状结构，两个所述可剥离金属层上的所述第一焊盘关于所述载体对称设置，两个所述可剥离金属层上的所述第二焊盘关于所述载体对称设置。
优选的，在所述孔内和所述塑封结构表面设置所述芯片和所述第二焊盘的电导通结构，包括：
在所述孔内和所述塑封结构表面镀金属铜，所述金属铜连接所述芯片和所述第二焊盘。
优选的，所述第一次塑封和所述第二次塑封的封装材料包括：环氧树脂、塑封张料或PP。
一种芯片封装结构，所述芯片封装结构为应用上述任一项所述的芯片封装方法制得的芯片封装结构。
本申请所提供的芯片封装方法得到的芯片封装结构中具有外部焊盘，且外部焊盘向包裹有芯片和焊盘的塑封结构的外部凸出设置，从而实现外部焊盘的凸出，方便实现器件表面处理，外部焊盘与塑封本体内部的焊盘互联，外部焊盘的强度得以提升，能够避免焊盘脱落，外部焊盘的制作方式，还能够避免出现毛刺等电镀问题，保证了器件的焊接可靠性。
另一方面，外部焊盘的结构通过对可剥离金属层的调整得到，因此外部焊盘的尺寸更加多样，可以根据实际使用情况进行调整，从而避免限制封装尺寸，并降低了封装的难度；外凸的外部焊盘还能够有效增加焊接面积，有效提升结构稳定性。对外部焊盘的重布线设计，能够显著提高器件空间的利用率，有利于减小器件尺寸。
本申请提供的芯片封装结构是通过上述芯片封装方法制作得到的结构，因此具有与之相同的有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明所提供的芯片封装方法的具体实施例一的流程图；
图2为本发明所提供的载体的示意图；
图3为本发明所提供的载体设置焊盘的示意图；
图4为本发明所提供的焊盘设置焊料的示意图；
图5为本发明所提供的焊盘连接芯片的示意图；
图6为本发明所提供的塑封结构的示意图；
图7为本发明所提供的在塑封结构上打孔的示意图；
图8为本发明所提供的在塑封结构的孔上设置金属铜的示意图；
图9为本发明所提供的在塑封结构的孔上设置塑封层的示意图；
图10为本发明所提供的载体与可剥离金属层剥离的示意图；
图11为本发明所提供的外部焊盘的具体实施例一的示意图；
图12为本发明所提供的外部焊盘的具体实施例二的示意图；
图13为本发明所提供的外部焊盘的具体实施例三的示意图；
图14为本发明所提供的外部焊盘的具体实施例四的示意图。
图1-图14中，附图标记包括：
10为载体、101为可剥离金属层、102为焊盘、1021为第一焊盘、1022为第二焊盘、103为焊料、104为芯片、105为塑封结构、106为孔、108为金属铜、109为塑封层、20为芯片塑封单体、201为外部焊盘。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的核心是提供一种芯片封装方法，该方法工艺过程简单，制作方便，且能够明显提升芯片封装的可靠度。
本发明的另一目的是提供一种应用上述芯片封装方法制作得到的芯片封装结构。
请参考图1至图14，图1为本申请提供的芯片封装方法的具体流程图，图2至图14为芯片封装方法过程中对应的结构示意图。
本申请提供了一种芯片封装方法，该方法用于制作芯片封装，包括并不局限于以下步骤：
步骤S1、在载体10侧部的可剥离金属层101上，设置第一焊盘1021和第二焊盘1022，在第一焊盘1021上连接芯片104。
需要说明的是，载体10为具有可剥离金属层101的载体10，可剥离金属层101可以通过剥离于载体本体，可剥离金属层101可以为金属铜或其他的具有导电性的金属层。
具体可以通过电镀的方式在可剥离金属层101上设置焊盘102，包括第一焊盘1021和第二焊盘1022。第一焊盘1021和第二焊盘1022的名称的差异仅为了区分是否设置芯片104，二者的个数均至少为两个。第一焊盘1021与芯片104的连接指的是二者能够实现电传导。
步骤S2、对载体10、芯片104、第一焊盘1021和第二焊盘1022的整体进行第一次塑封，在形成的塑封结构105表面分别打孔106至芯片104和第二焊盘1022，在孔106内和塑封结构105表面设置导通结构，以实现芯片104和第二焊盘1022的电导通。
需要说明的是，塑封可以采用现有技术中的塑封方式，通过传动塑封、压合塑封张料、压合P片、丝印有机树脂等，实现对载体10、芯片104、第一焊盘1021和第二焊盘1022的整体结构的塑封，目的是实现芯片104、第一焊盘1021和第二焊盘1022在载体10的连接和包裹，形成一个块状结构。在块状的塑封结构105的外表面对其进行打孔，选择正对芯片104的一侧面进行打孔，打孔106具体为盲孔，深度以能够露出芯片104和未设置芯片104的焊盘102为准。然后在孔106内以及塑封结构105的表面设置导通结构，导通结构具体可以为金属导电层等，目的是将芯片104和未设置芯片104的焊盘102电连通，也可以称之为金属化。
步骤S3、对孔106和导通结构进行第二次塑封；将载体10与可剥离金属层101剥离，形成芯片塑封单体20，此时刻蚀可剥离金属层101，形成至少两个凸出于塑封结构105的外部焊盘201，两个外部焊盘201分别对应连接第一焊盘1021和第二焊盘1022。
需要说明的是，上述芯片104和未设置芯片104的焊盘102在电连通状态下，需要保证结构的稳定，因而需要对裸露在外部的孔106和导通结构进行塑封，塑封能够更好的保护导电结构的稳定性。
完成第二次塑封后，可以对载体10与可剥离金属层101进行分离操作，具体可以为剥离操作。具体地，若载体10两侧均设有可剥离金属层101，那么可以将两侧的可剥离金属层101均进行剥离操作。从而得到两个分别连接对应焊盘的可剥离金属层101的结构，可以对可剥离金属层101进行结构的调整，将中部刻蚀掉，形成两个单独的、连接对应焊盘102的、向外部凸出的外部焊盘201。
可选的，可剥离金属层101的厚度范围优选为10至18μm，具体尺寸可以根据实际操作而选定。
可选的，载体可以为板状结构，其两侧均可以设置有可剥离金属层101，在两侧同时加工焊盘102和芯片104，将有助于提升加工效率。
可选的，第二次塑封也可以使用传统塑封、压合塑封张料、压合P片、丝印有机树脂等方式进行塑封。
本申请所提供的芯片封装方法得到的芯片封装结构中具有外部焊盘，且外部焊盘201向包裹有芯片104和焊盘102的塑封结构105的外部凸出设置，从而实现外部焊盘201的凸出，方便实现器件表面处理，外部焊盘201与塑封本体105内部的焊盘102互联，外部焊盘201的强度得以提升，能够避免焊盘脱落，外部焊盘201的制作方式，还能够避免出现毛刺等电镀问题，保证了器件的焊接可靠性。
另一方面，外部焊盘201的结构通过对可剥离金属层101的调整得到，因此外部焊盘201的尺寸更加多样，可以根据实际使用情况进行调整，从而避免限制封装尺寸，并降低了封装的难度；外凸的外部焊盘201还能够有效增加焊接面积，有效提升结构稳定性。对外部焊盘201的重布线设计，能够显著提高器件空间的利用率，有利于减小器件尺寸。
需要说明的是，对可剥离金属层101进行结构调整可以为多种类型，可以针对目标使用环境实现不同类型的结构的制作。
在一个具体的实施例中，刻蚀可剥离金属层101，形成至少两个凸出于塑封结构105的外部焊盘201，具体包括以下步骤：
步骤S31、刻蚀形成两个外部焊盘201，且分别正对第一焊盘1021和第二焊盘1022。
请参考图11，其中两个外部焊盘201的位置分别对应第一焊盘1021和第二焊盘1022，具体的，分别与第一焊盘1021和第二焊盘1022的中轴线共线。需要说明的是，上述结构仅为一种可以实现的情况，并不局限于上述结构。
在一个具体的实施例中，刻蚀可剥离金属层101，形成至少两个凸出于塑封结构105的外部焊盘201，具体包括以下步骤：
步骤S32、刻蚀形成的外部焊盘201的尺寸大于第一焊盘或第二焊盘的尺寸。
请参考图12，其中，两个外部焊盘201的横向宽度均大于对应的第一焊盘1021和第二焊盘1022的宽度，选择扩大外部焊盘201的尺寸是依据配合的目标位置、有目的的调整，从而使得芯片105更加容易安装或安装更加稳定。
可选的，两个外部焊盘201的横向宽度均小于对应的第一焊盘1021和第二焊盘1022的宽度。
在一个具体的实施例中，刻蚀可剥离金属层，形成至少两个凸出于塑封结构105的外部焊盘201，具体包括以下步骤：
步骤S33、刻蚀形成的外部焊盘201与第一焊盘1021、第二焊盘1022错位设置。
请参考图13，需要说明的是，错位设置指的是外部焊盘201的中轴线与第一焊盘1021的中轴线不共线，包括在宽度方向或长度方向的不共线。
错位设置也是为了满足不同种的安装需求，使得芯片104的适用范围更广，提升芯片封装结构的适用范围。
在一个具体的实施例中，第一焊盘1021或第二焊盘1022的数量至少为一个；
刻蚀可剥离金属层，形成至少两个凸出于塑封结构105的外部焊盘201，包括：刻蚀形成的外部焊盘201的数量大于第一焊盘1021和第二焊盘1022的总数。可选的，部分外部焊盘201连接于第一焊盘1021或第二焊盘1022，部分，部分外部焊盘201未连接于第一焊盘1021且未连接于第二焊盘1022。
请参考图14，本实施例中第一焊盘1021或第二焊盘1022的数量至少为1个，也就是说焊盘102的总数至少为2个，外部焊盘201的数量要大于第一焊盘1021或第二焊盘1022的总数，也就是说外部焊盘201的数量至少为3个。
外部焊盘201中部分连接于焊盘102，可以有部分外部焊盘201不连接焊盘102。每个焊盘102均有对应的外部焊盘201，每个焊盘102对应的外部焊盘201的数量可以为1个、或者2个、或者多个，通常情况下，1个即可。
本实施例设计的目的是为了调整芯片封装结构的适用情况，方便对不同情况下进行调整。
在上述任意一个实施例的基础之上，步骤S1中，在第一焊盘1021上连接芯片104的步骤，具体包括以下步骤：
步骤S11、在第一焊盘1021上设置焊料103，焊料103包括锡膏、银浆、导电胶或电镀锡；
步骤S12、将芯片104的焊盘焊接于焊料103。
需要说明的是，利用在焊盘102上设置焊料103的方式连接芯片，可以使芯片104的焊盘的兼容性高，具体可以兼容Ag、Au、NiAu等多种性质的芯片焊盘。
在上述任意一个实施例的基础之上，载体10的两侧面均设置有可剥离金属层101；
步骤S1中，在载体10的可剥离金属层103上设置第一焊盘1021和第二焊盘1022的步骤，具体包括以下步骤：
在两个可剥离金属层101上均设置至少一个第一焊盘1021和至少一个第二焊盘1022。
相对应的，步骤S3中，将载体10与可剥离金属层101剥离，刻蚀可剥离金属层101，具体包括以下步骤：
将载体10两侧的两个可剥离金属层101均与载体10剥离，并分别刻蚀两个可剥离金属层101。
在上述实施例的基础之上，载体10为板状结构，两个可剥离金属层101上的第一焊盘1021关于载体10对称设置，两个可剥离金属层101上的第二焊盘1022关于载体10对称设置。
在载体10的两侧分别设置可剥离金属层101，并在其上对称的设置第一焊盘1021、第二焊盘1022等结构，一方面方便加工设置，另一方面容易得到结构统一的封装结构。
上述任意一个实施例的基础之上，在步骤S2中，在孔106内和塑封结构105表面设置芯片104和第二焊盘1022的电导通结构，包括：
在孔106内和塑封结构105表面镀金属铜108，金属铜108连接芯片104和第二焊盘1022。
具体地，在塑封结构105表面和孔106内镀上一层金属铜108，然后可以通过图形蚀刻等方式，在金属铜108表面做出线路，形成芯片104和第二焊盘1022的电导通。当然，除了上述方式以外，还可以通过其他电镀或化学沉积的方式实现，可以参考现有技术。
上述任意一个实施例的基础之上，第一次塑封和第二次塑封的封装材料包括：环氧树脂、或PP、或其他塑封张料等。优选选取结构强度高的材质。
除了上述芯片封装方法，本发明还提供一种利用上述实施例公开的芯片封装方法制作得到的芯片封装结构，芯片封装结构具体为应用上述任一项实施例所提供方法制得芯片封装结构。
具体地，芯片封装结构包括：
芯片104；
至少两个焊盘102，具体包括第一焊盘1021和第二焊盘1022；第一焊盘1021与芯片104焊接固定，且芯片104与第二焊盘1022通过导电结构电连接；
塑封结构105，包括塑封包裹于芯片104、焊盘102外部的第一塑封层；
塑封层109，包括塑封包裹于孔106外部的第二塑封层；
外部焊盘201，其为剥离了载体10后的可剥离金属层101通过刻蚀等操作得到的焊盘结构，其凸出于塑封结构105，为凸出的外部焊盘201。
该芯片封装结构的其他各部分的结构请参考现有技术，本文不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
以上对本发明所提供的芯片封装方法和结构进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (11)
1.一种芯片封装方法，其特征在于，包括：
在载体(10)侧部的可剥离金属层(101)上，设置第一焊盘(1021)和第二焊盘(1022)，在所述第一焊盘(1021)上连接芯片(104)；
对所述载体(10)、所述芯片(104)、所述第一焊盘(1021)和所述第二焊盘(1022)的整体进行第一次塑封，在形成的塑封结构(105)表面分别打孔(106)至所述芯片(104)和所述第二焊盘(1022)，在所述孔(106)内和所述塑封结构(105)表面设置导通结构，以实现所述芯片(104)和所述第二焊盘(1022)的电导通；
对所述孔(106)和所述导通结构进行第二次塑封；将所述载体(10)与所述可剥离金属层(101)剥离，刻蚀所述可剥离金属层(101)，形成至少两个凸出于所述塑封结构(105)的外部焊盘(201)，两个所述外部焊盘(201)分别对应连接所述第一焊盘(1021)和所述第二焊盘(1022)。
2.根据权利要求1所述的芯片封装方法，其特征在于，刻蚀所述可剥离金属层(101)，形成至少两个凸出于所述塑封结构(105)的外部焊盘(201)，包括：
刻蚀形成两个所述外部焊盘(201)，且分别正对所述第一焊盘(1021)和所述第二焊盘(1022)。
3.根据权利要求1所述的芯片封装方法，其特征在于，刻蚀所述可剥离金属层(101)，形成至少两个凸出于所述塑封结构(105)的外部焊盘(201)，包括：
刻蚀形成的所述外部焊盘(201)的尺寸大于所述第一焊盘(1021)或所述第二焊盘(1022)的尺寸。
4.根据权利要求1所述的芯片封装方法，其特征在于，刻蚀所述可剥离金属层(101)，形成至少两个凸出于所述塑封结构(105)的外部焊盘(201)，包括：
刻蚀形成的所述外部焊盘(201)与所述第一焊盘(1021)、所述第二焊盘(1022)错位设置。
5.根据权利要求1所述的芯片封装方法，其特征在于，所述第一焊盘(1021)或所述第二焊盘(1021)的数量至少为一个；
刻蚀所述可剥离金属层(101)，形成至少两个凸出于所述塑封结构(105)的外部焊盘(201)，包括：
刻蚀形成的所述外部焊盘(201)的数量大于所述第一焊盘(1021)和所述第二焊盘(1021)的总数，部分所述外部焊盘(201)未连接于所述第一焊盘(1021)且未连接于所述第二焊盘(1021)。
6.根据权利要求1所述的芯片封装方法，其特征在于，在所述第一焊盘(1021)上连接芯片(104)，包括：
在所述第一焊盘(1021)上设置焊料(103)，所述焊料(103)包括锡膏、银浆、导电胶或电镀锡；
将所述芯片(104)的焊盘焊接于所述焊料(103)。
7.根据权利要求1至6任一项所述的芯片封装方法，其特征在于，所述载体(10)的两侧面均设置有所述可剥离金属层(101)；
在所述载体(10)的可剥离金属层(101)上设置第一焊盘(1021)和第二焊盘(1022)，包括：在两个所述可剥离金属层(101)上均设置至少一个所述第一焊盘(1021)和至少一个所述第二焊盘(1021)；
将所述载体(10)与所述可剥离金属层(101)剥离，刻蚀所述可剥离金属层(101)，包括：
将所述载体(10)两侧的两个所述可剥离金属层(101)均与所述载体(10)剥离，并分别刻蚀两个所述可剥离金属层(101)。
8.根据权利要求7所述的芯片封装方法，其特征在于，所述载体(10)为板状结构，两个所述可剥离金属层(101)上的所述第一焊盘(1021)关于所述载体(10)对称设置，两个所述可剥离金属层(101)上的所述第二焊盘(1022)关于所述载体(10)对称设置。
9.根据权利要求1至6任一项所述的芯片封装方法，其特征在于，在所述孔(106)内和所述塑封结构(105)表面设置所述芯片(104)和所述第二焊盘(1022)的电导通结构，包括：
在所述孔(106)内和所述塑封结构(105)表面镀金属铜(108)，所述金属铜(108)连接所述芯片(104)和所述第二焊盘(1022)。
10.根据权利要求1至6任一项所述的芯片封装方法，其特征在于，所述第一次塑封和所述第二次塑封的封装材料包括：环氧树脂、塑封张料或PP。
11.一种芯片封装结构，其特征在于，所述芯片封装结构为应用权利要求1-10任一项所述的芯片封装方法制得的芯片封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110516095.2A CN113257688A (zh) | 2021-05-12 | 2021-05-12 | 一种芯片封装方法和芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110516095.2A CN113257688A (zh) | 2021-05-12 | 2021-05-12 | 一种芯片封装方法和芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113257688A true CN113257688A (zh) | 2021-08-13 |
Family
ID=77222935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110516095.2A Pending CN113257688A (zh) | 2021-05-12 | 2021-05-12 | 一种芯片封装方法和芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113257688A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114050149A (zh) * | 2022-01-12 | 2022-02-15 | 深圳中科四合科技有限公司 | 一种可变性能参数的esd封装结构及其封装方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1645990A (zh) * | 2004-01-19 | 2005-07-27 | 新光电气工业株式会社 | 电路基板制造方法 |
| US20150325559A1 (en) * | 2014-05-09 | 2015-11-12 | Alpha And Omega Semiconductor Incorporated | Embedded package and method thereof |
| CN105097726A (zh) * | 2015-06-16 | 2015-11-25 | 矽力杰半导体技术(杭州)有限公司 | 封装结构及封装方法 |
| CN106531642A (zh) * | 2016-12-07 | 2017-03-22 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构及其制备方法 |
| CN108269766A (zh) * | 2017-12-20 | 2018-07-10 | 深南电路股份有限公司 | 一种超薄封装基板结构及其加工制作方法 |
| CN110473853A (zh) * | 2019-08-16 | 2019-11-19 | 华宇华源电子科技（深圳）有限公司 | 一种dfn器件的封装结构、无引线框架载体及dfn器件的封装方法 |
| CN111627865A (zh) * | 2019-02-27 | 2020-09-04 | 恒劲科技股份有限公司 | 一种半导体封装结构及其制造方法 |
| CN112349608A (zh) * | 2019-08-09 | 2021-02-09 | 矽磐微电子(重庆)有限公司 | 芯片封装结构的制作方法 |
-
2021
- 2021-05-12 CN CN202110516095.2A patent/CN113257688A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1645990A (zh) * | 2004-01-19 | 2005-07-27 | 新光电气工业株式会社 | 电路基板制造方法 |
| US20150325559A1 (en) * | 2014-05-09 | 2015-11-12 | Alpha And Omega Semiconductor Incorporated | Embedded package and method thereof |
| CN105097726A (zh) * | 2015-06-16 | 2015-11-25 | 矽力杰半导体技术(杭州)有限公司 | 封装结构及封装方法 |
| CN106531642A (zh) * | 2016-12-07 | 2017-03-22 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构及其制备方法 |
| CN108269766A (zh) * | 2017-12-20 | 2018-07-10 | 深南电路股份有限公司 | 一种超薄封装基板结构及其加工制作方法 |
| CN111627865A (zh) * | 2019-02-27 | 2020-09-04 | 恒劲科技股份有限公司 | 一种半导体封装结构及其制造方法 |
| CN112349608A (zh) * | 2019-08-09 | 2021-02-09 | 矽磐微电子(重庆)有限公司 | 芯片封装结构的制作方法 |
| CN110473853A (zh) * | 2019-08-16 | 2019-11-19 | 华宇华源电子科技（深圳）有限公司 | 一种dfn器件的封装结构、无引线框架载体及dfn器件的封装方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114050149A (zh) * | 2022-01-12 | 2022-02-15 | 深圳中科四合科技有限公司 | 一种可变性能参数的esd封装结构及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573582B2 (en) | Semiconductor systems having dual leadframes | |
| US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
| EP1952440B1 (en) | Metal cuboid semiconductor device and method | |
| US7344969B2 (en) | Stacked die in die BGA package | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| CN211150513U (zh) | 封装体 | |
| WO2006031886A2 (en) | Power semiconductor package | |
| KR20110084444A (ko) | 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들 | |
| KR100265566B1 (ko) | 칩 스택 패키지 | |
| US11342276B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN114267598B (zh) | 一种射频前端集成电路的封装结构以及封装方法 | |
| CN113257688A (zh) | 一种芯片封装方法和芯片封装结构 | |
| CN108242434B (zh) | 基板结构及其制造方法 | |
| US11784625B2 (en) | Packaging method and package structure for filter chip | |
| CN211208440U (zh) | 一种芯片和天线集成的三维封装结构 | |
| KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
| CN114073171A (zh) | 线路嵌入式基板、芯片封装结构及基板制备方法 | |
| CN215266272U (zh) | 基于铜箔载板的高散热板级扇出封装结构 | |
| CN216250730U (zh) | 一种堆叠式芯片封装件 | |
| CN219457613U (zh) | 封装结构 | |
| CN220984516U (zh) | 一种功率器件封装结构 | |
| CN111863717B (zh) | 一种芯片互连方法 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| CN214068695U (zh) | 一种2.5d封装结构及电子设备 | |
| KR100318317B1 (ko) | 베어 칩 실장 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210813 |
|
| RJ01 | Rejection of invention patent application after publication |