CN216250730U - 一种堆叠式芯片封装件 - Google Patents

一种堆叠式芯片封装件 Download PDF

Info

Publication number
CN216250730U
CN216250730U CN202122958223.7U CN202122958223U CN216250730U CN 216250730 U CN216250730 U CN 216250730U CN 202122958223 U CN202122958223 U CN 202122958223U CN 216250730 U CN216250730 U CN 216250730U
Authority
CN
China
Prior art keywords
chip
base island
pins
strip
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122958223.7U
Other languages
English (en)
Inventor
承龙
岳茜峰
王坤
吕磊
邱冬冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changjiang Electronics Technology Chuzhou Co Ltd
Original Assignee
Changjiang Electronics Technology Chuzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changjiang Electronics Technology Chuzhou Co Ltd filed Critical Changjiang Electronics Technology Chuzhou Co Ltd
Application granted granted Critical
Publication of CN216250730U publication Critical patent/CN216250730U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种堆叠式芯片封装件，属于半导体封装领域。本实用新型的封装件包括基岛、引脚和塑封料，该基岛包括第一基岛和第二基岛，第一基岛上设有凸点，第二基岛上设有第一芯片；该引脚设置于基岛的两侧，第一芯片和凸点分别通过条带与引脚相连接，且条带上方设有第二芯片；该塑封料用于包覆基岛、引脚、第一芯片、第二芯片以及基岛与引脚之间的空余区域。本实用新型克服了现有技术中层芯片堆叠封装所占空间大且芯片之间散热不佳的不足，提供了一种堆叠式芯片封装件，减小了芯片堆叠所占空间，提高了空间利用率，并且提高了芯片之间的散热效率，有效地避免了芯片性能降低的问题，进一步提高了堆叠式芯片的实用性和可靠性。

Description

一种堆叠式芯片封装件
技术领域
本实用新型属于半导体封装技术领域，更具体地说，涉及一种堆叠式芯片封装件。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。三维封装技术是近些年正在发展的电子封装技术，采用堆叠结构可在三维方向上增加封装密度。它可应用于不同层次或级别的封装，例如封装堆叠(PoP)和封装中封装(PiP)、晶片堆叠、芯片与芯片或圆晶堆叠，晶片堆叠封装常见于手机产品。它的优点在于采用现有设备和工艺即可实现标准芯片和引线键合以及后续封装，但它对整个封装体的厚度有限制，不能过大。
在目前的芯片堆叠封装工艺中，芯片堆叠在框架镀银一面经过封装形成产品，贴在PCB板的一面，当产品功能繁多时PCB布线复杂，产品所占空间较大；而且堆叠芯片间散热不佳，芯片性能降低。现有技术公开的堆叠封装工艺中均存在上述问题，例如发明创造名称为：多芯片堆叠封装(申请日：2009年4月3日；申请号：CN200910130575.4)，该方案公开了一种多芯片堆叠封装，其一实施例包含具有一第一有源面及一第一背面的一第一芯片、具有一第一开口和与第一有源面接合的第一芯片承载座、多个通过第一开口及用于电性连接第一有源面与第一承载座的第一导线、具有一第二有源面及一第二背面的一第二芯片、一用于包覆第一导线和粘着结合第一芯片承载座及第二背面的粘胶层、具第二开口和与第二有源面接合及电性相连的第二芯片承载座、以及通过第二开口及用于电性相连第二有源面及第二芯片承载座的多条第二导线。
此外，还有发明创造名称为：多芯片堆叠封装结构(申请日：2018年5月23日；申请号：CN201810499445.7)，该方案公开了一种多芯片堆叠封装结构，其包括：设有基底和凸台的基板；包括以阶梯方式堆叠且堆叠方向相反的第一芯片堆叠单元和第二芯片堆叠单元；键合线，其包括直接连接基底与第一芯片堆叠单元中各层芯片的第一键合线，以及连接凸台与第二芯片堆叠单元中各层芯片的第二键合线。该方案通过在基板上设置凸台，有效缩短了键合线的长度，减少其消耗，降低生产成本，能缩短焊接时间，提高封装效率；此外，缩短键合线能有效提高芯片的稳定性，避免在震动中键合线的摆幅过大，造成短路等情况发生。
综上所述，如何减小堆叠芯片所占空间以及减少堆叠芯片之间的散热，以此避免芯片性能降低，是现有技术亟需解决的问题。
实用新型内容
1.要解决的问题
本实用新型克服了现有技术中层芯片堆叠封装所占空间大且芯片之间散热不佳的不足，提供了一种堆叠式芯片封装件，减小了芯片堆叠所占空间，提高了空间利用率，并且提高了芯片之间的散热效率，有效地避免了芯片性能降低的问题，进一步提高了堆叠式芯片的实用性和可靠性。
2.技术方案
为了解决上述问题，本实用新型所采用的技术方案如下：
本实用新型的一种堆叠式芯片封装件，包括基岛，该基岛包括第一基岛和第二基岛，第一基岛上设有凸点，第二基岛上设有第一芯片；引脚，该引脚设置于基岛的两侧，第一芯片和凸点分别通过条带与引脚相连接，且条带上方设有第二芯片；塑封料，该塑封料用于包覆基岛、引脚、第一芯片、第二芯片以及基岛与引脚之间的空余区域。
更进一步地，第一基岛的表面设有感光阻焊剂，且引脚和基岛的下方设有电性连接脚。
更进一步地，第二基岛的高度小于第一基岛的高度，且第一芯片的高度与凸点的高度相同。
更进一步地，第二芯片安装于条带的表面，且第二芯片位于基岛的正上方。
更进一步地，条带包括第一条带和第二条带，第一芯片通过第一条带与基岛一侧的引脚连接；凸点通过第二条带与基岛另一侧的引脚连接。
更进一步地，电性连接脚的表面设有锡层。
更进一步地，第二芯片的尺寸大于第一芯片的尺寸。
更进一步地，第二芯片的压区通过条带与凸点相连接。
3.有益效果
相比于现有技术，本实用新型的有益效果为：
(1)本实用新型的一种堆叠式芯片封装件，通过设置第一基岛和第二基岛，有效的节省了基材的贴片空间；进一步通过条带实现凸点与第二芯片的导通以及第一芯片与第二芯片的导通和堆叠，不仅提高了芯片之间的散热性能，以此保证了第一芯片和第二芯片的性能，而且提高了基材的空间利用率，并降低了材料成本，进一步提高了封装件的实用性和可靠性。
附图说明
图1为本实用新型的一种堆叠式芯片封装件的结构示意图；
图2为本实用新型的一种堆叠式芯片封装件的制作流程示意图。
图中：110、基岛；111、第一基岛；112、第二基岛；113、凸点；120、引脚；130、电性连接脚；
210、第一芯片；220、第二芯片；
300、条带；400、塑封料。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例；而且，各个实施例之间不是相对独立的，根据需要可以相互组合，从而达到更优的效果。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
为进一步了解本实用新型的内容，结合附图和实施例对本实用新型作详细描述。
实施例1
如图1所示，本实用新型的一种堆叠式芯片封装件，包括基岛110、引脚120、第一芯片210、第二芯片220和塑封料400，基岛110包括第一基岛111和第二基岛112，第一基岛111上设有凸点113，需要说明的是，凸点113的数量以及凸点113之间的距离根据第二芯片220的压区位置进行限定。此外，第一基岛111的表面设有感光阻焊剂，从而可以避免封装件的短路问题。进一步地，第一基岛111的高度大于第二基岛112的高度，即第二基岛112留存有空间安装芯片，从而提高了基材的空间利用率。具体地，第二基岛112上设有第一芯片210，第一芯片210的高度与凸点113的高度相同，从而便于第二芯片220的安装。本实用新型采用正装或倒装的方式将第一芯片210安装于第二基岛112的表面。
本实用新型的引脚120设置于基岛110的两侧，第一芯片210与凸点113分别与引脚120电性连接，具体地，第一芯片210和凸点113分别通过条带300与引脚120相连接。需要说明的是，条带300包括第一条带和第二条带，第一条带的一端与第一芯片210连接，具体地，第一条带的一端焊接于第一芯片210的表面；第一条带的另一端与基岛110一侧的引脚120键合连接。第二条带的一端与凸点113连接，具体地，第二条带的一端焊接于凸点113的表面；第二条带的另一端与基岛110另一侧的引脚120键合连接。值得说明是，条带300键合可以有效降低封装件厚度，并且可以提供更好的电阻值及散热性能。本实用新型的条带300的材质为金属，本示例中条带300为铝条带。
进一步地，本实用新型的条带300上安装有第二芯片220，该第二芯片220位于基岛110的正上方，且第二芯片220安装于条带300的表面，本实用新型采用正装或倒装的方式将第二芯片220安装于条带300的表面。第二芯片220通过条带300实现了与第一芯片210的导通与堆叠，有效地减少了芯片堆叠所占的空间，大大提高了空间利用率。此外，第二芯片220的压区通过条带300与凸点113导通，从而实现了第一芯片210和第二芯片220的堆叠。进一步地，通过设置条带300有效提高了电性连接的可靠性，并且提高了第一芯片210和第二芯片220之间的散热性能，从而有效地避免了芯片性能降低的问题，进而保证了封装件的可靠性。进一步需要说明的是，本实用新型第二芯片220的尺寸大于第一芯片210的尺寸。
此外，本实用新型的塑封料400用于包覆基岛110、引脚120、第一芯片210、第二芯片220以及基岛110与引脚120之间的空余区域，即通过塑封料400实现了对第一芯片210和第二芯片220的保护，有效提高了本实用新型封装件的实用性和可靠性。本实施例中塑封料400为环氧树脂模塑料。进一步地，本实用新型的引脚120和基岛110的下方设有电性连接脚130，且电性连接脚130的表面设有锡层，即在电性连接脚130的表面镀有一层锡，从而可以保证封装件的导通与连接。
本实用新型的一种堆叠式芯片封装件，通过设置第一基岛111和第二基岛112，有效的节省了基材的贴片空间，进一步通过条带300实现凸点113与第二芯片220的导通以及第一芯片210与第二芯片220的导通和堆叠，不仅提高了芯片之间的散热性能，以此保证了第一芯片210和第二芯片220的性能，而且提高了基材的空间利用率，并降低了材料成本，进一步提高了封装件的实用性和可靠性。
结合图2所示，本实用新型的一种制作上述的一种堆叠式芯片封装件的具体步骤如下：
(1)对基材100的上部进行蚀刻形成基岛110和引脚120，基岛110包括第一基岛111和第二基岛112；具体地，先对基材100的上部进行半蚀刻形成待处理基岛和引脚120，再对待处理基岛进行半蚀刻形成基岛110，该基岛110包括第一基岛111和第二基岛112，且第一基岛111的高度大于第二基岛112的高度，从而节省了基材100的空间。需要说明的是，对待处理基岛进行半蚀刻形成基岛110时，第一基岛111上形成有凸点113，凸点113的数量和凸点113之间的距离根据第二芯片220的压区位置进行限定。此外，本实施例中的基材100的材料均为铜。
(2)在基岛110的表面涂覆一层感光阻焊剂，并对多余部分的感光阻焊剂进行曝光显影，从而可以去除多余的感光阻焊剂。需要说明的是，第一基岛111的表面均涂有感光阻焊剂，而第二基岛112的部分表面涂有感光阻焊剂，剩余部分则用于安装第一芯片210。
(3)在第二基岛112上安装第一芯片210，需要说明的是，采用正装或倒装的方式将第一芯片210安装于第二基岛112的表面，并且第一芯片210的高度与凸点113的高度相同。进一步地，利用条带300将第一芯片210和凸点113分别与引脚120进行相连接，具体地，将条带300的一端贴合于第一芯片210的表面或者凸点113的表面，并将条带300的另一端键合于引脚120上。需要说明的是，条带300包括第一条带和第二条带，第一条带的一端与第一芯片210连接，第一条带的另一端与基岛110一侧的引脚120键合连接；第二条带的一端与凸点113连接，第二条带的另一端与基岛110另一侧的引脚120键合连接。通过条带300连接可降低封装件的厚度，并且提高了芯片的散热性能。
(4)在条带300上方安装第二芯片220，具体地，先将第二芯片220正对基岛110放置，然后采用正装或者倒装的方式将第二芯片220安装于条带300的表面，即第二芯片220通过条带300分别与凸点113和第一芯片210导通。需要说明的是，第二芯片220的尺寸大于第一芯片210的尺寸，第二芯片220的压区与凸点113相对应，即实现压区位置的导通。第一芯片210与第二芯片220通过条带300实现了导通和堆叠，有效地提高了空间利用率。
(5)利用塑封料400对基材100的上部进行塑封，使得塑封料400包覆基岛110、引脚120、第一芯片210、第二芯片220以及基岛110与引脚120之间的空余区域，即通过塑封料400实现对第一芯片210和第二芯片220的保护。
(6)对基材100的下部进行蚀刻形成电性连接脚130，具体的，在基岛110和引脚120的下方蚀刻形成电性连接脚130。然后对电性连接脚130进行电镀，本示例中对电性连接脚130的表面进行镀锡。之后对基材100进行切割分离得到单个堆叠式芯片封装件，本实施例采用激光对基材100进行切割。
本实用新型的一种堆叠式芯片封装件的制作方法，通过蚀刻形成第一基岛111和第二基岛112，从而可以节省空间安装第一芯片210，即提高了基材100的空间利用率。进一步通过条带300实现凸点113与第二芯片220的导通以及第一芯片210与第二芯片220的导通和堆叠，不仅提高了芯片之间的散热性能，以此保证了第一芯片210和第二芯片220的性能，而且提高了基材100的空间利用率，并降低了材料成本，进一步提高了封装件的实用性和可靠性。
在上文中结合具体的示例性实施例详细描述了本实用新型。但是，应当理解，可在不脱离由所附权利要求限定的本实用新型的范围的情况下进行各种修改和变型。详细的描述和附图应仅被认为是说明性的，而不是限制性的，如果存在任何这样的修改和变型，那么它们都将落入在此描述的本实用新型的范围内。此外，背景技术旨在为了说明本技术的研发现状和意义，并不旨在限制本实用新型或本申请和本实用新型的应用领域。

Claims (10)

1.一种堆叠式芯片封装件，其特征在于：包括
基岛，该基岛包括第一基岛和第二基岛，第一基岛上设有凸点，第二基岛上设有第一芯片；
引脚，该引脚设置于基岛的两侧，所述第一芯片和凸点分别通过条带与引脚相连接，且所述条带上方设有第二芯片；
塑封料，该塑封料用于包覆基岛、引脚、第一芯片、第二芯片以及基岛与引脚之间的空余区域。
2.根据权利要求1所述的一种堆叠式芯片封装件，其特征在于：所述第一基岛的表面设有感光阻焊剂。
3.根据权利要求1所述的一种堆叠式芯片封装件，其特征在于：所述第二基岛的高度小于第一基岛的高度。
4.根据权利要求1所述的一种堆叠式芯片封装件，其特征在于：所述引脚和基岛的下方设有电性连接脚。
5.根据权利要求1所述的一种堆叠式芯片封装件，其特征在于：所述第二芯片安装于条带的表面，且第二芯片位于基岛的正上方。
6.根据权利要求1所述的一种堆叠式芯片封装件，其特征在于：条带包括第一条带和第二条带，第一芯片通过第一条带与基岛一侧的引脚连接；凸点通过第二条带与基岛另一侧的引脚连接。
7.根据权利要求3所述的一种堆叠式芯片封装件，其特征在于：所述第一芯片的高度与凸点的高度相同。
8.根据权利要求4所述的一种堆叠式芯片封装件，其特征在于：所述电性连接脚的表面设有锡层。
9.根据权利要求1～8任一项所述的一种堆叠式芯片封装件，其特征在于：所述第二芯片的尺寸大于第一芯片的尺寸。
10.根据权利要求1～8任一项所述的一种堆叠式芯片封装件，其特征在于：所述第二芯片的压区通过条带与凸点相连接。
CN202122958223.7U 2021-09-15 2021-11-25 一种堆叠式芯片封装件 Active CN216250730U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2021222383711 2021-09-15
CN202122238371 2021-09-15

Publications (1)

Publication Number Publication Date
CN216250730U true CN216250730U (zh) 2022-04-08

Family

ID=80391699

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111412559.1A Pending CN114141761A (zh) 2021-09-15 2021-11-25 一种堆叠式芯片封装件及其制作方法
CN202122958223.7U Active CN216250730U (zh) 2021-09-15 2021-11-25 一种堆叠式芯片封装件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111412559.1A Pending CN114141761A (zh) 2021-09-15 2021-11-25 一种堆叠式芯片封装件及其制作方法

Country Status (1)

Country Link
CN (2) CN114141761A (zh)

Also Published As

Publication number Publication date
CN114141761A (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
US8878361B2 (en) Leadless package system having external contacts
US20040130010A1 (en) Method for fabricating semiconductor component with multi layered leadframe
CN209785926U (zh) 半导体器件
WO2003061006A2 (en) Stacked die in die bga package
US8174127B2 (en) Integrated circuit package system employing device stacking
CN211150513U (zh) 封装体
CN211404495U (zh) 半导体装置和半导体基底
TW200913194A (en) Semiconductor package and manufacturing method thereof
US8344495B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
CN111987002A (zh) 一种封装体成型方法
CN115547852A (zh) 一种高功率芯片的半成品结构、器件及其封装工艺
KR20070048952A (ko) 내부 접속 단자를 갖는 멀티 칩 패키지
CN216250730U (zh) 一种堆叠式芯片封装件
US20130009294A1 (en) Multi-chip package having leaderframe-type contact fingers
CN114073171A (zh) 线路嵌入式基板、芯片封装结构及基板制备方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
US20180247886A1 (en) Electronic package structure and method for manufacturing the same
CN100459123C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
KR0163863B1 (ko) 멀티칩 실장을 위한 반도체 패키지
KR20010063236A (ko) 적층 패키지와 그 제조 방법
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
CN109065515B (zh) 高导电低阻值的芯片封装结构及其制备方法
US8106502B2 (en) Integrated circuit packaging system with plated pad and method of manufacture thereof
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
CN212182316U (zh) 一种无载体的半导体叠层封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant