CN212182316U - 一种无载体的半导体叠层封装结构 - Google Patents

Abstract

本实用新型公开一种无载体的半导体叠层封装结构，该结构包括：上层封装件和下层封装件；上层封装件包括上层芯片、上层第一管脚、上层第一金属片和上层封装体；上层第一金属片与上层第一管脚电连接，并与上层芯片电连接；上层第一金属片、上层第一管脚由上层封装体露出；下层封装件包括：下层芯片、下层第一管脚、下层第二管脚、第一金属片、下层第二金属片和下层封装体；下层第一金属片通过与下层第一管脚电连接，并与下层芯片电连接；下层第二金属片与下层第二管脚电连接；下层第二金属片、下层第一管脚、下层芯片和下层第二管脚由下层封装体露出；上层第一管脚与下层第二金属片电连接。该叠层封装结构尺寸缩小，节省生产成本，散热性能增强。

Description

一种无载体的半导体叠层封装结构

技术领域

本实用新型涉及半导体封装技术领域，尤其涉及一种无载体的半导体叠层封装结构。

背景技术

随着半导体工业的发展，半导体产品往小型化发展。叠层封装结构是将多个半导体封装件依次堆叠以形成的新的封装结构。随着半导体器件小型化高密度的需求不断增长，叠层封装技术在逻辑电路和存储器集成领域有广泛的应用，是业界内的首选。

但是，目前业内的叠层封装结构的整个产品的高度都比较高，导致产品整体尺寸较大；并且，叠层封装结构的芯片一般通过环氧树脂封装体向外散热，散热性能较差，如此，叠层封装结构容易因为内部温度升高而无法良好散热，导致影响叠层封装结构的功能和使用寿命。

实用新型内容

本实用新型实施例的一个目的在于：提供一种无载体的半导体叠层封装结构，其尺寸得到缩小。

本实用新型实施例的另一个目的在于：提供一种无载体的半导体叠层封装结构，其具有良好散热性能，可靠性得到提高。

为达上述目的，本实用新型采用以下技术方案：

一种无载体的半导体叠层封装结构，包括上层封装件和下层封装件；

所述上层封装件包括：

上层芯片；

上层引线框架，其包括上层第一管脚；

上层金属片组件，其包括上层第一金属片；所述上层第一金属片通过上层第一焊接件与所述上层第一管脚电连接，并通过上层第二焊接件与所述上层芯片电连接；

上层封装体，其包覆所述上层芯片、所述上层引线框架和所述上层金属片组件；所述上层第一金属片的一部分由所述上层封装体露出，所述上层第一管脚由所述上层封装体的底部露出；

所述下层封装件包括：

下层芯片；

下层引线框架，其包括相互绝缘的下层第一管脚和下层第二管脚；

下层金属片组件，其包括相互绝缘的下层第一金属片和下层第二金属片；所述下层第一金属片通过下层第一焊接件与所述下层第一管脚电连接，并通过下层第二焊接件与所述下层芯片电连接；所述下层第二金属片与所述下层第二管脚电连接；

下层封装体，其包覆所述下层芯片、所述下层引线框架和所述下层金属片组件；所述下层第二金属片由所述下层封装体的顶部露出，所述下层第一管脚的一部分、所述下层芯片的一部分和所述下层第二管脚的一部分由所述下层封装体露出；

所述上层封装件的底部通过中间结合层与所述下层封装件的顶部连接；所述上层第一管脚与所述下层第二金属片电连接。

作为优选，所述上层第一焊接件、所述上层第二焊接件、所述下层第一焊接件、所述下层第二焊接件均为焊锡层。

作为优选，所述上层第一金属片的顶部由所述上层封装体的顶部露出，所述下层芯片的底部由所述下层封装体的底部露出。

作为优选，所述上层封装体与所述下层封装体之间具有散热间隙，所述上层芯片的底部由所述上层封装体的底部露出于所述散热间隙内。

作为优选，所述上层封装体与所述下层封装体之间具有散热间隙，所述下层第一金属片的顶部由所述下层封装体的顶部露出于所述散热间隙内。

作为优选，所述下层第一管脚的底部、所述下层第二管脚的底部均由所述下层封装体的底部露出。

作为优选，所述上层引线框架还包括与所述上层第一管脚绝缘的上层第二管脚，所述上层金属片组件还包括与所述上层第一金属片绝缘的上层第二金属片；所述上层第二管脚与所述上层第二金属片连接；所述上层第二金属片的顶部由所述上层封装件的顶部露出，所述上层第二管脚的底部由所述上层封装件的底部露出。

作为优选，所述中间结合层包括第一导电结合层，所述上层第一管脚通过所述第一导电结合层与所述下层第二金属片连接；所述下层第一金属片的顶部由所述下层封装体的顶部露出，所述中间结合层还包括第二导电结合层，所述上层第二管脚通过所述第二导电结合层与所述下层第一金属片连接。

作为优选，所述第一导电结合层、所述第二导电结合层均为焊锡层；所述上层第二金属片通过上层第三焊接件与所述上层第二管脚连接，所述下层第二金属件通过下层第三焊接件与所述下层第二管脚连接，所述上层第三焊接件与所述下层第三焊接件均为焊锡层。

作为优选，所述上层第一管脚通过金属线与所述上层芯片电连接；所述下层第一管脚通过金属线与所述下层芯片电连接。

本实用新型的有益效果为：该无载体的半导体叠层封装结构的尺寸缩小，节省生产成本，散热性能增强，可靠性提高。

附图说明

下面根据附图和实施例对本实用新型作进一步详细说明。

图1为本实用新型其一实施例所述无载体的半导体叠层封装结构示意图；

图2为本实用新型另一实施例所述无载体的半导体叠层封装结构示意图；

图3为本实用新型实施例所述无载体的半导体叠层封装结构的制造流程示意图之一；

图4为本实用新型实施例所述无载体的半导体叠层封装结构的制造流程示意图之二；

图中：100、上层封装件；110、上层芯片；121、上层第一管脚；122、上层第二管脚；131、上层第一金属片；132、上层第二金属片；141、上层第一焊接件；142、上层第二焊接件；143、上层第三焊接件；150、上层封装体；200、下层封装件；210、下层芯片；221、下层第一管脚；222、下层第二管脚；231、下层第一金属片；232、下层第二金属片；241、下层第一焊接件；242、下层第二焊接件；243、下层第三焊接件；250、下层封装体；300、金属线；410、第一导电结合层；420、第二导电结合层；500、临时载体。

具体实施方式

为使本实用新型解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本实用新型实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，除非另有明确的规定和限定，术语“相连”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

本实用新型提出一种无载体的半导体叠层封装结构，其尺寸得到缩小，能够节省生产成本，散热性能得到增强，可靠性得到提高。

如图1-4所述，在本实用新型的无载体的半导体叠层封装结构的一实施例中，该无载体的半导体叠层封装结构，包括上层封装件100和下层封装件200；

所述上层封装件100包括：

上层芯片110；

上层引线框架，其为无基岛引线框架，所述上层引线框架包括上层第一管脚121；

上层金属片组件，其包括上层第一金属片131；所述上层第一金属片131通过上层第一焊接件141与所述上层第一管脚121电连接，并通过上层第二焊接件142与所述上层芯片110电连接；

上层封装体150，其包覆所述上层芯片110、所述上层引线框架和所述上层金属片组件；所述上层第一金属片131的一部分由所述上层封装体150露出，所述上层第一管脚121由所述上层封装体150的底部露出；

所述下层封装件200包括：

下层芯片210；

下层引线框架，其为无基岛引线框架，所述下层引线框架包括相互绝缘的下层第一管脚221和下层第二管脚222；

下层金属片组件，其包括相互绝缘的下层第一金属片231和下层第二金属片232；所述下层第一金属片231通过下层第一焊接件241与所述下层第一管脚221电连接，并通过下层第二焊接件242与所述下层芯片210电连接；所述下层第二金属片232与所述下层第二管脚222电连接；

下层封装体250，其包覆所述下层芯片210、所述下层引线框架和所述下层金属片组件；所述下层第二金属片232由所述下层封装体250的顶部露出，所述下层第一管脚221的一部分、所述下层芯片210的一部分和所述下层第二管脚222的一部分由所述下层封装体250露出；

所述上层封装件100的底部通过中间结合层与所述下层封装件200的顶部连接；所述上层第一管脚121与所述下层第二金属片232电连接。

具体地，所述上层第一管脚121由所述上层封装体150的底部露出，所述下层第二金属片232由所述下层封装体250的顶部露出，如此可以使得所述上层封装件100与所述下层封装件200进行堆叠时，便于实现所述上层第一管脚121与所述下层第二金属片232之间的电连接；并且，所述下层第一管脚221和所述下层第二管脚222均具有外露于所述下层封装体250的部分，如此，方便实现所述上层芯片110由所述下层第二管脚222外引，而所述下层芯片210由所述下层第一管脚221外引。

具体地，所述上层第一金属片131不仅起到将所述上层芯片110的与所述第一管脚之间进行电气连接的作用，且所述上层第一金属片131的一部分由所述上层封装体150露出，也即，所述上层第一金属片131的一部分直接外露于外部环境中，如此，可以提高所述上层芯片110的散热效率，从而提高所述叠层封装结构的整体散热性能。

具体地，所述下层芯片210的一部分由所述下层封装体250露出，也即，所述下层芯片210的一部分直接外露于外部环境中，如此，可以提高所述下层芯片210的散热效率，从而提高所述叠层封装结构的整体散热性能。另外，由于所述下层引线框架采用无基岛引线框架，方便将所述下层芯片210配置为具有一部分外露于外部环境中。

进一步地，所述上层第一管脚121和所述上层第二管脚122位于所述上层芯片110的不同侧向；所述下层封装件200同理。

本实用新型的无载体的半导体叠层封装结构，其上层引线框架和下层引线框架均采用无基岛的引线框架，如此，可减小所述叠层封装结构的高度，以减小整体结构的尺寸，并且能够节省生产成本；另外，通过所述上层第一金属片131外露和所述下层芯片210的外露设置，所述层叠封装结构的所述上层芯片110和所述下层芯片210均可良好散热，如此，可提高所述叠层封装结构的整体散热性能，从而提高产品的可靠性。

进一步地，在本实用新型的所述无载体的半导体叠层封装结构另一实施例中，所述上层第一管脚121通过金属线300与所述上层芯片110电连接；所述下层第一管脚221通过金属线300与所述下层芯片210电连接。当所述芯片的正面有两个电极需要外引时，所述芯片可通过所述金属线300和所述第一金属片实现两个电极的外引需求。

具体地，所述金属线300为金线或铜线等导电金属线300。

进一步地，如图3、图4所示，本实施例可采用但不限于如下方式实现所述下层封装件200的无基岛封装：提供一临时载体500，先将所述下层第一管脚221和所述下层第二管脚222粘合于所述临时载体500上，然后将所述下层芯片210粘合于所述临时载体500上，接着再进行所述金属片组件与所述下层芯片210和/或所述下层引线框架之间的焊接，再进行环氧树脂封装，最后，环氧树脂封装材料固化，将位于所述下层芯片210底部的临时载体500去除，即可。

其中，可以理解的是，所述上层封装件100的无基岛封装方式与所述下层封装件200的封装同理，均利用临时载体500实现。

具体地，所述临时载体500为胶膜或由其他复合材料组合形成的载体(如表层涂覆有涂层材料的树脂板等)，只要可以满足能够支撑芯片方便进行焊线工艺，具有耐高温特性，且在后制程中方便去除即可。

进一步地，在本实用新型的所述无载体的半导体叠层封装结构又一实施例中，所述上层第一焊接件141、所述上层第二焊接件142、所述下层第一焊接件241、所述下层第二焊接件242均为焊锡层。所述焊锡层由锡膏固化形成。采用焊锡层作为焊接件，便于加工，成本相对较低。

在其他一些实施例中，所述上层第一焊接件141、所述上层第二焊接件142、所述下层第一焊接件241、所述下层第二焊接件242为导电金属柱，如铜柱；金属柱的两端通过焊膏与两端的结构结合，如此，可以保证所述上层第一金属片131与所述上层芯片110之间、所述下层第一金属片231与所述下层芯片210之间保持一定间隔，以避免上层金属线300接触到上层第一金属片131或下层金属线300接触到下层第一金属片231。

进一步地，在本实用新型的所述无载体的半导体叠层封装结构另一实施例中，所述上层第一金属片131的顶部由所述上层封装体150的顶部露出，所述下层芯片210的底部由所述下层封装体250的底部露出；如此设置，既便于加工，也在产品外型平整的前提下将露出的散热面最大化设置，可提高散热效率，使得产品具有良好散热性能。具体地，所述上层封装件100在进行环氧树脂封装前，也可以在所述上层第一金属片131的顶部粘贴防护膜，在完成封装后再去除防护膜，即可露出所述上层第一金属片131的顶部。

进一步地，在本实用新型的所述无载体的半导体叠层封装结构另一实施例中，所述上层封装体150与所述下层封装体250之间具有散热间隙，所述上层芯片110的底部由所述上层封装体150的底部露出于所述散热间隙内。如此设置，所述上层芯片110的底面可以直接通过所述散热间隙散热，所述下层芯片210可以通过所述下层第一金属片231、所述散热间隙散热，从而有利于进一步提高所述上层芯片110、所述下层芯片210的散热效率，使得所述叠层封装结构具有良好散热性能。

进一步地，在本实用新型的所述无载体的半导体叠层封装结构另一实施例中，所述下层第一管脚221的底部、所述下层第二管脚222的底部均由所述下层封装体250的底部露出。如此，便于所述叠层封装而机构贴装于电路板应用。

在其他一些实施例中，所述下层第一管脚221和所述下层第二管脚222也可以由所述下层封装体250的周向侧壁引出。

进一步地，在本实用新型的所述无载体的半导体叠层封装结构另一实施例中，为了便于加工制造，所述上层封装件100的结构与所述下层封装件200的结构相同。

具体地，所述上层引线框架还包括与所述上层第一管脚121绝缘的上层第二管脚122，所述上层金属片组件还包括与所述上层第一金属片131绝缘的上层第二金属片132；所述上层第二管脚122与所述上层第二金属片132连接；所述上层第二金属片132的顶部由所述上层封装件100的顶部露出，所述上层第二管脚122的底部由所述上层封装件100的底部露出。

如此设置，在进行叠层封装时，可以采用相同的两个封装件直接进行对堆叠，堆叠时，将所述上层第一管脚121与所述下层第二金属片232通过焊锡焊接，将所述上层第二管脚122与所述下层第一金属片231通过焊锡焊接；如此，无需将所述上层封装件100与所述下层封装件200分开生产制造，加工流程简单。

进一步地，所述中间结合层包括第一导电结合层410，所述上层第一管脚121通过所述第一导电结合层410与所述下层第二金属片232连接；所述下层第一金属片231的顶部由所述下层封装体250的顶部露出，所述中间结合层还包括第二导电结合层420，所述上层第二管脚122通过所述第二导电结合层420与所述下层第一金属片231连接。

进一步地，所述第一导电结合层410、所述第二导电结合层420均为焊锡层；所述上层第二金属片132通过上层第三焊接件143与所述上层第二管脚122连接，所述下层第二金属件通过下层第三焊接件243与所述下层第二管脚222连接，所述上层第三焊接件143与所述下层第三焊接件243均为焊锡层。

于本文的描述中，需要理解的是，术语“上”、“下”、“左、”“右”等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。

在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。

以上结合具体实施例描述了本实用新型的技术原理。这些描述只是为了解释本实用新型的原理，而不能以任何方式解释为对本实用新型保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方式，这些方式都将落入本实用新型的保护范围之内。

Claims (10)

1.一种无载体的半导体叠层封装结构，其特征在于，包括上层封装件(100)和下层封装件(200)；

所述上层封装件(100)包括：

上层芯片(110)；

上层引线框架，其包括上层第一管脚(121)；

上层金属片组件，其包括上层第一金属片(131)；所述上层第一金属片(131)通过上层第一焊接件(141)与所述上层第一管脚(121)电连接，并通过上层第二焊接件(142)与所述上层芯片(110)电连接；

上层封装体(150)，其包覆所述上层芯片(110)、所述上层引线框架和所述上层金属片组件；所述上层第一金属片(131)的一部分由所述上层封装体(150)露出，所述上层第一管脚(121)由所述上层封装体(150)的底部露出；

所述下层封装件(200)包括：

下层芯片(210)；

下层引线框架，其包括相互绝缘的下层第一管脚(221)和下层第二管脚(222)；

下层金属片组件，其包括相互绝缘的下层第一金属片(231)和下层第二金属片(232)；所述下层第一金属片(231)通过下层第一焊接件(241)与所述下层第一管脚(221)电连接，并通过下层第二焊接件(242)与所述下层芯片(210)电连接；所述下层第二金属片(232)与所述下层第二管脚(222)电连接；

下层封装体(250)，其包覆所述下层芯片(210)、所述下层引线框架和所述下层金属片组件；所述下层第二金属片(232)由所述下层封装体(250)的顶部露出，所述下层第一管脚(221)的一部分、所述下层芯片(210)的一部分和所述下层第二管脚(222)的一部分由所述下层封装体(250)露出；

所述上层封装件(100)的底部通过中间结合层与所述下层封装件(200)的顶部连接；所述上层第一管脚(121)与所述下层第二金属片(232)电连接。

2.根据权利要求1所述的无载体的半导体叠层封装结构，其特征在于，所述上层第一焊接件(141)、所述上层第二焊接件(142)、所述下层第一焊接件(241)、所述下层第二焊接件(242)均为焊锡层。

3.根据权利要求1所述的无载体的半导体叠层封装结构，其特征在于，所述上层第一金属片(131)的顶部由所述上层封装体(150)的顶部露出，所述下层芯片(210)的底部由所述下层封装体(250)的底部露出。

4.根据权利要求1所述的无载体的半导体叠层封装结构，其特征在于，所述上层封装体(150)与所述下层封装体(250)之间具有散热间隙，所述上层芯片(110)的底部由所述上层封装体(150)的底部露出于所述散热间隙内。

5.根据权利要求1所述的无载体的半导体叠层封装结构，其特征在于，所述上层封装体(150)与所述下层封装体(250)之间具有散热间隙，所述下层第一金属片(231)的顶部由所述下层封装体(250)的顶部露出于所述散热间隙内。

6.根据权利要求1所述的无载体的半导体叠层封装结构，其特征在于，所述下层第一管脚(221)的底部、所述下层第二管脚(222)的底部均由所述下层封装体(250)的底部露出。

7.根据权利要求1-6任一项所述的无载体的半导体叠层封装结构，其特征在于，所述上层引线框架还包括与所述上层第一管脚(121)绝缘的上层第二管脚(122)，所述上层金属片组件还包括与所述上层第一金属片(131)绝缘的上层第二金属片(132)；所述上层第二管脚(122)与所述上层第二金属片(132)连接；所述上层第二金属片(132)的顶部由所述上层封装件(100)的顶部露出，所述上层第二管脚(122)的底部由所述上层封装件(100)的底部露出。

8.根据权利要求7所述的无载体的半导体叠层封装结构，其特征在于，所述中间结合层包括第一导电结合层(410)，所述上层第一管脚(121)通过所述第一导电结合层(410)与所述下层第二金属片(232)连接；所述下层第一金属片(231)的顶部由所述下层封装体(250)的顶部露出，所述中间结合层还包括第二导电结合层(420)，所述上层第二管脚(122)通过所述第二导电结合层(420)与所述下层第一金属片(231)连接。

9.根据权利要求8所述的无载体的半导体叠层封装结构，其特征在于，所述第一导电结合层(410)、所述第二导电结合层(420)均为焊锡层；所述上层第二金属片(132)通过上层第三焊接件(143)与所述上层第二管脚(122)连接，所述下层第二金属件通过下层第三焊接件(243)与所述下层第二管脚(222)连接，所述上层第三焊接件(143)与所述下层第三焊接件(243)均为焊锡层。

10.根据权利要求1-6任一项所述的无载体的半导体叠层封装结构，其特征在于，所述上层第一管脚(121)通过金属线(300)与所述上层芯片(110)电连接；所述下层第一管脚(221)通过金属线(300)与所述下层芯片(210)电连接。

Images