CN212084994U - 一种并联封装的器件组 - Google Patents

Abstract

本实用新型公开一种并联封装的器件组，其包括：至少两个半导体器件，所述半导体器件包括芯片；导电连接块，其与所述芯片的正面或背面焊接结合；所述导电连接块同时与多个所述芯片的正面结合时，所述导电连接块用于将位于不同所述芯片正面的正面电极进行电互连；所连接部同时与多个所述芯片的背面结合时，所述导电连接块用于将位于不同所述芯片背面的背面电极进行电互连；本实用新型的并联封装器件组采用导电连接块将本应使用PCB线路进行连接的两个或多个半导体器件连接起来，可以提高多个并联器件的上板效率和增强产品的散热能力。

Description

一种并联封装的器件组

技术领域

本实用新型涉及功率半导体封装产品技术领域，尤其涉及一种并联封装的器件组。

背景技术

功率半导体封装产品在进行制造时，常有同时将多个半导体器件进行并联的需求，以实现特定功能；现有技术中，为了满足上述需求，一般采用将多个半导体器件单个依次地安装在PCB板上的制造方法。但是，如此导致上板(PCB板)效率低。

实用新型内容

本实用新型实施例的一个目的在于：提供一种并联封装器件组，其能够提高半导体器件的上板效率。

本实用新型实施例的另一个目的在于：提供一种并联封装器件组，其能够提高半导体器件的散热能力。

为达上述目的，本实用新型采用以下技术方案：

一种并联封装的器件组，包括：

至少两个半导体器件，所述半导体器件包括芯片；

导电连接块，其与所述芯片的正面或背面焊接结合；所述导电连接块同时与多个所述芯片的正面结合时，所述导电连接块用于将位于不同所述芯片正面的正面电极进行电互连；所连接部同时与多个所述芯片的背面结合时，所述导电连接块用于将位于不同所述芯片背面的背面电极进行电互连。

作为优选，所述导电连接块通过导电焊接层焊接于所述芯片的正面或背面。

作为优选，所述导电连接块包括中心部和连接部，每个所述中心部延伸设有至少两个所述连接部，所述导电连接块通过所述所述连接部与所述芯片的正面或背面焊接连接。

作为优选，所述连接部在厚度方向上相对所述中心部凸出，所述连接部相对所述中心部凸出的部分伸入所述导电焊接层内。

作为优选，所述半导体器件为芯片封装结构；所述芯片封装结构还包括封装体，还包括封装于所述封装体内的引线框架、第一导电焊接层和第二导电焊接层；所述引线框架通过所述第一导电焊接层与所述芯片焊接连接，所述导电连接块通过所述第二导电焊接层与所述芯片焊接连接。

作为优选，所述引线框架焊接于所述芯片的背面，所述引线框架远离所述芯片一侧的侧面露出所述封装体。

作为优选，所述导电连接块焊接于所述引线框架远离所述芯片的一侧，所述导电连接块用于将多个所述芯片内的所述背面电极进行电互连。

作为优选，还包括金属导线；所述引线框架具有引脚，所述引脚伸出所述封装体；所述正面电极通过所述金属导线与所述引脚互连。

作为优选，所述半导体器件为芯片封装结构；所述芯片封装结构还包括封装体，还包括封装于所述封装体内的引线框架、第一导电焊接层和第二导电焊接层；所述引线框架通过所述第一导电焊接层焊接于所述芯片的背面，所述引线框架远离所述芯片一侧的侧面露出所述封装体；所述芯片的正面露出所述封装体；

所述导电连接块通过所述第二导电焊接层焊接于所述芯片的正面，所述导电连接块用于将多个所述芯片内的所述正面电极进行互连。

本实用新型的有益效果为：该并联封装器件组采用导电连接块将本应使用PCB线路进行连接的两个或多个半导体器件连接起来，可以提高多个并联器件的上板效率和增强产品的散热能力。

附图说明

下面根据附图和实施例对本实用新型作进一步详细说明。

图1为本实用新型之一实施例所述的并联封装的器件组的剖面结构示意图；

图2为本实用新型之二实施例所述的并联封装的器件组的剖面结构示意图。

图中：10、半导体器件；11、芯片；12、封装体；13、引线框架；131、引脚；14、第一导电焊接层；15、第二导电焊接层；16、金属导线；20、导电连接块；21、中心部；22、连接部。

具体实施方式

为使本实用新型解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本实用新型实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，除非另有明确的规定和限定，术语“相连”、“固定”应做广义理解，例如，可以是固定互连，也可以是可拆卸互连或成一体；可以是机械互连，也可以是进行电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

需要说明的是，本文中的“多个”定义为两个或两个以上。

本实用新型提出一种并联封装的器件组，其采用导电连接块20将本应使用PCB线路进行连接的两个或多个半导体器件10连接起来，也即，导电连接块20同时与多个半导体器件10电连接并机械连接，如此，需要同时将多个器件进行并联以实现功率半导体封装产品所需求的功能时，可提高多个需并联的器件的上板效率，并增强整体产品的散热能力。

如图1、图2所示，在本实用新型的并联封装的器件组的一实施例中，该并联封装的器件组包括：

至少两个半导体器件10，所述半导体器件10包括芯片11；

导电连接块20，其与所述芯片11的正面或背面焊接结合，即，多个所述芯片11的正面均与所述导电连接块20导电结合，或多个所述芯片11的背面均与所述导电连接块20导电结合；所述导电连接块20同时与多个所述芯片11的正面结合时，所述导电连接块20用于将述正面电极进行电互连；所连接部22同时与多个所述芯片11的背面结合时，所述导电连接块20用于将多个所述背面电极进行电互连。

其中，可以理解的是，所述并联封装的器件组在应用时，通过所述导电连接块20实现电互连的多个电极的电位相同，从而实现多个半导体器件10的并联需求。

其中，还可以理解的是，所述正面电极、所述背面电极可以为但不限于二极管的电极、三极管的电极。

本实用新型的并联封装的器件组，通过所述导电连接块20将多个半导体器件10进行电连接和机械连接；其中，电连接指的是，通过所述导电连接块20将多个芯片11上的正面电极实现电互连，或通过所述导电连接块20将多个芯片11上的背面电极实现电互连，可使多个互连的电极处于相同电位；机械连接指的是，使多个所述半导体器件10固定于所述导电连接块20形成并联封装的器件组，便于同时操作多个所述半导体器件10；如此，在应用时，仅需要将通过导电连接块20实现多个器件电连接和机械连接的器件组，直接一次安装上PCB板即可，可以在实现多个器件并联的同时，提高上板效率；另外，由于导电连接块20相对于用于电连接的金属导线16而言，与芯片11的接触面积较大，故而本实用新型的器件组的散热能力也得到了相应的提升。

进一步地，在本实用新型的并联封装的器件组的又一实施例中，所述芯片11的正面设有所述正面电极，所述芯片11的背面设有所述背面电极。

进一步地，如图1、图2所示，在本实用新型的并联封装的器件组的又一实施例中，所述导电连接块20通过导电焊接层焊接于所述芯片11的正面或背面。

具体地，本实施例中，所述导电连接块20通过第二导电焊接层15与所述芯片11焊接。

具体地，所述导电焊接层由焊料固化形成，所述焊料为导电导热的黏合剂。在一些实施例中，所述导电焊接层为锡膏层。

具体地，通过导电导热的所述导电焊接层实现所述导电连接块20与所述芯片11之间进行结合，如此，提高所述并联封装的器件组的散热能力，散热效果好。

进一步地，为了便于实现所述导电连接块20与所述芯片11的焊接结合，本实施例中，所述导电连接块20包括中心部21和连接部22，每个所述中心部21延伸设有至少两个所述连接部22，所述导电连接块20通过所述连接部22焊接于所述芯片11的正面或背面；其中，所述中心部21起到将多个所述连接部22进行连接的作用，多个所述连接部22的尺寸或其他结构特征被配置为与所述芯片11相匹配。

进一步地，为了提高所述连接部22与所述芯片11之间的导电焊接结合效果更好，本实施例中，所述连接部22在厚度方向上相对所述中心部21凸出，所述连接部22相对所述中心部21凸出的部分伸入所述导电焊接层内。

进一步地，如图1、图2所示，在本实用新型的并联封装的器件组的又一实施例中，所述导电连接块20为石墨锡复合铜连接块，其由石墨锡复合铜制成，其具有较好的导电散热性能。

进一步地，如图2所示，在本实用新型的并联封装的器件组的另一实施例中，所述导电连接块20用于将多个芯片11内的所述背面电极进行电互连。

具体地，所述半导体器件10为芯片11封装结构；所述芯片11封装结构还包括封装体12，还包括封装于所述封装体12内的引线框架13、第一导电焊接层14和第二导电焊接层15；所述引线框架13通过所述第一导电焊接层14焊接于所述芯片11背面，所述引线框架13远离所述芯片11一侧的侧面露出所述封装体12；所述导电连接块20通过所述第二导电焊接层15焊接于所述引线框架13远离所述芯片11的一侧，所述导电连接块20用于将多个所述芯片11内的所述背面电极进行电互连。

进一步地，本实施例中，所述并联封装的器件组还包括金属导线16；所述引线框架13具有引脚131，所述引脚131伸出所述封装体12；所述正面电极通过所述金属导线16与所述引脚131互连，所述引脚131用于与PCB板连接。

进一步地，在一些实施例中，所述背面电极包括漏极，所述导电连接块20用于将多个所述芯片11内的漏极进行电互连，从而实现所述并联封装的器件组在应用时多个漏极之间的并联。

进一步地，如图1所示，在本实用新型的并联封装的器件组的另一实施例中，所述导电连接块20用于将多个所述芯片11内的所述正面电极进行互连。

具体地，所述半导体器件10为芯片11封装结构；所述芯片11封装结构还包括封装体12，还包括封装于所述封装体12内的引线框架13、第一导电焊接层14和第二导电焊接层15；所述引线框架13通过所述第一导电焊接层14焊接于所述芯片11背面，所述引线框远离所述芯片11一侧的侧面露出所述封装体12；所述芯片11的正面露出所述封装体12；所述导电连接块20通过所述第二导电焊接层15焊接于所述芯片11的正面，所述导电连接块20用于将多个所述芯片11内的所述正面电极进行互连。

具体地，在一些实施例中，所述引线框架13用于与PCB板连接。

其中，可以理解的是，可以采用打磨所述封装体12的方式，使得所述芯片11的正面露出所述封装体12，以方便所述芯片11与所述导电连接块20的结合。

进一步地，在一些实施例中，所述背面电极包括源极，所述导电连接块20用于将多个所述芯片11内的源极进行电互连，从而实现所述并联封装的器件组在应用时多个源极之间的并联。

进一步地，所述封装体12由环氧树脂封装材料制成。

于本文的描述中，需要理解的是，术语“上”、“下”、“左、”“右”等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。

在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。

以上结合具体实施例描述了本实用新型的技术原理。这些描述只是为了解释本实用新型的原理，而不能以任何方式解释为对本实用新型保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方式，这些方式都将落入本实用新型的保护范围之内。

Claims (10)

1.一种并联封装的器件组，其特征在于，包括：

至少两个半导体器件(10)，所述半导体器件(10)包括芯片(11)；

导电连接块(20)，其与所述芯片(11)的正面或背面焊接结合；所述导电连接块(20)同时与多个所述芯片(11)的正面结合时，所述导电连接块(20)用于将位于不同所述芯片(11)正面的正面电极进行电互连；所连接部(22)同时与多个所述芯片(11)的背面结合时，所述导电连接块(20)用于将位于不同所述芯片(11)背面的背面电极进行电互连。

2.根据权利要求1所述的并联封装的器件组，其特征在于，所述导电连接块(20)通过导电焊接层焊接于所述芯片(11)的正面或背面。

3.根据权利要求2所述的并联封装的器件组，其特征在于，所述导电连接块(20)包括中心部(21)和连接部(22)，每个所述中心部(21)延伸设有至少两个所述连接部(22)，所述导电连接块(20)通过所述连接部(22)与所述芯片(11)的正面或背面焊接连接。

4.根据权利要求3所述的并联封装的器件组，其特征在于，所述连接部(22)在厚度方向上相对所述中心部(21)凸出，所述连接部(22)相对所述中心部(21)凸出的部分伸入所述导电焊接层内。

5.根据权利要求1所述的并联封装的器件组，其特征在于，所述导电连接块(20)为石墨锡复合铜连接块。

6.根据权利要求1-5任一项所述的并联封装的器件组，其特征在于，所述半导体器件(10)为芯片(11)封装结构；所述芯片(11)封装结构还包括封装体(12)，还包括封装于所述封装体(12)内的引线框架(13)、第一导电焊接层(14)和第二导电焊接层(15)；所述引线框架(13)通过所述第一导电焊接层(14)与所述芯片(11)焊接连接，所述导电连接块(20)通过所述第二导电焊接层与所述芯片(11)焊接连接。

7.根据权利要求6所述的并联封装的器件组，其特征在于，所述引线框架(13)焊接于所述芯片(11)的背面，所述引线框架(13)远离所述芯片(11)一侧的侧面露出所述封装体(12)。

8.根据权利要求7所述的并联封装的器件组，其特征在于，所述导电连接块(20)焊接于所述引线框架(13)远离所述芯片(11)的一侧，所述导电连接块(20)用于将多个所述芯片(11)内的所述背面电极进行电互连。

9.根据权利要求8所述的并联封装的器件组，其特征在于，还包括金属导线(16)；所述引线框架(13)具有引脚(131)，所述引脚(131)伸出所述封装体(12)；所述正面电极通过所述金属导线(16)与所述引脚(131)互连。

10.根据权利要求1-5任一项所述的并联封装的器件组，其特征在于，所述半导体器件(10)为芯片(11)封装结构；所述芯片(11)封装结构还包括封装体(12)，还包括封装于所述封装体(12)内的引线框架(13)、第一导电焊接层(14)和第二导电焊接层(15)；所述引线框架(13)通过所述第一导电焊接层(14)焊接于所述芯片(11)的背面，所述引线框架(13)远离所述芯片(11)一侧的侧面露出所述封装体(12)；所述芯片(11)的正面露出所述封装体(12)；

所述导电连接块(20)通过所述第二导电焊接层(15)焊接于所述芯片(11)的正面，所述导电连接块(20)用于将多个所述芯片(11)内的所述正面电极进行互连。

Images