CN212676248U - 一种双面散热的半导体堆叠封装结构 - Google Patents

Abstract

本实用新型公开一种双面散热的半导体堆叠封装结构，该结构包括：金属片；中间载体，其包括第一焊接区和第二焊接区；引线框架，其包括基岛、上层引出管脚和下层引出管脚；第二焊接区通过导电连接件与上层引出管脚电连接；上层芯片，其顶部与金属片连接，上层芯片的底部通过与中间载体连接；上层芯片顶部的电极依次通过金属线、上层外引组件、导电连接件与上层引出管脚电连接；下层芯片，其顶部与中间载体的底部连接，下层芯片的底部与基岛连接；下层芯片的顶部的电极通过金属线与下层引出管脚电连接；封装体，金属片由封装体的其一侧面露出以用于散热，基岛由封装体的另一侧面露出以用于散热。该堆叠封装结构尺寸减小，制程减少，散热性能良好。

Description

一种双面散热的半导体堆叠封装结构

技术领域

本实用新型涉及半导体封装技术领域，尤其涉及一种双面散热的半导体堆叠封装结构。

背景技术

随着半导体工业的发展，半导体产品往小型化发展。堆叠封装结构是将多个半导体封装件依次堆叠以形成的新的封装结构。随着半导体器件小型化高密度的需求不断增长，堆叠封装技术在逻辑电路和存储器集成领域有广泛的应用，是业界内的首选。

但是，目前业内的堆叠封装结构的芯片一般通过环氧树脂封装体向外散热，散热性能较差，如此，堆叠封装结构容易因为内部温度升高而无法良好散热，导致影响堆叠封装结构的功能和使用寿命。

实用新型内容

本实用新型实施例的一个目的在于：提供一种双面散热的半导体堆叠封装结构，其有利于缩小封装结构的尺寸。

本实用新型实施例的又一个目的在于：提供一种双面散热的半导体堆叠封装结构，其减少了制程，可节省生产成本。

本实用新型实施例的另一个目的在于：提供一种双面散热的半导体堆叠封装结构，其增强了封装结构的散热性能。

为达上述目的，本实用新型采用以下技术方案：

一种双面散热的半导体堆叠封装结构，包括：

金属片；

中间载体，其包括多组上层外引组件，所述上层外引组件包括设于顶层的第一焊接区，还包括设于底层的并与所述第一焊接区电气连通的第二焊接区；

引线框架，其包括基岛、上层引出管脚和下层引出管脚；所述第二焊接区通过导电连接件与所述上层引出管脚电连接；

至少一上层芯片，所述上层芯片的顶部通过第一焊材层与所述金属片连接，所述上层芯片的底部通过第二焊材层与所述中间载体的顶部连接；所述上层芯片的顶部的电极依次通过金属线、所述上层外引组件、导电连接件与所述上层引出管脚电连接；

至少一下层芯片，所述下层芯片的顶部通过第三焊材层与所述中间载体的底部连接，所述下层芯片的底部通过第四焊材层与所述基岛连接；所述下层芯片的顶部的电极通过金属线与所述下层引出管脚电连接；

封装体，其包覆所述金属片、中间载体、引线框架、上层芯片和下层芯片，所述金属片由所述封装体的其一侧面露出以用于散热，所述基岛由所述封装体的另一侧面露出以用于散热；所述上层引出管脚和所述下层引出管脚均伸出所述封装体以用于与外部的电路载体电连接。

作为优选，所述金属片的顶面由所述封装体的顶面露出以用于散热，所述基岛的底面由所述封装体的底面露出以用于散热；所述第一焊材层与所述第四焊材层均为导热焊材层。

作为优选，所述中间载体为DBC覆铜板，所述第一焊接区为第一覆铜区，所述第二焊接区为第二覆铜区，所述第一覆铜区与所述第二覆铜区通过所述DBC覆铜板上的电气导通孔电连接。

作为优选，包括多个所述上层引出管脚和多个所述下层引出管脚；不同的所述上层引出管脚用于与所述上层芯片的不同电极电连接，不同的所述下层引出管脚用于与所述下层芯片的不同电极电连接。

作为优选，所述上层芯片的正面设有第一源极和第一栅极；所述第一源极依次通过第一金属线、第一上层外引组件、第一导电连接件与第一上层引出管脚电连接；所述第一栅极依次通过第二金属线、第二上层外引组件、第二导电连接件与第二上层引出管脚电连接。

作为优选，所述上层芯片的背面设有第一漏极，所述第一漏极依次通过第三金属线、第三上层外引组件、第三导电连接件与第三上层引出管脚电连接。

作为优选，所述下层芯片的正面设有第二源极和第二栅极，所述第二源极和所述第二栅极分别通过不同的金属线与不同的下层引出管脚电连接。

作为优选，所述中间载体为DBC覆铜板，所述中间载体还包括设于顶面的第三焊接区和设于底面的第四焊接区，所述第三焊接区域所述第四焊接区通过电气导通孔进行电气连接；所述上层芯片的底面的电极与所述第三焊接区电连接，所述第四焊接区域与所述下层芯片顶面的电极电连接。

作为优选，所述中间载体为DBC覆铜板；所述下层芯片倒装于所述引线框架；所述中间载体的底部还设有第五焊接区，所述下层芯片的顶部的电极与所述第五焊接区电连接，所述第五焊接区通过导电连接件与所述下层引出管脚电连接。

作为优选，所述金属片为铜片；所述上层引出管脚的底部、所述下层引出管脚的底部由所述封装体的底部露出；所述导电连接件为导电金属柱。

本实用新型的有益效果为：该双面散热的半导体堆叠封装结构，有利于缩小封装结构的尺寸，减少了制程，可节省生产成本，并且增强了封装结构的散热性能，适用于大功率和具有高散热需求的产品。

附图说明

下面根据附图和实施例对本实用新型作进一步详细说明。

图1为本实用新型其一实施例所述半导体堆叠封装结构的剖面结构示意图；

图2为本实用新型另一实施例所述半导体堆叠封装结构的剖面结构示意图；

图中：10、金属片；20、上层芯片；30、中间载体；301、中间陶瓷层；31、第一焊接区；32、第二焊接区；33、第三焊接区；34、第四焊接区；35、第五焊接区；36、电气导通孔；40、下层芯片；50、引线框架；51、基岛；52、上层引出管脚；53、下层引出管脚；60、封装体；71、第一焊材层；72、第二焊材层；73、第三焊材层；74、第四焊材层；80、金属线；90、导电连接件。

具体实施方式

为使本实用新型解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本实用新型实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，除非另有明确的规定和限定，术语“相连”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

本实用新型的双面散热的半导体堆叠封装结构，有利于缩小封装结构的尺寸，减少了制程，可节省生产成本，并且增强了封装结构的散热性能，适用于大功率和具有高散热需求的产品。

如图1、2所示，在本实用新型的半导体堆叠封装结构的一实施例中，该半导体堆叠封装结构包括：

金属片10；

中间载体30，其包括多组上层外引组件，所述上层外引组件包括设于顶层的第一焊接区31，还包括设于底层的并与所述第一焊接区31电气连通的第二焊接区32；

引线框架50，其包括基岛51、上层引出管脚52和下层引出管脚53；所述第二焊接区32通过导电连接件90与所述上层引出管脚52电连接；

至少一上层芯片20，所述上层芯片20的顶部通过第一焊材层71与所述金属片10连接，所述上层芯片20的底部通过第二焊材层72与所述中间载体30的顶部连接；所述上层芯片20的顶部的电极依次通过金属线80、所述上层外引组件、导电连接件90与所述上层引出管脚52电连接；

至少一下层芯片40，所述下层芯片40的顶部通过第三焊材层73与所述中间载体30的底部连接，所述下层芯片40的底部通过第四焊材层74与所述基岛51连接；所述下层芯片40的顶部的电极通过金属线80与所述下层引出管脚53电连接；

封装体60，其包覆所述金属片10、中间载体30、引线框架50、上层芯片20和下层芯片40，以对上述结构进行保护；所述金属片10由所述封装体60的其一侧面露出以用于散热，所述基岛51由所述封装体60的另一侧面露出以用于散热；所述上层引出管脚52和所述下层引出管脚53均伸出所述封装体60以用于与外部的电路载体电连接。

其中，需要说明的是，所述中间载体30的顶层可根据实际需求设计电气线路，以使所述第一焊接区31与所述中间载体30的顶层的其他区域电气连通或绝缘。同理，所述第二焊接区32域所述中间载体30的底层的其他区域根据实际需求设计为电气连通或绝缘。

还需要说明的是，所述半导体堆叠封装结构的上层，可根据实际需求设置一颗或多颗所述上层芯片20；所述下层芯片40的设置同理。

现有的堆叠封装结构，一般是将两个半导体器件分别完成封装，再将两个完成环氧树脂封装的封装件进行堆叠，两个封装件之间再通过焊材层以将两个封装件进行电连接和物理连接；而本实用新型所述半导体堆叠封装结构，通过在所述下层芯片40上设置中间载体30，再在所述中间载体30上设置上层芯片20，完成上层芯片20和下层芯片40与管脚的电性连接后，一次性对两层芯片及其他电子元件一起进行环氧树脂封装，如此，既可以在一定程度上减小所述半导体堆叠封装结构的高度，有利于缩小尺寸，还可以减少环氧树脂封装的次数，从而减少制程，节省成本。

另外，本实用新型的堆叠封装结构，其将所述金属片10配置为：由所述封装体60的其一侧面露出于外部环境，并将所述引线框架50配置为：所述基岛51由所述封装体60的另一侧面露出于外部环境，如此，相对于现有技术中通过环氧树脂封装体60的外表面与空气接触实现散热的产品，本实用新型的堆叠封装结构，由于所述金属片10与所述引线框架50的导热性能优于环氧树脂封装体60，且通过双面散热，可增强所述半导体堆叠封装结构的散热性能。

本实用新型的堆叠封装结构，可以满足大功率、大能耗、高散热产品的性能要求。

进一步地，在所述第一焊接区31和所述第二焊接区32均设有焊盘，以便于供其他元件焊接；在所述上层引出管脚52也设有焊盘，以供其他元件焊接。

进一步地，所述上层芯片20的顶面的电极具有不被所述第一焊材层71覆盖的部分，以便于所述顶面的电极与金属线80电连接；同理，所述上层芯片20的背面的电极，或所述下层芯片40的正面的电极，或所述下层芯片40的背面的电极，需要与所述金属线80连接时，可以根据实际需求被配置为由焊材层露出，也即不被焊材层遮挡，以便于实现电极与金属线80的电连接。

进一步地，在本实用新型的半导体堆叠封装结构的又一实施例中，由于所述金属片10位于所述堆叠封装结构的顶部，所述引线框架50位于所述堆叠封装结构的底部，为了保证散热面的面积，增强散热性能，所述金属片10的顶面由所述封装体60的顶面露出以用于散热，所述基岛51的底面由所述封装体60的底面露出以用于散热；所述第一焊材层71与所述第四焊材层74均为导热焊材层。如此设置，相对于由所述封装体60的周向侧面露出具有更好的散热性能。

进一步地，在本实用新型的半导体堆叠封装结构的另一实施例中，为了使得所述堆叠封装结构的内部各元器件之间的电气连接更加自由，便于设计实施，所述中间载体30为DBC覆铜板，所述DBC覆铜板包括上覆铜层、中间陶瓷层301和下覆铜层，上覆铜层和下覆铜层设计电路，上覆铜层和下覆铜层内均设有至少一覆铜区，中间陶瓷层301设有微亚孔以作为电气导通孔36，以将上覆铜层的某一区域与下覆铜层的某一区域进行电气连接。

具体地，所述电气导通孔36内设有导电塞孔材料。

具体地，所述第一焊接区31为第一覆铜区，所述第二焊接区32为第二覆铜区，所述第一覆铜区与所述第二覆铜区通过所述DBC覆铜板上的电气导通孔36电连接。

进一步地，所述第一覆铜区和所述第二覆铜区上具有电镀金点或电镀镍钯金点。

在本实施例中，采用DBC覆铜板作为中间载体30的有益之处在于：在堆叠封装结构中，当所述上层芯片20与所述下层芯片40之间有电路互连需求时，能够灵活地设置电气导通孔36，以实现所述上覆铜层与所述下覆铜层之间的电气连接；或当多个所述上层芯片20之间、或多个所述下层芯片40之间有电路互连需求时，能够灵活地设置所述上覆铜层的电路、所述下覆铜层的电路，以实现不同芯片之间的电气连接；而若采用引线框架50作为中间载体30，则需要对成品的引线框架50进行复杂的加工，以使得引线框架50上的指定区域实现绝缘等。总的来说，采用DBC覆铜板作为中间载体30，可灵活地进行布线设计，且便于生产制造，该堆叠封装结构的适用范围更广。

在其他一些实施例中，采用引线框架50作为所述中间载体30。

进一步地，在本实用新型的半导体堆叠封装结构的另一实施例中，所述半导体堆叠封装结构包括多个所述上层引出管脚52和多个所述下层引出管脚53；不同的所述上层引出管脚52用于与所述上层芯片20的不同电极电连接，不同的所述下层引出管脚53用于与所述下层芯片40的不同电极电连接；如此，可实现同一芯片不同电极的外引，并可实现不同芯片的电极的外引。

进一步地，多个所述上层引出管脚52均位于所述封装结构的一侧，多个所述下层引出管脚53均位于所述封装结构的另一侧；如此设置，使得管脚的布置更加有规律，便于上板。

进一步地，在本实用新型的半导体堆叠封装结构的另一实施例中，所述上层芯片20为正装芯片，所述上层芯片20的正面设有第一源极和第一栅极；所述中间载体30的顶层设有至少两个所述第一焊接区31，所述中间载体30的底层设有至少两个所述第二焊接区32；所述第一源极依次通过第一金属线80、第一上层外引组件、第一导电连接件90与第一上层引出管脚52电连接；所述第一栅极依次通过第二金属线80、第二上层外引组件、第二导电连接件90与第二上层引出管脚52电连接。也即，所述第一源极和所述第一栅极通过不同的所述上层外引组件电连接至不同的上层引出管脚52。

具体地，所述上层芯片20为MOS芯片。

进一步地，所述上层芯片20的背面设有第一漏极。

进一步地，在本实用新型的半导体堆叠封装结构的另一实施例中，所述上层芯片20为正装芯片，所述上层芯片20的背面设有第一漏极，所述第一漏极依次通过第三金属线80、第三上层外引组件、第三导电连接件90与第三上层引出管脚52电连接。

进一步地，在本实用新型的半导体堆叠封装结构的另一实施例中，所述下层芯片40为正装芯片，所述下层芯片40的正面设有第二源极和第二栅极，所述第二源极和所述第二栅极分别通过不同的金属线80与不同的下层引出管脚53电连接。

进一步地，当所述上层芯片20的电极与所述下层芯片40的电极具有电气连接需求时，所述中间载体30为DBC覆铜板，所述DBC覆铜板的顶层中部设有第三焊接区33，底层中部设有第四焊接区34，所述第三焊接区33域所述第四焊接区34通过电气导通孔36进行电气连接；所述上层芯片20的背面的电极依次通过所述第三焊接区33、所述电气导通孔36、所述第四焊接区34域与所述下层芯片40正面的电极进行电连接。通过采用DBC覆铜板作为中间载体30，仅需要在通过在合适的位置设置所述第三焊接区33和所述第四焊接区34，再设置电气导通孔36将上下两层焊接区进行电连接，即可满足所述上层芯片20与所述下层芯片40的互连需求，便于制造加工。

具体地，所述第三焊接区33为第三覆铜区，所述第四焊接区34为第四覆铜区。

进一步地，在所述第三覆铜区和所述第四覆铜区上具有电镀金点或电镀镍钯金点。

进一步地，在本实用新型的半导体堆叠封装结构的另一实施例中，所述下层芯片40倒装于所述引线框架50；所述中间载体30的底部还设有第五焊接区35，所述第五焊接区35为第五覆铜区，所述下层芯片40的顶部的电极与所述第五焊接区35电连接，所述第五焊接区35通过导电连接件90与所述下层引出管脚53电连接；通过采用DBC覆铜板作为中间载体30，有利于满足下层的倒装芯片的顶部的电极外引需求。所述下层芯片40倒装，使得所述下层芯片40通过外露的所述基岛51散热的效果更好。

进一步地，在所述第五覆铜区上具有电镀金点或电镀镍钯金点。

其中，可以理解的是，当所述上层芯片20为正装的MOS芯片，所述下层芯片40为倒装的MOS芯片时，所述上层芯片20的源极朝上，更有利于所述上层芯片20通过所述外露于所述封装体60外的金属片10的表面散热；所述下层芯片40的源极朝下，更有利于所述下层芯片40通过所述外露于所述封装体60外的所述基岛51散热。

进一步地，在本实用新型的半导体堆叠封装结构的另一实施例中，所述上层芯片20为倒装芯片。

进一步地，在本实用新型的半导体堆叠封装结构的另一实施例中，所述金属片10为铜片，散热性能佳。

进一步地，所述上层引出管脚52的底部、所述下层引出管脚53的底部由所述封装体60的底部露出，以便于与外部电路载体(如电路板)焊接。

进一步地，所述金属线80为金线。

进一步地，所述导电连接件90为导电金属柱。

进一步地，所述导电金属柱为铜柱。

进一步地，所述上层引出管脚52的顶部和所述下层引出管脚53的顶部均设有焊盘，以便于与其他元件焊接结合。

进一步地，所述第一焊材层71、所述第二焊材层72、所述第三焊材层73、所述第四焊材层74为焊锡层。

于本文的描述中，需要理解的是，术语“上”、“下”、“左、”“右”等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。

在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。

以上结合具体实施例描述了本实用新型的技术原理。这些描述只是为了解释本实用新型的原理，而不能以任何方式解释为对本实用新型保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方式，这些方式都将落入本实用新型的保护范围之内。

Claims (10)

1.一种双面散热的半导体堆叠封装结构，其特征在于，包括：

金属片(10)；

中间载体(30)，其包括多组上层外引组件，所述上层外引组件包括设于顶层的第一焊接区(31)，还包括设于底层的并与所述第一焊接区(31)电气连通的第二焊接区(32)；

引线框架(50)，其包括基岛(51)、上层引出管脚(52)和下层引出管脚(53)；所述第二焊接区(32)通过导电连接件(90)与所述上层引出管脚(52)电连接；

至少一上层芯片(20)，所述上层芯片(20)的顶部通过第一焊材层(71)与所述金属片(10)连接，所述上层芯片(20)的底部通过第二焊材层(72)与所述中间载体(30)的顶部连接；所述上层芯片(20)的顶部的电极依次通过金属线(80)、所述上层外引组件、导电连接件(90)与所述上层引出管脚(52)电连接；

至少一下层芯片(40)，所述下层芯片(40)的顶部通过第三焊材层(73)与所述中间载体(30)的底部连接，所述下层芯片(40)的底部通过第四焊材层(74)与所述基岛(51)连接；所述下层芯片(40)的顶部的电极通过金属线(80)与所述下层引出管脚(53)电连接；

封装体(60)，其包覆所述金属片(10)、中间载体(30)、引线框架(50)、上层芯片(20)和下层芯片(40)，所述金属片(10)由所述封装体(60)的其一侧面露出以用于散热，所述基岛(51)由所述封装体(60)的另一侧面露出以用于散热；所述上层引出管脚(52)和所述下层引出管脚(53)均伸出所述封装体(60)以用于与外部的电路载体电连接。

2.根据权利要求1所述的双面散热的半导体堆叠封装结构，其特征在于，所述金属片(10)的顶面由所述封装体(60)的顶面露出以用于散热，所述基岛(51)的底面由所述封装体(60)的底面露出以用于散热；所述第一焊材层(71)与所述第四焊材层(74)均为导热焊材层。

3.根据权利要求1所述的双面散热的半导体堆叠封装结构，其特征在于，所述中间载体(30)为DBC覆铜板，所述第一焊接区(31)为第一覆铜区，所述第二焊接区(32)为第二覆铜区，所述第一覆铜区与所述第二覆铜区通过所述DBC覆铜板上的电气导通孔(36)电连接。

4.根据权利要求1所述的双面散热的半导体堆叠封装结构，其特征在于，包括多个所述上层引出管脚(52)和多个所述下层引出管脚(53)；不同的所述上层引出管脚(52)用于与所述上层芯片(20)的不同电极电连接，不同的所述下层引出管脚(53)用于与所述下层芯片(40)的不同电极电连接。

5.根据权利要求1-4任一项所述的双面散热的半导体堆叠封装结构，其特征在于，所述上层芯片(20)的正面设有第一源极和第一栅极；所述第一源极依次通过第一金属线(80)、第一上层外引组件、第一导电连接件(90)与第一上层引出管脚(52)电连接；所述第一栅极依次通过第二金属线(80)、第二上层外引组件、第二导电连接件(90)与第二上层引出管脚(52)电连接。

6.根据权利要求1-4任一项所述的双面散热的半导体堆叠封装结构，其特征在于，所述上层芯片(20)的背面设有第一漏极，所述第一漏极依次通过第三金属线(80)、第三上层外引组件、第三导电连接件(90)与第三上层引出管脚(52)电连接。

7.根据权利要求1-4任一项所述的双面散热的半导体堆叠封装结构，其特征在于，所述下层芯片(40)的正面设有第二源极和第二栅极，所述第二源极和所述第二栅极分别通过不同的金属线(80)与不同的下层引出管脚(53)电连接。

8.根据权利要求1-4任一项所述的双面散热的半导体堆叠封装结构，其特征在于，所述中间载体(30)为DBC覆铜板，所述中间载体(30)还包括设于顶面的第三焊接区(33)和设于底面的第四焊接区(34)，所述第三焊接区(33)域所述第四焊接区(34)通过电气导通孔(36)进行电气连接；所述上层芯片(20)的底面的电极与所述第三焊接区(33)电连接，所述第四焊接区(34)域与所述下层芯片(40)顶面的电极电连接。

9.根据权利要求1-4任一项所述的双面散热的半导体堆叠封装结构，其特征在于，所述中间载体(30)为DBC覆铜板；所述下层芯片(40)倒装于所述引线框架(50)；所述中间载体(30)的底部还设有第五焊接区(35)，所述下层芯片(40)的顶部的电极与所述第五焊接区(35)电连接，所述第五焊接区(35)通过导电连接件(90)与所述下层引出管脚(53)电连接。

10.根据权利要求1-4任一项所述的双面散热的半导体堆叠封装结构，其特征在于，所述金属片(10)为铜片；所述上层引出管脚(52)的底部、所述下层引出管脚(53)的底部由所述封装体(60)的底部露出；所述导电连接件(90)为导电金属柱。

Images