CN112786567A - 一种半导体功率模组及半导体功率模组的封装方法 - Google Patents
一种半导体功率模组及半导体功率模组的封装方法 Download PDFInfo
- Publication number
- CN112786567A CN112786567A CN202110038666.6A CN202110038666A CN112786567A CN 112786567 A CN112786567 A CN 112786567A CN 202110038666 A CN202110038666 A CN 202110038666A CN 112786567 A CN112786567 A CN 112786567A
- Authority
- CN
- China
- Prior art keywords
- wafer
- electrode
- conductive
- bonding layer
- electrical connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000002184 metal Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 35
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 22
- 229910052709 silver Inorganic materials 0.000 claims description 22
- 239000004332 silver Substances 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 239000002245 particle Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000004080 punching Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 abstract description 184
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
Abstract
本发明公开一种半导体功率模组及半导体功率模组的封装方法，该半导体功率模组包括：晶片载体；第一晶片，其底面通过第一结合层结合于晶片载体的顶面；第一晶片的底面设有第一底部电极，第一底部电极与晶片载体电连接；第一晶片的内部设有导电柱，导电柱的一端与第一底部电极电连接，另一端由第一晶片的顶面露出；第二晶片，其底面通过第二结合层结合于第一晶片的顶面；第二晶片的底面设有第二底部电极；第二底部电极通过导电柱与第一底部电极电连接。该封装方法用于封装上述半导体功率模组。本发明的半导体功率模组及半导体功率模组的封装方法，将不同功能的晶片堆叠封装，实现了晶片间的电性互连，同时缩小了产品尺寸，可满足更高的应用需求。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种半导体功率模组及半导体功率模组的封装方法。
背景技术
现有的半导体功率模组，一般将两个或多个晶片焊在晶片载体上，然后通过金属线实现晶片的电极之间的电性互连，以满足功率模组的功能设计需求。半导体封装产品(如半导体功率模组)的体积越小，在应用于电子产品时，可提高电子产品内的器件的密集度、集成度。但是，现有技术中的功率模组的体积较大，不能满足更高的应用需求。
发明内容
本发明实施例的一个目的在于：提供一种半导体功率模组，其实现晶片的堆叠封装，并可缩小产品尺寸。
本发明实施例的另一个目的在于：提供一种半导体功率模组的封装方法，其可实现晶片的堆叠封装，并可缩小产品尺寸。
为达上述目的，本发明采用以下技术方案：
一种半导体功率模组，包括：
晶片载体；
第一晶片，其底面通过第一结合层结合于所述晶片载体的顶面；所述第一晶片的底面设有第一底部电极，所述第一底部电极与所述晶片载体电连接；所述第一晶片的内部设有导电柱，所述导电柱的一端与所述第一底部电极电连接，另一端由所述第一晶片的顶面露出；
第二晶片，其底面通过第二结合层结合于所述第一晶片的顶面；所述第二晶片的底面设有第二底部电极；所述第二底部电极通过所述导电柱与所述第一底部电极电连接。
作为优选，所述第一晶片的底面设有第一源极、第一栅极和第一漏极；所述第一源极、所述第一栅极和所述第一漏极均为所述第一底部电极；所述第二晶片的底面设有第二源极、第二栅极和第二漏极；所述第二源极、所述第二栅极和所述第二漏极均为所述第二底部电极；
所述半导体功率模组包括第一导电柱、第二导电柱和第三导电柱；所述第二源极通过所述第一导电柱与所述第一源极电连接，所述第二栅极通过所述第二导电柱与所述第一栅极电连接，所述第二漏极通过所述第三导电柱与所述第一漏极电连接。
作为优选，还包括金属连接片，所述金属连接片通过第三结合层结合于所述第二晶片的顶面；所述第二晶片的顶面设有第二顶部电极；所述第二顶部电极通过所述金属连接片与所述晶片载体电连接。
作为优选，所述第一晶片的底面设有第一源极、第一栅极和第一漏极；所述第一源极、所述第一栅极和所述第一漏极均为所述第一底部电极；
所述第二晶片的底面设有第二源极、第二栅极和第二漏极；所述第二源极为所述第二顶部电极；所述第二栅极和所述第二漏极均为所述第二底部电极；
所述半导体功率模组包括第二导电柱和第三导电柱，所述第二栅极通过所述第二导电柱与所述第一栅极电连接，所述第二漏极通过所述第三导电柱与所述第一漏极电连接。
作为优选，所述第一结合层内设有电连接结构，所述第一底部电极通过所述第一结合层内的所述电连接结构与所述晶片载体电连接；
所述第二结合层内设有电连接结构，所述第二底部电极通过所述第二结合层内的电连接结构与所述导电柱电连接。
作为优选，所述第一结合层为焊料层、或为包含若干银颗粒的焊料层、或为烧结银层；所述第二结合层为锡层、或为包含若干银颗粒的锡层、或为烧结银层。
作为优选，所述第一结合层和/或所述第二结合层内设有电连接结构；
所述电连接结构包括导电内核，还包括包覆于所述导电内核外的绝缘层，所述导电内核的一部分由所述绝缘层露出；当所述第一结合层内设有所述电连接结构时，所述第一底部电极、所述晶片载体分别与所述导电内核电连接；当所述第二结合层内设有所述电连接结构时，所述第二底部电极、所述导电柱分别与所述导电内核电连接。
作为优选，所述电连接结构为电连接球；所述导电内核为焊料核，所述绝缘层为环氧树脂层。
一种半导体功率模组的封装方法，包括：
准备步骤：提供晶片载体、底面设有第一底部电极的第一晶片和底面设有第二底部电极的第二晶片；
穿孔步骤：通过穿孔工艺在所述第一晶片上加工导通孔；
导通步骤：在所述导通孔内填充导电材料以形成导电柱，导电柱的一端与所述第一底部电极电连接，另一端由所述第一晶片的顶面露出；
第一结合步骤：在晶片载体上提供结合材料，将第一晶片底面朝下地置于所述结合材料，经过固化后，结合材料形成第一结合层，第一晶片通过第一结合层与晶片载体结合；
第一电连步骤：在所述第一底部电极与所述晶片载体之间设置电连接结构，电连接结构将第一底部电极与所述晶片载体电连接；
第二结合步骤：在第一晶片的顶面提供结合材料，将第二晶片底面朝下地置于所述结合材料，经过固化后，结合材料形成第二结合层，第二晶片的底面通过第二结合层与所述第一晶片的顶面结合；
第二电连步骤：在所述第二底部电极与所述导电柱之间设置电连接结构，电连接结构将第二底部电极与所述导电柱电连接。
作为优选，在所述准备步骤中，提供的所述第二晶片的顶面设有第二顶部电极；
所述封装方法还包括：
第三结合步骤：提供金属连接片；在第二晶片的顶面提供结合材料，将金属连接片置于所述结合材料，经过固化后，结合材料形成第三结合层；
第三电连步骤：将所述金属连接片的一端与晶片载体电连接，所述金属连接片的另一端通过导电的所述第三结合层与第二顶部电极电连接，或通过设于第三结合层内部的电连接结构与第二顶部电极电连接。
本发明的有益效果为：该半导体功率模组及半导体功率模组的封装方法，将不同功能的晶片堆叠封装，实现了晶片间的电性互连，同时缩小了产品尺寸，可满足更高的应用需求。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为本发明其一实施例所述半导体功率模组的结构示意图；
图2为图1中的A部放大图；
图3为本发明实施例所述半导体功率模组的电连接结构的结构示意图；
图4为本发明另一实施例所述半导体功率模组的结构示意图；
图中：10、晶片载体；20、第一晶片；21、第一底部电极；201、第一源极；202、第一栅极；203、第一漏极；30、第二晶片；31、第二底部电极；301、第二源极；302、第二栅极；303、第二漏极；41、第一结合层；42、第二结合层；43、第三结合层；51、第一导电柱；52、第二导电柱；53、第三导电柱；60、电连接结构；61、导电内核；62、绝缘层；70、金属连接片。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
本发明提出一种半导体功率模组，其可将不同功能的晶片封装在一起，同时可缩小封装结构的尺寸，可满足更高的应用需求。
如图1-4所示，在本发明的半导体功率模组的一实施例中，该半导体功率模组包括：晶片载体10和至少两个晶片(die)；至少包括第一晶片20和第二晶片30；
第一晶片20包括相对的顶面和底面；第一晶片20的底部设有第一底部电极21，第一底部电极21的一部分一部分由第一晶片20的底面露出；第一晶片20的内部设有导通孔，导电柱填充设于导通孔内，且导电柱的一端与第一底部电极21接触且电性互连，导电柱的另一端由第一晶片20的顶面露出；
第二晶片30包括相对的顶面和底面；第二晶片30的底部设有第二底部电极31，第二底部电极31的一部分由第二晶片30的底面露出；
晶片载体10、第一晶片20和第二晶片30依次堆叠设置，第一晶片20的底面通过第一结合层41结合于晶片载体10的顶面，第二晶片30的底面通过第二结合层42结合于第一晶片20的顶面；
第一底部电极21与晶片载体10电连接；第二底部电极31与导电柱背离第一底部电极21的一端电连接，第二底部电极31通过导电柱与第一底部电极21电连接。
优选地，晶片载体10为引线框架(lead frame)。在其他实施例中，晶片载体10也可以为DBC陶瓷覆铜基板或PCB电路板等。
其中，本发明的附图中，第一导电柱51、第二导电柱52、第三导电柱53均为导电柱。
需要说明的是，导电柱可以为但不限于圆柱、方柱或异形柱，只要设于第一晶片20的内部，在不占用第一晶片20和第二晶片30的外部空间的前提下，实现将第二底部电极31与第一底部电极21电连接，即可。
本发明的半导体功率模组，通过将晶片载体10、第一晶片20和第二晶片30依次堆叠，将第一晶片20和第二晶片30堆叠封装并将两个晶片互连，可使该功率模组具备更多功能，并且可缩小功率模组的封装尺寸；功率模组产品在应用时，单个电路晶片载体(如PCB板)上，可集成更多个功率模组产品，提高产品密集度。
其次，在第一晶片20堆叠于晶片载体10时，将第一晶片20设有第一底部电极21的底面朝向晶片载体10，如此无需采用导电连接线，即可方便地实现第一底部电极21与晶片载体10之间的电连接，从而实现第一晶片20的电极的外引，同时使整个功率模组封装产品的结构更加紧凑，尺寸更小。
再者，在第二晶片30堆叠于第一晶片20时，将第二晶片30设有第二底部电极31的底面朝向晶片载体10，并且利用穿孔技术，在第一晶片20的内部穿设导通孔，并在导通孔内填充导电材料以形成导电柱，导电柱的一端由第一晶片20的顶面露出，如此无需采用导电连接线，既可根据半导体功率模组的性能的需求，通过导电柱实现第二底部电极31与第一底部电极21之间的互连，实现第二晶片30与第一晶片20之间的电性互连，并可实现第二晶片30的第二底部电极31的外引，同时使整个功率模组封装产品的结构更加紧凑，尺寸更小。
在又一实施例中，第一晶片20和第二晶片30为裸芯片，第一晶片20和第二晶片30为但MOSFET管芯，但是这并不作为本发明的限制。
在另一实施例中，第一晶片20为碳化硅(SiC)晶片，第二晶片30为碳化硅(SiC)晶片或硅(Si)晶片。
在另一实施例中，该半导体功率模组包括若干晶片，每两个晶片为一组采用如上封装结构进行堆叠互连。
在本实施例中，第一底部电极21与晶片载体10之间通过如下方式实现电连接：
在第一结合层41内设置电连接结构60，电连接结构60的一端与第一底部电极21电连接，另一端与晶片载体10电连接；如此，还电连接结构60也无需占用第一结合层41之外的空间，整个半导体功率模组封装产品的结构更加紧凑，尺寸更小；同时，此种导通方式，第一底部电极21与晶片载体10之间的导通路径短，载流能力和散热能力更优。
在其他实施例中，第一底部电极21与晶片载体10之间也可以通过如下方式实现电连接：
第一结合层41为导电结合层，第一结合层41被分为若干相互绝缘的结合区域，不同第一底部电极21通过不同的结合区域与晶片载体10电连接。也即，第一结合层41既作为物理连接结构，也作为电性连接结构。
本实施例中，第二底部电极31与导电柱之间通过如下方式实现电连接：在第二结合层42内设置电连接结构60，第二底部电极31通过电连接结构60与导电柱电连接。
在其他实施例中，第二底部电极31与导电柱之间也可以通过如下方式实现电连接：第二结合层42为导电结合层，第二结合层42被封为若干相互绝缘的结合区域，不同的第二底部电极31通过不同的结合区域与不同的导电柱电连接。
在另一实施例中，第一底部电极21的数量至少为两个，第二底部电极31的数量至少为两个。
在另一实施例中，第一晶片20的所有电极均为第一底部电极21。
在另一实施例，晶片载体10上包括若干相互绝缘的引出结构，不同的第一底部电极21可选择性地与不同的引出结构电连接。
如图1、2所示，在另一实施例中，第一晶片20设有三个第一底部电极21，三个第一底部电极21分别为第一源极201、第一栅极202和第一漏极203；第二晶片30设有三个第二底部电极31，三个第二底部电极31分别为第二源极301、第二栅极302和第二漏极303；也即，第一晶片20和第二晶片30均为源极、栅极、漏极三极共面的晶片；
在半导体功率模组内的导电柱为多根，第二晶片30的源极与第一晶片20的源极之间、第二晶片30的栅极与第二晶片30的栅极之间、第二晶片30的漏极与第一晶片20的漏极之间分别通过不同导电柱电连接；
具体地，半导体功率模组至少包括第一导电柱51、第二导电柱52和第三导电柱53；第二源极301通过第一导电柱51与第一源极201电连接，第二栅极302通过第二导电柱52与第一源极201电连接，第二栅极302通过第三导电柱53与第一栅极202电连接。
在此实施例中，采用电极均设于底面的第一晶片20和第二晶片30，第一晶片20和第二晶片30堆叠封装时，第二晶片30的电极可直接通过导电柱与第一晶片20的电极电连，无需再通过金属导线或金属片将第二晶片30的电极单独连接至晶片载体10，便于封装且结构紧凑。
需要说明的是，第二源极301与第一源极201之间、第二栅极302与第一栅极202之间、第二漏极303与第一漏极203之间分别电连接，并不作为本发明的限制，在其他实施例中，第二源极301也可以根据需求与其他第一底部电连接。
如图4所示，在另一实施例中，第二晶片30的顶部设有电极，第二晶片30的顶部的电极为第二顶部电极，第二顶部电极的一部分由第二晶片30的顶面露出；为了在第二晶片30堆叠于第一晶片20的同时，将第二顶部电极引至晶片载体10，从而通过晶片载体10将第二顶部电极与外部的电路晶片载体(如PCB板)互连，该半导体功率模组还设有金属连接片70，金属连接片70通过第三结合层43结合于第二晶片30的顶面，第二顶部电极与金属连接片70电连接，金属连接片70与晶片载体10电连接。
该实施例中，采用的第二晶片30的顶面和底面均设有电极，金属连接片70既用于将第二顶部电极与晶片载体10电连接，且金属连接片70直接覆盖于第二晶片30的顶面，该半导体功率模组的一面可通过晶片载体10向外散热，相对的另一面可通过金属连接片70向外散热；因此，该半导体功率模组可缩小产品尺寸，也可以提高散热性能。
优选地，在该实施例中，金属连接片70为铜片，金属连接片70为clip。铜片具有优秀的导电和导热性能，采用铜片使该半导体功率模组具有更优秀的性能。
优选地，在该实施例中，在堆叠方向上，也即在该半导体功率模组的厚度方向上，第二晶片30的投影落入金属连接片70上，也即金属连接片70覆盖于整个第二晶片30的顶部，如此，在金属连接片70用于将第二顶部电极与晶片载体10电连接的同时，该金属连接片70的散热面积更大，与第二晶片30的接触面积更大，金属连接片70的导热性能更佳，半导体功率模组的散热性能更佳；当第二晶片30为高功率晶片时，可以可靠散热，保证第二晶片30的可靠工作。
优选地，在该实施例中，第二晶片30的顶面外露的电极仅为一个，该第二顶部电极为一个，此时，采用导电的结合层作为第三结合层43，第二顶部电极与第三结合层43电连接，第三结合层43与金属连接片70电连接；如此，无需在第三结合层43内再设置电连接结构60作为第二顶部电极与金属连接片70之间的电连接件，第三结合层43还作为金属连接片70与第二晶片30之间的结合材料，封装制程更加简单；由于第二晶片30的顶面仅设有一个第二顶部电极，采用导电的第三结合层43，也不会造成顶部电极短路的问题。当然，在其他实施例中，也可以在第三结合层43内设置电连接结构60作为第二顶部电极与金属连接片70之间的电连接件。
其中，第三结合层43可有为但不限于由焊料固化形成的焊料层、或由含银的焊料固化形成的含银焊料层、或烧结银层。由于银具有优秀的导电导热性能，在该实施例中，优选采用含银焊料层作为第三结合层43，焊料为锡膏等，如此，可提升该半导体功率模组的散热性能。在封装制程中，通过在焊料中掺杂银颗粒，并将含银焊料添加于第二晶片30的顶面，放置金属连接片70，待固化后，即可形成第三结合层43。
优选地，在该实施例中，第一晶片20的底面设有第一源极201、第一栅极202和第一漏极203；第一源极201、第一栅极202和第一漏极203均为第一底部电极21；
第二晶片30的底面设有第二源极301、第二栅极302和第二漏极303；第二源极301为第二顶部电极；第二栅极302和第二漏极303均为第二底部电极31；
半导体功率模组包括第二导电柱52和第三导电柱53，第二栅极302通过第二导电柱52与第一栅极202电连接，第二漏极303通过第三导电柱53与第一漏极203电连接。
需要说明的是，第二晶片30的顶面设置第二源极301、底面设置第二栅极302和第二漏极303并不作为本发明的限制；在其他实施例中，也可以采用顶面设置第二漏极303，底面设置第二源极301和第二栅极302的第二晶片30，或者可以采用其他类型的第二晶片30。
在另一实施例中，第一结合层41为焊料层、或为包含若干银颗粒的焊料层、或为烧结银层；第二结合层42为锡层、或为包含若干银颗粒的锡层、或为烧结银层。
在另一实施例中，第一结合层41内设有电连接结构60，第一底部电极21通过第一结合层41内的电连接结构60与晶片载体10电连接；第二结合层42内设有电连接结构60，第二底部电极31通过第二结合层42内的电连接结构60与导电柱电连接。
在另一实施例中，当第一结合层41内设有将第一底部电极21与晶片载体10电连接的电连接结构60时，为了避免短路，采用的电连接结构60的外层设有绝缘层62；具体地，电连接结构60包括导电内核61，还包括包覆于导电内核61外的绝缘层62，导电内核61的一部分由绝缘层62露出，从而使第一底部电极21可以与导电内核61电连接，晶片载体10可以与导电内核61电连接。
在另一实施例中，当第二结合层42内设有将第二底部电极31与导电柱电连接的电连接结构60时，为了避免短路，采用的电连接结构60的外层设有绝缘层62；具体地，如图2、3所示，电连接结构60包括导电内核61，还包括包覆于导电内核61外的绝缘层62，导电内核61的一部分由绝缘层62露出，从而使第二底部电极31可以与导电内核61电连接，导电柱背离第一底部电极21的一端可以与导电内核61电连接。
本发明的半导体功率模组，通过采用内部为导电内核61、外部为绝缘层62的电连接结构60，通过绝缘层62避免相邻导通通道之间、同一晶片相邻电极之间短路；即使采用的第一结合层41、第二结合层42含银时，通过绝缘层62将导通通道与结合层隔开，可避免由于结合层导电导致导通通道之间、同一晶片相邻电极之间短路。
在另一实施例中，该电连接结构60为球形结构，电连接结构60为电连接球，导电内核61为焊料核，绝缘层62为环氧树脂层。
在另一实施中，该电连接结构60为球形结构，电连接结构60为电连接球，导电内核61为铜球核，绝缘层62为环氧树脂层。
在其他实施例中，导电内核61和绝缘层62也可以为其他材料。
本发明还提出一种半导体功率模组的封装方法，该封装方法，将不同功能的晶片堆叠封装，实现了晶片间的电性互连，同时缩小了产品尺寸，可满足更高的应用需求；并且该封装方法简单，封装效率更高。该封装方法封装得到的产品如图1-4所示。
在本发明的半导体功率模组的封装方法的一实施例中，该封装方法包括：
准备步骤：提供晶片载体10、底面设有第一底部电极21的第一晶片20和底面设有第二底部电极31的第二晶片30；
穿孔步骤：采用穿孔工艺，沿第一晶片20的厚度方向，在第一晶片20上加工导通孔，以使第一晶片20的第一底部电极21由导通孔露出；
导通步骤：在第一晶片20的导通孔内填充导电材料，以形成导电柱；导电柱的一端与第一底部电极21接触并电连接，另一端由第一晶片20的顶面露出，以便于与第二晶片30的第二底部电极31电连接；
第一结合步骤：在晶片载体10上提供结合材料，将第一晶片20底面朝下地置于结合材料，经过固化后，结合材料形成第一结合层41，第一晶片20通过第一结合层41与晶片载体10结合；
第一电连步骤：在第一底部电极21与晶片载体10之间设置电连接结构60，通过电连接结构60将第一底部电极21与晶片载体10进行电连接；
第二结合步骤：在第一晶片20的顶面提供结合材料，将第二晶片30底面朝下地置于结合材料，经过固化后，结合材料形成第二结合层42，第二晶片30的底面通过第二结合层42与第一晶片20的顶面结合；
第二电连步骤：通过第二结合层42或通过在第二结合层42内设置电连接结构60，通过电连接结构60将第一底部电极21与晶片载体10进行电连接。
具体地，在穿孔步骤中，以采用但不限于镭射穿孔工艺在第一晶片20上加工导通孔。
优选地，在第一结合步骤中，采用掺杂银的环氧树脂作为结合材料，将结合材料涂布分配在晶片载体10上，然后再将第一晶片20的底面朝下放置于晶片载体10上；在第二结合步骤中，采用掺杂银的环氧树脂作为结合材料，将结合材料涂布分配在晶片载体10上，然后再将第二晶片30的底面朝下放置于第一晶片20的顶面。采用掺杂了若干银颗粒的环氧树脂作为结合材料，既可实现可靠的物理结合，又可利用银的导热性能，提高结合层的热传导性能，从而提高散热性能。
优选地，在第一电连步骤中，在第一底部电极21和晶片载体10之间设置电连接结构60后，通过热压焊工艺(TCB，Thermal Compression Bond)，实现第一底部电极21、电连接结构60、晶片载体10之间的物理结合和电性连接；在第二电连步骤中，在第二底部电极31和导电柱之间设置电连接结构60之后，通过热压焊工艺，实现第二底部电极31、电连接结构60、导电柱之间的物理结合和电性连接。
优选地，为了避免由于第一结合层41、第二结合层42中含导电材料导致短路，在第一电连步骤和第二电连步骤中，采用的电连接结构60为内部为导电内核61，外部涂覆了绝缘层62的电连接结构60。
优选地，在第一结合步骤和第二结合步骤中，固化(curing)是通过烘烤固化工艺实现。
本实施例中，采用的电连接结构60的内部为导电内核61，导电内核61为焊料球或铜球，导电内核61的外层涂覆(coating)了一层环氧树脂(epoxy)，用于防止相邻导通路线之间短路。
在本发明的半导体功率模组的封装方法的另一实施例中，该封装方法包括上述实施例中的封装方法，并且，在准备步骤中，提供的第二晶片30为顶面设有第二顶部电极、底面设有第二底部电极31的晶片；
该封装方法还包括：
第三结合步骤：提供金属连接片70；在第二晶片30的顶面提供导电的结合材料，将金属连接片70置于结合材料，经过固化后，结合材料形成导电的第三结合层43；
第三电连步骤：将金属连接片70的一端与晶片载体10电连接，金属连接片70的另一端通过导电的第三结合层43与第二顶部电极电连接。
其中，对于顶面仅设有一个第二顶部电极的第二晶片30而言，第二晶片30与金属连接片70结合时，采用导电的结合材料，如此既可以实现第二晶片30与金属连接片70的堆叠固定，又可实现第二顶部电极与金属连接片70的电连接，从而将第二顶部电极通过金属连接片70引至晶片载体10。该封装方法的封装效率更高。
在其他实施例中，在第三电连步骤中，也可以通过设于第三结合层43内部的电连接结构60与第二顶部电极电连接。
于本文的描述中，需要理解的是，术语“上”、“下”、“左、”“右”等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。
Claims (10)
1.一种半导体功率模组，其特征在于，包括：
晶片载体(10)；
第一晶片(20)，其底面通过第一结合层(41)结合于所述晶片载体(10)的顶面；所述第一晶片(20)的底面设有第一底部电极(21)，所述第一底部电极(21)与所述晶片载体(10)电连接；所述第一晶片(20)的内部设有导电柱，所述导电柱的一端与所述第一底部电极(21)电连接，另一端由所述第一晶片(20)的顶面露出；
第二晶片(30)，其底面通过第二结合层(42)结合于所述第一晶片(20)的顶面；所述第二晶片(30)的底面设有第二底部电极(31)；所述第二底部电极(31)通过所述导电柱与所述第一底部电极(21)电连接。
2.根据权利要求1所述的半导体功率模组，其特征在于，所述第一晶片(20)的底面设有第一源极(201)、第一栅极(202)和第一漏极(203)；所述第一源极(201)、所述第一栅极(202)和所述第一漏极(203)均为所述第一底部电极(21)；所述第二晶片(30)的底面设有第二源极(301)、第二栅极(302)和第二漏极(303)；所述第二源极(301)、所述第二栅极(302)和所述第二漏极(303)均为所述第二底部电极(31)；
所述半导体功率模组包括第一导电柱(51)、第二导电柱(52)和第三导电柱(53)；所述第二源极(301)通过所述第一导电柱(51)与所述第一源极(201)电连接，所述第二栅极(302)通过所述第二导电柱(52)与所述第一栅极(202)电连接，所述第二漏极(303)通过所述第三导电柱(53)与所述第一漏极(203)电连接。
3.根据权利要求1所述的半导体功率模组，其特征在于，还包括金属连接片(70)，所述金属连接片(70)通过第三结合层(43)结合于所述第二晶片(30)的顶面；所述第二晶片(30)的顶面设有第二顶部电极；所述第二顶部电极通过所述金属连接片(70)与所述晶片载体(10)电连接。
4.根据权利要求3所述的半导体功率模组，其特征在于，所述第一晶片(20)的底面设有第一源极(201)、第一栅极(202)和第一漏极(203)；所述第一源极(201)、所述第一栅极(202)和所述第一漏极(203)均为所述第一底部电极(21)；
所述第二晶片(30)的底面设有第二源极(301)、第二栅极(302)和第二漏极(303)；所述第二源极(301)为所述第二顶部电极；所述第二栅极(302)和所述第二漏极(303)均为所述第二底部电极(31)；
所述半导体功率模组包括第二导电柱(52)和第三导电柱(53)，所述第二栅极(302)通过所述第二导电柱(52)与所述第一栅极(202)电连接，所述第二漏极(303)通过所述第三导电柱(53)与所述第一漏极(203)电连接。
5.根据权利要求1-4任一项所述的半导体功率模组，其特征在于，所述第一结合层(41)内设有电连接结构(60)，所述第一底部电极(21)通过所述第一结合层(41)内的所述电连接结构(60)与所述晶片载体(10)电连接；
所述第二结合层(42)内设有电连接结构(60)，所述第二底部电极(31)通过所述第二结合层(42)内的电连接结构(60)与所述导电柱电连接。
6.根据权利要求1-4任一项所述的半导体功率模组，其特征在于，所述第一结合层(41)为焊料层、或为包含若干银颗粒的焊料层、或为烧结银层；所述第二结合层(42)为锡层、或为包含若干银颗粒的锡层、或为烧结银层。
7.根据权利要求1-4任一项所述的半导体功率模组，其特征在于，所述第一结合层(41)和/或所述第二结合层(42)内设有电连接结构(60)；
所述电连接结构(60)包括导电内核(61)，还包括包覆于所述导电内核(61)外的绝缘层(62)，所述导电内核(61)的一部分由所述绝缘层(62)露出；当所述第一结合层(41)内设有所述电连接结构(60)时，所述第一底部电极(21)、所述晶片载体(10)分别与所述导电内核(61)电连接；当所述第二结合层(42)内设有所述电连接结构(60)时，所述第二底部电极(31)、所述导电柱分别与所述导电内核(61)电连接。
8.根据权利要求7所述的半导体功率模组，其特征在于，所述电连接结构(60)为电连接球；所述导电内核(61)为焊料核，所述绝缘层(62)为环氧树脂层。
9.一种半导体功率模组的封装方法，其特征在于，包括：
准备步骤：提供晶片载体(10)、底面设有第一底部电极(21)的第一晶片(20)和底面设有第二底部电极(31)的第二晶片(30)；
穿孔步骤：通过穿孔工艺在所述第一晶片(20)上加工导通孔；
导通步骤：在所述导通孔内填充导电材料以形成导电柱，导电柱的一端与所述第一底部电极(21)电连接，另一端由所述第一晶片(20)的顶面露出；
第一结合步骤：在晶片载体(10)上提供结合材料，将第一晶片(20)底面朝下地置于所述结合材料，经过固化后，结合材料形成第一结合层(41)，第一晶片(20)通过第一结合层(41)与晶片载体(10)结合；
第一电连步骤：在所述第一底部电极(21)与所述晶片载体(10)之间设置电连接结构(60)，电连接结构(60)将第一底部电极(21)与所述晶片载体(10)电连接；
第二结合步骤：在第一晶片(20)的顶面提供结合材料，将第二晶片(30)底面朝下地置于所述结合材料，经过固化后，结合材料形成第二结合层(42)，第二晶片(30)的底面通过第二结合层(42)与所述第一晶片(20)的顶面结合；
第二电连步骤：在所述第二底部电极(31)与所述导电柱之间设置电连接结构(60)，电连接结构(60)将第二底部电极(31)与所述导电柱电连接。
10.根据权利要求9所述的半导体功率模组的封装方法，其特征在于，在所述准备步骤中，提供的所述第二晶片(30)的顶面设有第二顶部电极；
所述封装方法还包括：
第三结合步骤：提供金属连接片(70)；在第二晶片(30)的顶面提供结合材料，将金属连接片(70)置于所述结合材料，经过固化后，结合材料形成第三结合层(43)；
第三电连步骤：将所述金属连接片(70)的一端与晶片载体(10)电连接，所述金属连接片(70)的另一端通过导电的所述第三结合层(43)与第二顶部电极电连接，或通过设于第三结合层(43)内部的电连接结构(60)与第二顶部电极电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110038666.6A CN112786567A (zh) | 2021-01-12 | 2021-01-12 | 一种半导体功率模组及半导体功率模组的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110038666.6A CN112786567A (zh) | 2021-01-12 | 2021-01-12 | 一种半导体功率模组及半导体功率模组的封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112786567A true CN112786567A (zh) | 2021-05-11 |
Family
ID=75755408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110038666.6A Pending CN112786567A (zh) | 2021-01-12 | 2021-01-12 | 一种半导体功率模组及半导体功率模组的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112786567A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113284991A (zh) * | 2021-07-09 | 2021-08-20 | 苏州芯聚半导体有限公司 | 微led芯片及其封装方法、电子装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100810A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置とその製造方法 |
| US20080006923A1 (en) * | 2006-07-05 | 2008-01-10 | Infineon Technologies Ag | Electronic Module with Switching Functions and Method for Producing the Same |
| US20100007001A1 (en) * | 2008-07-11 | 2010-01-14 | David Wei Wang | Semiconductor package structure and method for manufacturing the same |
| US20100301396A1 (en) * | 2009-05-28 | 2010-12-02 | International Rectifier Corporation | Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method for Fabricating same |
| EP2639832A2 (en) * | 2012-03-15 | 2013-09-18 | International Rectifier Corporation | Group III-V and group IV composite diode |
-
2021
- 2021-01-12 CN CN202110038666.6A patent/CN112786567A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100810A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置とその製造方法 |
| US20080006923A1 (en) * | 2006-07-05 | 2008-01-10 | Infineon Technologies Ag | Electronic Module with Switching Functions and Method for Producing the Same |
| US20100007001A1 (en) * | 2008-07-11 | 2010-01-14 | David Wei Wang | Semiconductor package structure and method for manufacturing the same |
| US20100301396A1 (en) * | 2009-05-28 | 2010-12-02 | International Rectifier Corporation | Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method for Fabricating same |
| EP2639832A2 (en) * | 2012-03-15 | 2013-09-18 | International Rectifier Corporation | Group III-V and group IV composite diode |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113284991A (zh) * | 2021-07-09 | 2021-08-20 | 苏州芯聚半导体有限公司 | 微led芯片及其封装方法、电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW502406B (en) | Ultra-thin package having stacked die | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| KR100891805B1 (ko) | 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법 | |
| EP2526565B1 (en) | Semiconductor packaging method | |
| KR101208332B1 (ko) | 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지 | |
| CN112701095B (zh) | 一种功率芯片堆叠封装结构 | |
| US20140159212A1 (en) | Stacked type power device module | |
| TW200843066A (en) | Chip stacked package structure and applications thereof | |
| CN214043635U (zh) | 一种智能功率模块及电力电子设备 | |
| JP2019071412A (ja) | チップパッケージ | |
| CN112786567A (zh) | 一种半导体功率模组及半导体功率模组的封装方法 | |
| US20110068451A1 (en) | Multi-chip semiconductor connector | |
| KR101219086B1 (ko) | 패키지 모듈 | |
| CN115602672A (zh) | 一种多芯片堆叠封装结构 | |
| CN114334857A (zh) | 一种芯片封装结构和方法 | |
| CN112701049A (zh) | 一种半导体模块的封装方法及半导体模块 | |
| KR20080067891A (ko) | 멀티 칩 패키지 | |
| CN211238226U (zh) | 功率半导体封装器件 | |
| CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
| CN211828769U (zh) | 一种叠层芯片封装结构 | |
| KR102552424B1 (ko) | 반도체 패키지 | |
| CN217955850U (zh) | 一种硅基三维集成扇出型封装结构 | |
| CN219832657U (zh) | 一种叠层芯片的封装结构 | |
| CN219163385U (zh) | 一种高散热基板结构、一种封装结构 | |
| CN211428145U (zh) | 一种叠层芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210511 |
|
| RJ01 | Rejection of invention patent application after publication |