CN211428145U - 一种叠层芯片封装结构 - Google Patents

一种叠层芯片封装结构 Download PDF

Info

Publication number
CN211428145U
CN211428145U CN202020435018.5U CN202020435018U CN211428145U CN 211428145 U CN211428145 U CN 211428145U CN 202020435018 U CN202020435018 U CN 202020435018U CN 211428145 U CN211428145 U CN 211428145U
Authority
CN
China
Prior art keywords
electrically connected
electrode
frame substrate
front electrode
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020435018.5U
Other languages
English (en)
Inventor
吴平丽
黄健
孙闫涛
张朝志
顾昀浦
宋跃桦
樊君
张丽娜
虞翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiejie Microelectronics Shanghai Technology Co ltd
Original Assignee
Jiejie Microelectronics Shanghai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiejie Microelectronics Shanghai Technology Co ltd filed Critical Jiejie Microelectronics Shanghai Technology Co ltd
Priority to CN202020435018.5U priority Critical patent/CN211428145U/zh
Application granted granted Critical
Publication of CN211428145U publication Critical patent/CN211428145U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种叠层芯片封装结构，包括框架基板，具有多个引脚；第一芯片，包括一第一背面电极和至少一个第一正面电极，第一正面电极与对应的引脚电连接；第一重布线部件，与第一背面电极电连接，并与框架基板电连接；第二芯片，包括一第二背面电极和至少一个第二正面电极，第二背面电极与第一重布线部件电连接；第二重布线部件，与所述第二正面电极电连接，并与框架基板电连接；以及塑封体，包覆第一芯片、第二芯片、第一重布线部件、第二重布线部件及框架基板。本实用新型通过设置第一重布线部件和第二重布线部件，将第一芯片和第二芯片的各个电极引至对应的引脚上重新排布，使得封装设计更具灵活性，封装结构面积更小，集成度更高。

Description

一种叠层芯片封装结构
技术领域
本实用新型涉及半导体技术领域，具体为一种叠层芯片封装结构。
背景技术
随着市场对功率器件集成度要求提高，芯片堆叠技术将使得封装体积更小，提高产品的功率密度。
为了保证功率器件的导电导热性能，传统封装技术大多使用铜片作为连接。由于两个层芯片及铜片的堆叠，在回流焊作业过程中很容易出现芯片及铜片倾斜，导致焊料层不均匀对产品的可靠性造成影响。对于MOSFET产品，栅极通常使用打线的方式连接，由于芯片倾斜及助焊剂的污染容易造成比较高的焊点虚焊及焊接不上。
此封装通过TPV及镀铜工艺实现了芯片的堆叠，解决了传统封装使用铜片堆叠方式引起的相关工艺问题。
实用新型内容
本实用新型的目的在于提供一种叠层芯片封装结构，以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供了一种叠层芯片封装结构，包括：
框架基板，所述框架基板具有多个引脚；
第一芯片，所述第一芯片包括相对设置的第一正面和第一背面，所述第一正面上具有至少一个第一正面电极，所述第一背面上具有一第一背面电极，所述第一正面电极与对应的引脚电连接；
第一重布线部件，所述第一重布线部件与所述第一背面电极电连接，并与所述框架基板电连接，以将所述第一背面电极引至对应的引脚上；
第二芯片，所述第二芯片包括相对设置的第二正面和第二背面，所述第二正面上具有至少一个第二正面电极，所述第二背面上具有一第二背面电极，所述第二背面电极与所述第一重布线部件电连接；
第二重布线部件，所述第二重布线部件与所述第二正面电极电连接，并与所述框架基板电连接，以将所述第二正面电极引至对应的引脚上；以及
塑封体，所述塑封体包覆所述第一芯片、第二芯片、第一重布线部件、第二重布线部件及框架基板，所述框架基板的所述引脚至少部分露出所述塑封体的下表面或侧面。
优选的，所述第一重布线部件包括第一导电柱、第一导电垫和第一连接柱；
所述第一导电柱的一端与所述第一背面电极电连接，另一端与所述第一导电垫电连接；
所述第一连接柱的一端与所述第一导电垫电连接，另一端与所述框架基板的所述引脚电连接。
优选的，所述第二背面电极与所述第一导电垫电连接。
优选的，所述第二重布线部件包括第二导电垫和第二连接柱；
所述第二导电垫的一端与所述第二正面电极电连接，另一端与所述第二连接柱电连接；
所述第二连接柱与所述框架基板的所述引脚电连接。
优选的，所述第二正面电极上植有焊球，所述第二正面电极通过所述焊球与所述第二
重布线部件电连接。
优选的，所述第一正面电极通过一导电金属层与对应的引脚电连接。
优选的，所述导电金属层为NiAu或NiPdAu或TiNiAg。
优选的，所述框架基板包括：
至少一个第一正面电极引脚；
至少一个第二正面电极引脚；以及
一背面电极引脚。
优选的，所述第一正面电极引脚与所述第一正面电极一一对应，所述第二正面电极引脚与所述第二正面电极一一对应。
与现有技术相比，本实用新型具有如下有益效果：
(1)本实用新型通过设置第一重布线部件和第二重布线部件，将第一芯片和第二芯片的各个电极引至对应的引脚上重新排布，使得封装设计更具灵活性，封装结构面积更小，集成度更高。
(2)本实用新型导电性能好，所有导电结构通过重布线部件连接，可通过较大的电流，且重布线部件的尺寸和厚度可根据导电性能的要求调整尺寸。
(3)本实用新型导热性能可改善，导电的导电柱、导电垫、连接柱，可以根据导热需求增大尺寸，以改善导热性。
附图说明
图1为本实用新型的封装结构的结构示意图；
图2A至图2J为本实用新型的封装过程的工艺流程图。
图中：100、第一芯片；110、第一正面电极；120、第一背面电极；200、第二芯片；210、第二正面电极；211、焊球；220、第二背面电极；311、第一正面电极引脚；312、第二正面电极引脚；313、背面电极引脚；410、第一导电柱；420、第一导电垫；430、第一连接柱；510、第二导电垫；520、第二连接柱；600、塑封体；610、第一塑封体；611、第一过孔；620、第二塑封体；621、第二过孔；630、第三塑封体。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分开来，而不一定要求或暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
图1示出了本实施例的封装结构的结构示意图，包括框架基板、第一芯片100、第二芯片200、第一重布线部件、第二重布线部件以及塑封体。
所述框架基板具有多个引脚。在本实施例中，框架基板包括至少一个第一正面电极引脚311，至少一个第二正面电极引脚312，以及一背面电极引脚313，其中，所述第一正面电极引脚311与所述第一正面电极110一一对应，所述第二正面电极引脚312与所述第二正面电极210一一对应。
所述第一芯片100包括相对设置的第一正面和第一背面，所述第一正面上具有至少一个第一正面电极110，所述第一背面上具有一第一背面电极120，所述第一正面电极110与对应的第一正面电极引脚311电连接。
所述第一重布线部件与所述第一背面电极120电连接，并与所述框架基板电连接，以将所述第一背面电极120引至对应的背面电极引脚313上。在本实施例中，所述第一重布线部件包括第一导电柱410、第一导电垫420和第一连接柱430，所述第一导电柱410的一端与所述第一背面电极120电连接，另一端与所述第一导电垫420电连接，所述第一连接柱430的一端与所述第一导电垫420电连接，另一端与第一背面电极120对应的背面电极引脚313电连接。较佳地，第一导电柱410、第一导电垫420和第一连接柱430均为金属铜。
所述第二芯片200包括相对设置的第二正面和第二背面，所述第二正面上具有至少一个第二正面电极210，所述第二背面上具有一第二背面电极220，所述第二芯片200设置在所述第一重布线部件上，其第二背面电极220与所述第一重布线部件电连接。在本实施例中，所述第二背面电极220与所述第一导电垫420电连接。
所述第二重布线部件与所述第二正面电极210电连接，并与所述框架基板电连接，以将所述第二正面电极210引至对应的第二正面电极引脚312上。在本实施例中，所述第二重布线部件包括第二导电垫510和第二连接柱520，所述第二导电垫510的一端与所述第二正面电极210电连接，另一端与所述第二连接柱520电连接，所述第二连接柱520与所述第二正面电极210对应的第二正面电极引脚312电连接。较佳地，第二导电垫510和第二连接柱520均为金属铜。
所述塑封体600包覆所述第一芯片100、第二芯片200、第一重布线部件、第二重布线部件及框架基板，所述框架基板的引脚至少部分露出所述塑封体600的下表面或侧面。
在一较佳地实施例中，所述第二正面电极210上植有焊球211，所述第二正面电极210通过所述焊球211与所述第二重布线部件电连接。
在一较佳地实施例中，所述第一正面电极110通过一导电金属层与对应的引脚电连接，所述导电金属层为NiAu或NiPdAu或TiNiAg。
图2A至图2J示出了本实施例的封装过程的工艺流程图：
如图2A所示，提供一框架基板，所述框架基板具有两个第一正面电极引脚311、两个第二正面电极引脚312以及一个背面电极引脚313；其中，第一正面电极引脚311和第二正面电极引脚312的数量可分别根据第一芯片100的第一正面电极110的数量和第二芯片200的第二正面电极210的数量进行调整。
如图2B所示，将第一芯片100倒装在框架基板上，第一芯片100的第一正面电极110镀有一导电金属层，第一正面电极110通过所述导电金属层与对应的第一正面电极引脚311电连接；较佳地，所述导电金属层为NiAu或NiPdAu或TiNiAg。
如图2C所示，进行第一次塑封，形成第一塑封体610，所述第一塑封体610包覆所述第一芯片100和框架基板，使得框架基板的引脚至少部分露出所述塑封体600的下表面或侧面。其中，塑封的方法为本领域的常规方法，例如可采用塑封模具进行塑封。在塑封之前，框架基板将贴上塑封膜，使得需要外露的引脚会被塑封膜保护不被塑封从而外露。引脚的侧面外露将是在最后进行电镀后切割分离的时候外露。
如图2D所示，在第一塑封体610的顶面开设第一过孔611，使得部分所述第一背面电极120和所述背面电极引脚313外露。其中，采用TPV(Thru-package-Vias)方式开设所述第一过孔611。
如图2E所示，在第一背面电极120上方的第一过孔611内形成第一导电柱410，在背面电极引脚313上方的第一过孔611内形成第一连接柱430，第一连接柱430与背面电极引脚313电连接，并在第一塑封体610的顶面形成第一导电垫420以电连接所述第一导电柱410和第一连接柱430，实现了将第一背面电极120通过第一重布线部件引至叠层封装结构的表面。较佳地，第一导电柱410、第一导电垫420和第一连接柱430均为金属铜。可同时形成上述第一导电柱410、第一导电垫420和第一连接柱430，也可先形成第一导电柱410和第一连接柱430，再形成第一导电垫420。
如图2F所示，在所述第一导电垫420上方设置第二芯片200，第二芯片200的第二背面电极220与第一导电垫420通过导电材料电性连接。其中，第二芯片200的第二正面电极210上植有焊球211。
如图2G所示，进行第二次塑封，形成第二塑封体620，所述第二塑封体620包覆第一导电垫420和第二芯片200，第二正面电极210上的焊球211露出第二塑封体620的顶面。其中，塑封的方法为本领域的常规方法，在此不再赘述。
如图2H所示，在所述第二塑封体620的顶面开设第二过孔621，使得第二正面电极引脚312外露。其中，采用TPV(Thru-package-Vias)方式开设所述第二过孔621。
如图2I所示，在所述第二过孔621内形成第二连接柱520，第二连接柱520与第二正面电极引脚312电连接，并在第二塑封体620顶面形成第二导电垫510，以电连接焊球211和第二连接柱520，实现了将第二正面电极210通过第二重布线部件引至叠层封装结构的表面。
如图2J所示，进行第三次封装，形成第三塑封体630，第三塑封体630包覆第二导电垫510，之后在每个引脚的外露部分镀铜后并镀锡,切割分离器件，完成整个封装过程。
对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (9)

1.一种叠层芯片封装结构，其特征在于，包括：
框架基板，具有多个引脚；
第一芯片，包括一第一背面电极和至少一个第一正面电极，所述第一正面电极与对应的引脚电连接；
第一重布线部件，与所述第一背面电极电连接，并与所述框架基板电连接，以将所述第一背面电极引至对应的引脚上；
第二芯片，包括一第二背面电极和至少一个第二正面电极，所述第二背面电极与所述第一重布线部件电连接；
第二重布线部件，与所述第二正面电极电连接，并与所述框架基板电连接，以将所述第二正面电极引至对应的引脚上；以及
塑封体，包覆所述第一芯片、第二芯片、第一重布线部件、第二重布线部件及框架基板，所述框架基板的所述引脚至少部分露出所述塑封体的下表面或侧面。
2.根据权利要求1所述的叠层芯片封装结构，其特征在于，所述第一重布线部件包括第一导电柱、第一导电垫和第一连接柱；
所述第一导电柱的一端与所述第一背面电极电连接，另一端与所述第一导电垫电连接；
所述第一连接柱的一端与所述第一导电垫电连接，另一端与所述框架基板的所述引脚电连接。
3.根据权利要求2所述的叠层芯片封装结构，其特征在于，所述第二背面电极与所述第一导电垫电连接。
4.根据权利要求1所述的叠层芯片封装结构，其特征在于，所述第二重布线部件包括第二导电垫和第二连接柱；
所述第二导电垫的一端与所述第二正面电极电连接，另一端与所述第二连接柱电连接；
所述第二连接柱与所述框架基板的所述引脚电连接。
5.根据权利要求1所述的叠层芯片封装结构，其特征在于，所述第二正面电极上植有焊球，所述第二正面电极通过所述焊球与所述第二重布线部件电连接。
6.根据权利要求1所述的叠层芯片封装结构，其特征在于，所述第一正面电极通过一导电金属层与对应的引脚电连接。
7.根据权利要求6所述的叠层芯片封装结构，其特征在于，所述导电金属层为NiAu或NiPdAu或TiNiAg。
8.根据权利要求1-7任一项所述的叠层芯片封装结构，其特征在于，所述框架基板包括：
至少一个第一正面电极引脚；
至少一个第二正面电极引脚；以及
一背面电极引脚。
9.根据权利要求8所述的叠层芯片封装结构，其特征在于，所述第一正面电极引脚与所述第一正面电极一一对应，所述第二正面电极引脚与所述第二正面电极一一对应。
CN202020435018.5U 2020-03-30 2020-03-30 一种叠层芯片封装结构 Active CN211428145U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020435018.5U CN211428145U (zh) 2020-03-30 2020-03-30 一种叠层芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020435018.5U CN211428145U (zh) 2020-03-30 2020-03-30 一种叠层芯片封装结构

Publications (1)

Publication Number Publication Date
CN211428145U true CN211428145U (zh) 2020-09-04

Family

ID=72254813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020435018.5U Active CN211428145U (zh) 2020-03-30 2020-03-30 一种叠层芯片封装结构

Country Status (1)

Country Link
CN (1) CN211428145U (zh)

Similar Documents

Publication Publication Date Title
TWI290365B (en) Stacked flip-chip package
US6727574B2 (en) Semiconductor device and method for manufacturing the same, circuit substrate and electronic apparatus
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US7498195B2 (en) Multi-chip semiconductor connector assembly method
CN109003948A (zh) 一种双面三维堆叠封装结构及封装方法
CN107680951A (zh) 一种多芯片叠层的封装结构及其封装方法
TWI406376B (zh) 晶片封裝構造
CN105244347A (zh) 一种新型嵌入式封装及封装方法
CN211428145U (zh) 一种叠层芯片封装结构
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
US8253239B2 (en) Multi-chip semiconductor connector
CN205789951U (zh) Mosfet封装结构
CN211828769U (zh) 一种叠层芯片封装结构
CN114050144A (zh) 半导体封装装置及其制造方法
CN112786567A (zh) 一种半导体功率模组及半导体功率模组的封装方法
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
TW201603201A (zh) 嵌入式封裝及封裝方法
CN216250730U (zh) 一种堆叠式芯片封装件
CN216015357U (zh) 一种低内阻超薄型功率器件的封装结构
CN219123229U (zh) 一种半导体封装结构
JP2004031649A (ja) 半導体装置およびその製造方法
CN211238226U (zh) 功率半导体封装器件
CN220774344U (zh) 一种车规级功率半导体模组结构及封装模组
CN210925986U (zh) 一种倒装功率器件封装结构
TWI545703B (zh) 堆疊式雙晶片封裝結構及其製備方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant