TWI545703B - 堆疊式雙晶片封裝結構及其製備方法 - Google Patents

堆疊式雙晶片封裝結構及其製備方法 Download PDF

Info

Publication number
TWI545703B
TWI545703B TW101149216A TW101149216A TWI545703B TW I545703 B TWI545703 B TW I545703B TW 101149216 A TW101149216 A TW 101149216A TW 101149216 A TW101149216 A TW 101149216A TW I545703 B TWI545703 B TW I545703B
Authority
TW
Taiwan
Prior art keywords
pin
wafer
disposed
base
electrode
Prior art date
Application number
TW101149216A
Other languages
English (en)
Other versions
TW201426917A (zh
Inventor
約瑟 何
薛彥迅
哈姆紮 耶爾馬茲
魯軍
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Priority to TW101149216A priority Critical patent/TWI545703B/zh
Publication of TW201426917A publication Critical patent/TW201426917A/zh
Application granted granted Critical
Publication of TWI545703B publication Critical patent/TWI545703B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

堆疊式雙晶片封裝結構及其製備方法
本發明一般涉及一種功率半導體元件及製備方法，更確切的說，本發明涉及一種利用倒裝晶片的方式和應用額外的兩個互聯板來製備包含雙MOSFET的堆疊式封裝結構。
隨著晶片尺寸縮小的趨勢，元件熱傳導工程在半導體工藝和元件性能改善方面所起的作用越來越明顯，如何使最終所獲得的封裝體具有最小尺寸，或者說使內部封裝的晶片尺寸最大，這是對半導體行業的一個挑戰。尤其是在一些功耗大的晶片類型上，如一些DC-DC元件，通常將N型的高端和低端電晶體封裝在同一封裝體內。
例如第1圖及第2A-2E圖是在當前技術中一種將兩個晶片封裝在一個堆疊式半導體元件內的透視結構示意圖，第2A圖是第1圖中封裝體10沿A-A線的橫截面結構示意圖，第2B圖是第1圖中封裝體10沿B-B線的橫截面結構示意圖，第2C圖是第1圖中封裝體10沿C-C線的橫截面結構示意圖。第1圖是封裝體10的俯視透視示意圖，頂層金屬片11a、11b與第2A-2B圖中的第一晶片15正面的電極電性連接，該金屬片11a、11b作為電極導出端子的同時還用於散熱。第2B-2C圖中金屬片12a、12b位於第一晶片15之下並與第一晶片16背面的部分電極電性連接，同時金屬片12a、12b還與第二晶片16正面的電極電性連接，而第二晶片16背面的電極則與底層金屬片13焊接，金屬片13不僅是連接第二晶片16的電極至外界的信號端 子，還作為散熱片。第2E圖是封裝體10的仰視結構示意圖，引腳13a、13b、13c、13d分佈在金屬片13的四周，並且引腳13a連接在金屬片13上。參見第2C圖，其中引腳13b、13d分別通過具有向上延伸並大概靠近金屬片12a所在平面的延伸部分13e、13f而與金屬片11a、11b焊接。為了便於解釋和簡潔的進行示意，將第一晶片15的電極與金屬片11a、11b、12a焊接的焊接材料在第2A-2C圖中並未進行圖示，同樣將第二晶片16的電極與金屬片12a、12b、13a焊接的焊接材料在第2A-2C圖中並未進行圖示。
另外，金屬片11a與金屬片11b具有垂直方向上的高度差，金屬片11a與金屬片11b並不處於同一平面。因此，第2D圖所示的封裝體10的俯視結構中，金屬片11b所在的位置低於金屬片11a所在位置，所以金屬片11b被塑封在封裝體10內，而金屬片11a的頂面則外露于封裝體10的塑封料之外。在第2B圖中，為了避免金屬片12b觸及到第一晶片15的背面，還設置了與金屬片10b在垂直方向上的位置比金屬片12a的位置低。實際上，在該方案中將兩個晶片進行堆疊封裝所採用的引線框的結構較為複雜，大量使用了金屬片，致使其製備工藝難以實現而且可靠性極低，封裝體的最終體積也很大。
是以，要如何解決上述習用之問題與缺失，即為本發明之發明人與從事此行業之相關廠商所亟欲研究改善之方向所在者。
故，本發明之發明人有鑑於上述缺失，乃搜集相關資料，經由多方評估及考量，並以從事於此行業累積之多年經驗，經由不斷試作及修改，始 設計出此種發明專利者。
本發明之主要目的在於提供一種堆疊式雙晶片封裝。
為了達到上述之目的，本發明一種堆疊式雙晶片封裝，至少包括：一引線框，至少包括一基座及分別設置在基座左側的第一引腳和右側的第二引腳，以及包括第三、第四引腳，其中，第三、第四引腳兩者同時設於基座的後側或前側，或一者設於基座後側而另一者設於基座前側；一個以向第三引腳的方向偏移並倒裝安裝在基座上的第一晶片，其偏移至具有與第三引腳形成交疊的交疊區，其中，設置於第一晶片正面的第一電極上的多個互連結構連接至基座的正面；一第一互聯板，用於連接第一晶片的背部金屬層和第一引腳的沿著與基座左側邊緣長度方向相平行的方向延伸的鍵合區，其包括位於第一晶片之上的一個主平板部分；一個以向第四引腳的方向偏移並倒裝安裝在第一互聯板的主平板部分上的第二晶片，其偏移至具有與第四引腳形成交疊的交疊區，其中，設置於第二晶片正面的第三電極上的多個互連結構連接至第一互聯板的主平板部分的上表面；以及一第二互聯板，用於連接第二晶片的背部金屬層和第二引腳的沿著與基座右側邊緣長度方向相平行的方向延伸的鍵合區，其包括位於第二晶片之上的一個主平板部分；其中，第一晶片的交疊區的正面設置有通過互連結構連接到第三引腳上的一個第二電極，及第二晶片的交疊區的正面設置有通過互連結構連接 到第四引腳上的一個第四電極。
在一較佳實施例中，第三、第四引腳各包括一個外引腳和一個從各自的外引腳的頂部沿與基座後側或前側邊緣長度方向相平行並朝基座左側和右側之間的中心線的方向延伸的內引腳，且第三、第四引腳各自的內引腳分別與第一、第二晶片各自的交疊區形成交疊。其中，第三、第四引腳各自的內引腳的上表面均和基座的正面共面，第一晶片的第二電極通過互連結構連接到第三引腳的內引腳上，第二晶片的第四電極通過一個互連結構連接到第四引腳的內引腳上。並且，設置於第四電極上的互連結構在豎直方向上的長度要大於設置於第三電極上的互連結構的長度。；在一較佳實施例中，第三、第四引腳各包括一個外引腳和一個從各自的外引腳的頂部沿與基座後側或前側邊緣長度方向相平行並朝基座左側和右側之間的中心線的方向延伸的內引腳。第三、第四引腳各自的內引腳分別與第一、第二晶片各自的交疊區形成交疊；第一晶片的第二電極通過互連結構連接到第三引腳的內引腳上，第二晶片的第四電極通過一個互連結構連接到第四引腳的內引腳上。其中，第四引腳的外引腳和其內引腳之間形成有高度落差，以使該內引腳的上表面與第一互聯板的主平板部分的上表面共面。
在一較佳實施例中，在第一晶片的正面覆蓋有一層塑封層，該塑封層包覆在設置於第一、第二電極上的互連結構的側壁的周圍，以使互連結構從該塑封層中予以外露。
在一較佳實施例中，第一晶片與第四引腳無交疊，第二晶片與第三引 腳無交疊。
在一較佳實施例中，在第二晶片的正面覆蓋有一層塑封層，並且該塑封層包覆在設置於第二晶片的第三、第四電極上的各互連結構的側壁的周圍，以使互連結構從該塑封層中予以外露。
在一較佳實施例中，第一互聯板包括一個連接在其主平板部分上並向下傾斜延伸的固持板，該固持板的前端嵌入設置於第一引腳的鍵合區的上表面上的一個豎截面呈V形的長條狀凹槽內；以及第二互聯板包括一個連接在其主平板部分上並向下傾斜延伸的固持板，該固持板的前端嵌入設置於第二引腳的鍵合區的上表面上的一個豎截面呈V形的長條狀凹槽內。
在一較佳實施例中，更包括一塑封體，用於包覆第一、第二晶片及第一、第二互聯板和各互連結構，並包覆部分的引線框，其包覆方式至少使基座的底面和第二互聯板的主平板部分的上表面均從塑封體中予以外露為了達到上述之目的，本發明一種堆疊式雙晶片封裝方法，至少包括以下步驟：提供一引線框，至少包括一基座及分別設置在基座左側的第一引腳和右側的第二引腳，以及包括第三、第四引腳，其中，第三、第四引腳兩者同時設於基座的後側或前側，或一者設於基座後側而另一者設於基座前側；將一第一晶片以向第三引腳的方向偏移的方式來倒裝安裝在基座上，使第一晶片具有與第三引腳形成交疊的交疊區，並使設置於第一晶片正面的第一電極上的多個互連結構連接至基座的正面，以及使設置于交疊區的正面的一個第二電極通過一個互連結構連接至第三引腳上； 利用一第一互聯板來連接第一晶片的背部金屬層和第一引腳的沿著與基座左側邊緣長度方向相平行的方向延伸的鍵合區，其包括位於第一晶片之上的一個主平板部分；將一第二晶片以向第四引腳的方向偏移的方式來倒裝安裝在第一互聯板的主平板部分上，使第二晶片具有與第四引腳形成交疊的交疊區，並使設置於第二晶片正面的第三電極上的多個互連結構連接至第一互聯板的主平板部分的上表面，以及使設置于交疊區的正面的第四電極通過一個互連結構連接至第四引腳上；以及利用一第二互聯板來連接第二晶片的背部金屬層和第二引腳的沿著與基座右側邊緣長度方向相平行的方向延伸的鍵合區，其包括位於第二晶片之上的一個主平板部分。
在一較佳實施例中，第三引腳包括一個外引腳和從該外引腳的頂部沿與基座後側邊緣長度方向相平行並朝基座左側和右側之間的中心線的方向延伸的一個內引腳，用於與第一晶片的交疊區形成交疊；以及第四引腳包括一個外引腳和從該外引腳頂部沿與基座後側或前側邊緣長度方向相平行並朝基座左側和右側之間的中心線的方向延伸的一個內引腳，用於與第二晶片的交疊區形成交疊；其中，第三、第四引腳各自的內引腳的上表面和基座的正面共面，在第一晶片倒裝安裝的步驟中，使第一晶片的交疊部分的正面所設置的一個第二電極通過一個互連結構連接到第三引腳的內引腳上，在實施第二晶片的倒裝安裝之前，先在第二晶片的第三、第四電極上分別鍵合互連結構，其中，鍵合在第四電極上的一個互連結構在豎直方向 上的長度大於鍵合在第三電極上的各互連結構的長度。
在一較佳實施例中，在第二晶片倒裝安裝的步驟中，使設置於第二晶片的第四電極上的長度較長的互連結構抵壓在第四引腳的內引腳上並與之焊接在一起。
在一較佳實施例中，在第四電極上形成互連結構的步驟包括：在第四電極上由下至上依次堆疊並鍵合一系列焊球，以形成冰糖葫蘆串狀的一個長度較長的互連結構。
在一較佳實施例中，第三引腳包括一個外引腳和一個從該外引腳的頂部沿平行於基座後側邊緣長度方向並朝基座左側和右側之間的中心線的方向延伸的內引腳，用於與第一晶片的交疊區形成交疊，在第一晶片倒裝安裝的步驟中，使第一晶片的交疊部分的正面所設置的一個第二電極通過一個互連結構連接到第三引腳的內引腳上；以及第四引腳包括一個外引腳和一個與該外引腳形成高度落差的內引腳，該內引腳沿平行於基座後側或前側邊緣長度方向並朝基座左側和右側之間的中心線的方向延伸並且該內引腳的上表面與第一互聯板的主平板部分的上表面共面，用於與第二晶片的交疊區形成交疊，在第二晶片的倒裝安裝步驟中，使第二晶片的交疊區的正面的一個第三電極上設置的一個互連結構連接至第四引腳的內引腳上。
在一較佳實施例中，更包括形成一塑封體的步驟，用於包覆第一、第二晶片及第一、第二互聯板和互連結構，並包覆部分的引線框，其包覆方式至少使基座的底面和第二互聯板的主平板部分的上表面分別從塑封體中予以外露。
為達成上述目的及功效，本發明所採用之技術手段及構造，茲繪圖就本發明較佳實施例詳加說明其特徵與功能如下，俾利完全了解。
參見第3A圖，引線框100包含一方形基座105及設置在其附近的第一引腳101、第二引腳102、第三引腳103和第四引腳104，其中，第一引腳101、第二引腳102分別設置在基座的左側和右側，第三引腳103、第四引腳104則設置在基座105的後側。為了方便敍述，此處的方位“前後左右”是人為設定的，並且第3B圖中X軸的方向代表橫向，Y軸的方向代表縱向，“前向”為Y軸正方向及“後向”為Y軸負方向。在第3A~3B圖中，第一引腳101包含一個沿著與基座105的左側邊緣長度方向相平行的方向延伸的條狀鍵合區101a，及包含連接在鍵合區101a上的多個引腳部101b，每個引腳部101b均先斜向下延伸後再水準延伸，以形成一個水準延伸的外引腳101’b，其中外引腳101’b為下置引腳，而鍵合區101a為上置部分，以便在它們之間形成高度落差。第二引腳102有著和第一引腳101相同的結構，所以不再贅述，它們可以通過金屬平板壓印或衝壓來形成。
此外，第三引腳103還包括一個外引腳103b和一個從該外引腳103b的頂部沿與基座105的後側邊緣長度方向相平行的方向橫向延伸的內引腳103a，內引腳103a的厚度比外引腳103b的厚度要薄。同樣，第四引腳104也包括一個外引腳104b和一個從該外引腳104b的頂部沿與基座105的後側邊緣長度方向相平行的方向橫向延伸的內引腳104a，內引腳104a的厚度 比外引腳104b的厚度要薄。其中，第三引腳103的內引腳103a和第四引腳104的內引腳104a均沿著朝基座左側和右側之間的中心線的方向延伸，而且內引腳103a、104a的上表面均和基座105的正面共面。在第3A~3B圖中，數個外引腳101’b和一個外引腳103b平行排列以及一個外引腳104b和數個外引腳102’b平行排列，以及這些外引腳均和基座105位於同一個公共平面內。
參見第3B圖，將第一晶片106倒裝安裝到基座105上，值得注意的是，在晶片安裝的步驟中，第一晶片106、基座105這兩者的中心並未對準，第一晶片106要以向第三引腳103的方向偏移一段距離而倒裝安裝在基座105上，第一晶片106偏移的程度為：直至使其具有與第三引腳103形成交疊的交疊區1060，而且第三引腳103的內引腳103a剛好用於與交疊區1060形成交疊。第一晶片106與第四引腳104無交疊。
第一晶片106的大致結構需參考第4A~4C圖，第一晶片106通常是垂直的MOSFET，電流由其正面流向背面或相反，第4A圖展示的是第一晶片106的初始狀態，其正面設置有作為源極的第一電極106a，因其要承載較大電流所以具有較大的面積，而作為柵極的第二電極106b只需接受控制信號所以具有較小的面積。
在一種實施方式中，在第一晶片106正面的第一電極106a上焊接多個互連結構106’a，以及在第二電極106b上焊接一個互連結構106’b，並在第一晶片106的正面覆蓋有一塑封層106d，塑封層106d僅僅包覆在各互連結構106’a、106’b的側壁的周圍而沒有將它們完全包覆住，使得互連結構 106’a、106’b均從塑封層106d中外露出來作為接觸端子，除此之外，在第一晶片106的背面還形成有一個作為漏極的背部金屬層106c。而第4C圖的實施方式較之第4B圖，區別在於第一晶片106的正面並無塑封層，僅僅在第一電極106a上焊接了多個互連結構106"a和在第二電極106b焊接了一個互連結構106"b，該塑封層106d的意義在於能夠提高含有晶片的晶圓的機械強度以致其在晶圓級的研磨步驟中可以被研磨的更薄，從而獲得更小的襯底電阻Rdson。在一些可選實施方式中，互連結構106’a、106’b、106"a、106"b可為柱狀或球狀或楔形的金屬凸塊(如Au、Cu)，或是常見的焊錫球等。
在第3B圖中，第一晶片106完成翻轉倒裝後，其第二電極106b位於交疊區1060的正面並面向內引腳103a，設置在第二電極106b上的互連結構106’b(第4B圖)或106"b(第4C圖)對準內引腳103a並與之焊接在一起，以及同時將設置於第一電極106a上的多個互連結構106’a(第4B圖)或106"a(第4C圖)連接至基座105的正面。如果互連結構是自身是含錫鉛的焊錫類材料，則可以直接在受熱的條件下焊接在內引腳103a上和基座105上，如果互連結構是其他非焊錫類的金屬凸塊，則需要利用輔助的導電銀漿或焊錫膏等粘結劑(未示出)來將它們電性並機械的連接起來。
參見第3C圖，在第一引腳101的鍵合區101a的上表面和第一晶片106的背部金屬層106c上各塗覆一些粘結劑，利用一個第一互聯板107來電性連接背部金屬層106c和鍵合區101a，後續的第9圖示意出了一部分用作導電粘合材料的粘結劑115。第一互聯板107包括一個橋部分107c和位於橋 部分107c兩側的沿水準方向延伸的主平板部分107a和副平板部分107b，該主平板部分107a位於第一晶片106之上並且其下表面通過粘結劑和背部金屬層106c進行焊接，而副平板部分107b位於鍵合區101a之上並且其下表面通過粘結劑和鍵合區101a的上表面焊接。其中，主平板部分107a、副平板部分107b對該橋部分107c具有臺階差，以匹配第一晶片106和鍵合區101a之間的立體高度差。
參見第3D圖，將第二晶片108倒裝安裝到第一互聯板107的主平板部分107a之上，同樣，第二晶片108、主平板部分107a這兩者的中心並不對準，第二晶片108要以向第四引腳104的方向偏移一段距離而倒裝安裝在主平板部分107a上，並且第二晶片108偏移的程度為：直至使其具有與第四引腳104形成交疊的交疊區1080，而第四引腳104的內引腳104a剛好用於與交疊區1080形成交疊。
第二晶片108的大致結構需參考第4D~4E圖，第二晶片108也是垂直的MOSFET，只不過在一些諸如同步降壓變流器或半橋式變流器、逆變器等的開關電路中，第一晶片106作為一低端MOSFET，而第二晶片108作為一高端MOSFET。第4D圖展示的是第二晶片108的初始狀態，設置在其正面的作為源極的第三電極106a具有較大的面積，設置在其正面的另一作為柵極的第四電極108b具有較小的面積，以及在第二晶片108的背面還形成有一個作為漏極的背部金屬層108c。
在一種實施方式中，在第三電極108a上焊接了多個互連結構108"a，在第四電極108b上焊接了一個互連結構108"’b。觀察第3D、4E圖，因為 第四引腳104的內引腳104a的上表面和基座105的正面共面，所以設置在交疊區1080正面的第四電極108b和內引腳104a的上表面並不貼近，兩者之間存在高度差，為了適配該兩者之間的高度落差，互連結構108"’b在豎直方向上的長度就必須要大於互連結構108"a的長度(第3D圖)。或者以未倒裝前的第二晶片108作為參考(第4E圖)，則認為互連結構108"’b的高度要大於互連結構108"a的高度。
在第3D圖中，第二晶片108完成翻轉倒裝後，其第四電極108b位於交疊區1060的正面，互連結構108"’b對準第四引腳104的內引腳104a並抵壓在其上，並與之焊接在一起，同時還將設置於第三電極108a上的多個互連結構108"a(第4E圖)焊接至基座105的主平板部分107a的上表面。
第4F-1圖至第4F-2圖展示了一種利用球鍵合技術形成較長的互連結構108"’b的方法，瓷嘴(劈刀)150內部設有中空的管道，以容納金屬材質的鍵合引線160，鍵合引線160的一端從瓷嘴150的管道中伸出，可通過額外的如氫氧焰或電火花等手段將伸出的端部熔化，呈熔融態的端部在表面的張力作用下凝固成一個標準的金屬球181並進一步被鍵合在可作為電極(如第三、第四電極)的焊墊170上。如第4F-2圖所示，如果繼續在該金屬球181上再堆疊和鍵合另一個金屬球182，就可以形成一個由金屬球181、182堆疊而來的類似於冰糖葫蘆串狀的互連結構108"’b，需注意的是，這裏僅僅是以兩個球作為示範，但實際中金屬球的個數不限於此。互連結構108"’b的長度可以依據堆疊的總金屬球的個數和每個金屬球的直徑來進行調節，其長度約等於球的個數N×球的直徑Φ，而球的直徑Φ又可以通 過鍵合引線160的線徑r來進行調節。
單純的一個金屬球181就可以作為第4E圖中的設置在第三電極108a上的互連結構108"a，而多個金屬球的堆疊就可以作為設置在第四電極108b上的互連結構108"’b。顯而易見，如果互連結構108"a、108"’b的材質相同，要在同一工序中同時形成不同長度的互連結構108"a、互連結構108"’b，流程和工藝並不複雜。除此之外，也可以直接安裝一個較長的金屬圓柱結構到第四電極108b上作為互連結構108"’b。
考慮到互連結構108"’b比較長，如果其為含鉛、錫的焊錫類材質，則它在實施回流時有個弊端就是容易塌陷而導致電流路徑斷開，所以在此實施例中，互連結構108"a、108"’b優選銅或金等金屬，此時需要利用塗覆在內引腳104a上表面上的粘結劑將互連結構108"’b粘接在內引腳104a上，以及利用塗覆在主平板部分107a上表面上的粘結劑將互連結構108"a粘接在主平板部分107a上。
參見第3E圖，在第二引腳102的鍵合區102a的上表面和第二晶片108的背部金屬層108c上塗覆一些粘結劑(未示出)，從而利用一個第二互聯板109來電性連接背部金屬層108c和鍵合區102a。同樣，第二互聯板109也包括一個橋部分109c和位於橋部分109c兩側的沿水準方向延伸的主平板部分109a和副平板部分109b，該主平板部分109a位於第二晶片108之上並且其下表面通過粘結劑與背部金屬層108c進行焊接，而副平板部分109b位於鍵合區102a之上並且其下表面則通過粘結劑和鍵合區102a的上表面焊接。同樣，主平板部分109a、副平板部分109b對該橋部分109c具 有臺階差，以匹配第二晶片108和鍵合區102a之間的立體高度差。
不同於第3A圖中第三引腳103、第四引腳104這兩者可同時設於基座105的後側或前側，在第3F~3G圖的實施例中，引線框100-1在結構上稍有改動，第三引腳103設於基座105後側而第四引腳104可設於基座105前側，但第四引腳104的外引腳104b仍然和第二引腳102的數個引腳部102b各自所包含的外引腳102’b平行排列。其中，內引腳103a沿著與基座105後側邊緣長度方向相平行並從基座105左側朝向基座左側和右側之間的中心線的方向延伸，而內引腳104a沿著與基座105前側邊緣長度方向相平行並從基座105右側朝向基座左側和右側之間的中心線的方向延伸。
參見第5A圖，引線框100’與第3A圖的引線框100的唯一區別在於第四引腳104的結構發生了改變。在圖引線框100’中，其第四引腳1040包括一個外引腳1040b和一個內引腳1040a，內引腳1040a沿與基座105後側邊緣長度方向相平行的方向橫向延伸，並且以向第三引腳103的方向延伸。其中，內引腳1040a和外引腳1040b這兩者之間形成有高度落差，以便第一互聯板107安裝到第一晶片106上之後，內引腳1040a的上表面和第一互聯板107的主平板部分107a的上表面共面(如第5B圖)，從而無需在第二晶片108的第四電極108b上鍵合一個長度較長的互連結構108"’b，取而代之的是第6A~6B圖所示的具有較小長度的互連結構108’b、108"b。在第5C圖中，第二晶片108完成倒裝安裝後，內引腳1040a用於與第二晶片108的交疊區1080形成交疊。
不同於第5A圖中第三引腳103、第四引腳1040這兩者可同時設於基座 105的後側或前側，在第5D~5E圖的實施例中，引線框100’-1在結構上稍有改動，第三引腳103設於基座105後側而第四引腳1040可設於基座105前側，但第四引腳1040的外引腳1040b仍然和第二引腳102的數個引腳部102b各自所包含的外引腳102’b平行排列。其中內引腳103a沿著與基座105後側邊緣長度方向相平行並從基座105左側朝向基座左側和右側之間的中心線的方向延伸，而內引腳1040a沿著與基座105前側邊緣長度方向相平行並從基座105右側朝向基座左側和右側之間的中心線的方向延伸。
在第4D圖和第6A~6B圖中，展示了第二晶片108的另一些可選方式。在第6A圖中，在第二晶片108正面的第三電極108a上焊接多個互連結構108’a和在第四電極108b上焊接一個互連結構108’b，並在第二晶片108的正面覆蓋有一塑封層108d，塑封層108d僅僅包覆在各互連結構108’a、108’b的側壁的周圍而沒有完全將它們包覆住，使得互連結構108’a、108’b均從塑封層108d中外露出來作為接觸端子。在第6B圖的實施方式中，第二晶片08的正面並無塑封層，僅僅在第三電極108a上焊接了多個互連結構108"a和在第四電極108b上焊接了一個互連結構108"b，這些互連結構108’a、108’b、108"a、108"b可為柱狀或球狀或楔形的金屬凸塊(如Au、Cu)，或是常見的焊錫球等。
參見第7A圖，引線框200與第3A圖示出的引線框100的區別在於：第一引腳201的鍵合區201a和外引腳201b直接連接並且兩者共面，第二引腳202的鍵合區202a和外引腳202b亦是直接連接並且兩者共面。而且鍵合區201a的上表面形成有一條沿著與基座205的左側邊緣長度方向相平 行的方向延伸的長條狀凹槽201a-1，鍵合區202a的上表面也形成有一條沿著與基座205的右側邊緣長度方向相平行的方向延伸的長條狀凹槽202a-1，凹槽201a-1、202a-1的豎截面呈V形。
此外，在一些實施方式中，在第7A圖所示的第二引腳202的鍵合區202a的下表面刻蝕或壓印出了一些可用作鎖模的間隔槽202c，這些間隔槽202c將鍵合區202a的下表面分割成數量與外引腳202b的數量一致的若干個獨立區域202a-2(可參考第10B圖)，間隔槽202c與外引腳202b在外引腳202b背離基座205向外延伸的方向上錯開設置(第7A圖)，使每個獨立區域202a-2均與一個外引腳202b的下表面鄰接成一個整體面，如第10B圖所示，同樣，第一引腳201有著與其類似的結構。在第7b圖中，第一互聯板207與第3E圖的第一互聯板107的主要區別在於：第一互聯板207的主平板部分207a上連接有一個向下傾斜延伸的固持板207b，固持板207b的末端連接在主平板部分207a的一端，而固持板207b的前端則嵌入在鍵合區201a的凹槽201a-1內。同樣，第二互聯板209與第3E圖的第二互聯板109的主要區別在於：第二互聯板209的主平板部分207a上連接有一個向下傾斜延伸的固持板209b，固持板209b的末端連接在主平板部分209a的一端，而固持板209b的前端則嵌入在鍵合區202a的凹槽202a-1內。通常，還需要在凹槽201a-1、202a-1內填充一些導電的粘結劑以強化第一互聯板207、第二互聯板209分別與鍵合區201a、鍵合區202a之間的導電能力和機械連接強度。
參見第8A圖，引線框200’與第7A圖所示的引線框200的主要區別在 於：第四引腳204的結構發生了改變，在圖引線框200’中，其第四引腳2040包括一個外引腳2040b和一個內引腳2040a，內引腳2040a沿與基座205後側邊緣長度方向相平行的方向橫向延伸。以及內引腳2040a和外引腳2040b這兩者之間形成有高度落差，以便第一互聯板207安裝到第一晶片106上之後，內引腳2040a的上表面和第一互聯板207的主平板部分207a的上表面共面。在第8B圖中，第二晶片108完成倒裝安裝後，內引腳2040a用於與第二晶片108的交疊部分1080形成交疊。
第9圖為利用塑封料將第3E圖所示的引線框、第一、第二晶片，以及第一、第二互聯板和各互連結構進行密封後的豎截面示意圖。塑封體120用於包覆第一晶片106、第二晶片108及第一互聯板107、第二互聯板109和各互連結構106"a、106"b、108"a、108"’b，並包覆部分的引線框100，主要是包括包覆部分的第一引腳101、第二引腳102、第三引腳103和第四引腳104及基座105，其包覆方式是至少使基座105的背面和外引腳101’b、103b、104b、102’b的下表面從塑封體120中予以外露。形成塑封體120的步驟中，如果第一晶片106的正面覆蓋有塑封層106d(第4B圖)，則塑封體120並未直接包覆互連結構106’a、106’b而是包覆塑封層106d。同樣，如果第二晶片108的正面覆蓋有塑封層108d(第6A圖)，並被應用在第5C圖所示的帶有上置的內引腳1040a的引線框100’中，則塑封體120未直接包覆互連結構108’a、108’b而是包覆塑封層108d。
第10A圖為對第7B圖所示的引線框、第一、第二晶片，以及第一、第二互聯板和各互連結構進行密封後的豎截面示意圖，第10B圖為完成塑封 後的基座205的背面的俯視圖。塑封體220用於包覆第一晶片106、第二晶片108及第一互聯板207、第二互聯板209和各互連結構106"a、106"b、108"a、108"’b，並包覆部分的引線框100，主要是包覆部分的第一引腳201、第二引腳202、第三引腳203和第四引腳204及基座205，其包覆方式是至少使基座205的背面和外引腳201b、203b、204b、202b的下表面從塑封體220中予以外露，以及使鍵合區202a下表面的獨立區域202a-2和鍵合區201a下表面的獨立區域201a-2從塑封體220中外露。可選的，第二互聯板209的主平板部分209a的上表面也可以從塑封料220中外露出來作為消散熱量的一個途徑。
前述各實施例中，第三引腳和第四引腳皆設置在基座後側並分別從基座左右兩側沿與基座後側邊緣長度方向相平行且朝基座左側和右側之間的中心線的方向延伸。在另一實施例中，第三引腳和第四引腳分別設置在基座後側和前側，並分別從基座左右兩側沿與基座後側或前側邊緣長度方向相平行且朝基座左側和右側之間的中心線的方向延伸(第3F~3G圖、第5D~5E圖)，可以用相同的方法安裝。
透過上述之詳細說明，即可充分顯示本發明之目的及功效上均具有實施之進步性，極具產業之利用性價值，且為目前市面上前所未見之新發明，完全符合發明專利要件，爰依法提出申請。唯以上著僅為本發明之較佳實施例而已，當不能用以限定本發明所實施之範圍。即凡依本發明專利範圍所作之均等變化與修飾，皆應屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。
10‧‧‧封裝體
11a、11b‧‧‧頂層金屬片
12a、12b、13‧‧‧金屬片
13a、13b、13c、13d、13e、13f‧‧‧引腳
15‧‧‧第一晶片
16‧‧‧第二晶片
100、200、200’‧‧‧引線框
101、201‧‧‧第一引腳
102、202‧‧‧第二引腳
103、203‧‧‧第三引腳
104、2040、204‧‧‧第四引腳
101a、102a、201a、202a‧‧‧鍵合區
101b、102b‧‧‧引腳部
101’b、102’b、103b、104b、1040b‧‧‧外引腳
103a、104a、1040a‧‧‧內引腳
105、205‧‧‧基座
106‧‧‧第一晶片
1060、1080‧‧‧交疊區
106a‧‧‧第一電極
106b‧‧‧第二電極
106’a、106’b、106"a、106"b‧‧‧互連結構
106d‧‧‧塑封層
106c‧‧‧金屬層
115‧‧‧粘結劑
107、207‧‧‧第一互聯板
107a、207a‧‧‧主平板部分
107b‧‧‧副平板部分
107c‧‧‧橋部分
108‧‧‧第二晶片
108b‧‧‧第四電極
108a‧‧‧第三電極
108’a、108’b、108"a、108"b、108"’b‧‧‧互連結構
108c‧‧‧金屬層
108d‧‧‧塑封層
109、209‧‧‧第二互聯板
109a‧‧‧主平板部分
109b‧‧‧副平板部分
109c‧‧‧橋部分
120、220‧‧‧塑封體
150‧‧‧瓷嘴
160‧‧‧鍵合引線
170‧‧‧焊墊
181、182‧‧‧金屬球
201a-1、202a-1‧‧‧凹槽
202c‧‧‧間隔槽
202a-2‧‧‧獨立區域
207b、209b‧‧‧固持板
2040a‧‧‧內引腳
2040b‧‧‧外引腳
201b、202b、203b、204b‧‧‧外引腳
第1圖 係為習知技術之堆疊式半導體元件的示意圖；第2A、2B、2C、2D、2E圖 係為習知技術之堆疊式半導體元件示意圖；第3A、3B、3C、3D、3E、3F、3G圖 係為本發明較佳實施例之示意圖，說明形成堆疊式半導體元件的流程；第4A、4B、4C圖 係為本發明較佳實施例之第一晶片一實施例之可選結構示意圖；第4D、4E圖 係為本發明較佳實施例之第二晶片一實施例之可選結構示意圖；第4F1、4F2圖 係為本發明較佳實施例在第二晶片正面的第四電極上鍵合形成一個較長的互連結構；第5A、5B、5C、5D、5E圖 係為本發明較佳實施例使引線框的第四引腳帶有上置內引腳的另一實施例；第6A、6B圖 係為本發明較佳實施例之第二晶片另一實施例之可選結構示意圖；第7A、7B圖 係為本發明較佳實施例之另一實施例之第一、第二互聯板結構和帶有V形凹槽的第一、第二引腳以製備堆疊式半導體元件的方法；第8A、8B圖 係為本發明較佳實施例之另一實施例之第一、第二互聯板結構和帶有V形凹槽的第一、第二引腳以製備堆疊式半導體元件的方法；第9圖 係為第3E圖之堆疊式半導體元件完成塑封後的豎截面示意圖；第10A圖 係為第7B圖之堆疊式半導體元件完成塑封後的豎截面示意圖； 以及第10B圖 係為第7B圖之堆疊式半導體元件完成塑封後的背面俯視示意圖。
102a‧‧‧鍵合區
108‧‧‧第二晶片
109‧‧‧第二互聯板
109a‧‧‧主平板部分
109b‧‧‧副平板部分
109c‧‧‧橋部分

Claims (16)

  1. 一種堆疊式雙晶片封裝結構，至少包括：一引線框，至少包括一基座及分別設置在該基座左側的一第一引腳和右側的一第二引腳，以及包括一第三、一第四引腳，其中，該第三引腳、該第四引腳同時設於該基座的後側或前側，或分別設於該基座後側與前側；一個以向該第三引腳的方向偏移並倒裝安裝在該基座上的一第一晶片，其偏移至具有與該第三引腳形成交疊的交疊區，其中，設置於該第一晶片正面的一第一電極上的複數個互連結構連接至該基座的正面；一第一互聯板，用於連接該第一晶片的背部金屬層和該第一引腳的沿著與該基座左側邊緣長度方向相平行方向延伸的鍵合區，其包括位於該第一晶片之上的一主平板部分；一個以向該第四引腳的方向偏移並倒裝安裝在該第一互聯板的主平板部分上的一第二晶片，其偏移至具有與該第四引腳形成交疊的交疊區，其中，設置於該第二晶片正面的第三電極上的複數個互連結構連接至該第一互聯板的主平板部分的上表面；以及一第二互聯板，用於連接該第二晶片的背部金屬層和該第二引腳的沿著與該基座右側邊緣長度方向相平行的方向延伸的鍵合區，其包括位於該第二晶片之上的一個主平板部分；其中，該第一晶片的交疊區的正面設置有通過互連結構連接到該第三引腳上的一個第二電極，及該第二晶片的交疊區的正面設置有通過互連結 構連接到該第四引腳上的一個第四電極，該第三、該第四引腳各包括一個外引腳和一個從各自的外引腳的頂部沿與該基座後側或前側邊緣長度方向相平行並朝該基座左側和右側之間的中心線的方向延伸的內引腳；該第三、該第四引腳各自的內引腳分別與該第一、該第二晶片各自的交疊區形成交疊；該第一晶片的該第二電極通過互連結構連接到該第三引腳的內引腳上，該第二晶片的該第四電極通過一個互連結構連接到該第四引腳的內引腳上；以及，該第四引腳的外引腳和其內引腳之間形成有高度落差，以使該內引腳的上表面與該第一互聯板的主平板部分的上表面共面。
  2. 如申請專利範圍第1項所述之堆疊式雙晶片封裝結構，其中在該第一晶片的正面覆蓋有一層塑封層，該塑封層包覆在設置於該第一、該第二電極上的互連結構的側壁的周圍，以使該互連結構從該塑封層中予以外露。
  3. 如申請專利範圍第2項所述之堆疊式雙晶片封裝結構，其中該第一晶片與該第四引腳無交疊，該第二晶片與該第三引腳無交疊。
  4. 如申請專利範圍第1項所述之堆疊式雙晶片封裝結構，其中該第一晶片與該第四引腳無交疊，該第二晶片與該第三引腳無交疊。
  5. 如申請專利範圍第1項所述之堆疊式雙晶片封裝結構，其中在該第二晶片的正面覆蓋有一層塑封層，並且該塑封層包覆在設置於該第二晶片的該第三、該第四電極上的各互連結構的側壁的周圍，以使該互連結構從該塑封層中予以外露。
  6. 如申請專利範圍第1、3或5項所述之堆疊式雙晶片封裝結構，其中該第 一互聯板包括一個連接在其主平板部分上並向下傾斜延伸的固持板，該固持板的前端嵌入設置於該第一引腳的鍵合區的上表面上的一個豎截面呈V形的長條狀凹槽內；以及，該第二互聯板包括一個連接在其主平板部分上並向下傾斜延伸的固持板，該固持板的前端嵌入設置於該第二引腳的鍵合區的上表面上的一個豎截面呈V形的長條狀凹槽內。
  7. 如申請專利範圍第1、3或5項所述之堆疊式雙晶片封裝結構，其中更包括一塑封體，用於包覆該第一、該第二晶片及該第一、該第二互聯板和各互連結構，並包覆部分的引線框，其包覆方式至少使該基座的底面和該第二互聯板的主平板部分的上表面均從該塑封體中予以外露。
  8. 一種堆疊式雙晶片封裝結構，至少包括：一引線框，至少包括一基座及分別設置在該基座左側的一第一引腳和右側的一第二引腳，以及包括一第三、一第四引腳，其中，該第三引腳、該第四引腳同時設於該基座的後側或前側，或分別設於該基座後側與前側；一個以向該第三引腳的方向偏移並倒裝安裝在該基座上的一第一晶片，其偏移至具有與該第三引腳形成交疊的交疊區，其中，設置於該第一晶片正面的一第一電極上的複數個互連結構連接至該基座的正面；一第一互聯板，用於連接該第一晶片的背部金屬層和該第一引腳的沿著與該基座左側邊緣長度方向相平行方向延伸的鍵合區，其包括位於該第一晶片之上的一主平板部分；一個以向該第四引腳的方向偏移並倒裝安裝在該第一互聯板的主平板部 分上的一第二晶片，其偏移至具有與該第四引腳形成交疊的交疊區，其中，設置於該第二晶片正面的第三電極上的複數個互連結構連接至該第一互聯板的主平板部分的上表面；一第二互聯板，用於連接該第二晶片的背部金屬層和該第二引腳的沿著與該基座右側邊緣長度方向相平行的方向延伸的鍵合區，其包括位於該第二晶片之上的一個主平板部分；以及一塑封體，用於包覆該第一、該第二晶片及該第一、該第二互聯板和各互連結構，並包覆部分的引線框，其包覆方式至少使該基座的底面和該第二互聯板的主平板部分的上表面均從該塑封體中予以外露；其中，該第一晶片的交疊區的正面設置有通過互連結構連接到該第三引腳上的一個第二電極，及該第二晶片的交疊區的正面設置有通過互連結構連接到該第四引腳上的一個第四電極，該第三、該第四引腳各包括一個外引腳和一個從各自的外引腳的頂部沿與該基座後側或前側邊緣長度方向相平行並朝該基座左側和右側之間的中心線的方向延伸的內引腳，且該第三、該第四引腳各自的內引腳分別與該第一、該第二晶片各自的交疊區形成交疊；該第三、該第四引腳各自的內引腳的上表面均和該基座的正面共面，該第一晶片的該第二電極通過互連結構連接到該第三引腳的內引腳上，該第二晶片的該第四電極通過一個互連結構連接到該第四引腳的內引腳上；以及，設置於該第四電極上的互連結構在豎直方向上的長度要大於設置於該第三電極上的互連結構的長度。
  9. 如申請專利範圍第8項所述之堆疊式雙晶片封裝結構，其中在該第一晶 片的正面覆蓋有一層塑封層，該塑封層包覆在設置於該第一、該第二電極上的互連結構的側壁的周圍，以使該互連結構從該塑封層中予以外露；以及在該第二晶片的正面覆蓋有一層塑封層，並且該塑封層包覆在設置於該第二晶片的該第三、該第四電極上的各互連結構的側壁的周圍，以使該互連結構從該塑封層中予以外露。
  10. 如申請專利範圍第8項所述之堆疊式雙晶片封裝結構，其中該第一互聯板包括一個連接在其主平板部分上並向下傾斜延伸的固持板，該固持板的前端嵌入設置於該第一引腳的鍵合區的上表面上的一個豎截面呈V形的長條狀凹槽內；以及，該第二互聯板包括一個連接在其主平板部分上並向下傾斜延伸的固持板，該固持板的前端嵌入設置於該第二引腳的鍵合區的上表面上的一個豎截面呈V形的長條狀凹槽內。
  11. 一種堆疊式雙晶片封裝的製備方法，至少包括：提供一引線框，至少包括一基座及分別設置在該基座左側的第一引腳和右側的第二引腳，以及包括第三、第四引腳，其中，該第三、該第四引腳兩者同時設於該基座的後側或前側，或一者設於基座後側而另一者設於基座前側；將一第一晶片以向該第三引腳的方向偏移的方式來倒裝安裝在該基座上，使該第一晶片具有與該第三引腳形成交疊的交疊區，並使設置於該第一晶片正面的第一電極上的多個互連結構連接至該基座的正面，以及使設置于交疊區的正面的一個第二電極通過一個互連結構連接至該第三 引腳上，該第三引腳包括一個外引腳和從該外引腳的頂部沿與該基座後側邊緣長度方向相平行並朝該基座左側和右側之間的中心線的方向延伸的一個內引腳，用於與該第一晶片的交疊區形成交疊；利用一第一互聯板來連接該第一晶片的背部金屬層和該第一引腳的沿著與該基座左側邊緣長度方向相平行的方向延伸的鍵合區，其包括位於該第一晶片之上的一個主平板部分；將一第二晶片以向該第四引腳的方向偏移的方式來倒裝安裝在該第一互聯板的主平板部分上，使該第二晶片具有與該第四引腳形成交疊的交疊區，並使設置於該第二晶片正面的第三電極上的多個互連結構連接至該第一互聯板的主平板部分的上表面，以及使設置于交疊區的正面的該第四電極通過一個互連結構連接至該第四引腳上，該第四引腳包括一個外引腳和從該外引腳頂部沿與該基座後側或前側邊緣長度方向相平行並朝該基座左側和右側之間的中心線的方向延伸的一個內引腳，用於與該第二晶片的交疊區形成交疊，該第三、該第四引腳各自的內引腳的上表面和該基座的正面共面，在該第一晶片倒裝安裝的步驟中，使該第一晶片的交疊部分的正面所設置的一個第二電極通過一個互連結構連接到該第三引腳的內引腳上，在實施該第二晶片的倒裝安裝之前，先在該第二晶片的該第三、該第四電極上分別鍵合互連結構，其中，鍵合在該第四電極上的一個互連結構在豎直方向上的長度大於鍵合在該第三電極上的各互連結構的長度；以及利用一第二互聯板來連接該第二晶片的背部金屬層和該第二引腳的沿著 與該基座右側邊緣長度方向相平行的方向延伸的鍵合區，其包括位於該第二晶片之上的一個主平板部分。
  12. 如申請專利範圍第11項所述之堆疊式雙晶片封裝的製備方法，其中在該第二晶片倒裝安裝的步驟中，使設置於該第二晶片的第四電極上的長度較長的互連結構抵壓在該第四引腳的內引腳上並與之焊接在一起。
  13. 如申請專利範圍第11項所述之堆疊式雙晶片封裝的製備方法，其中該第四電極上形成互連結構的步驟包括：在該第四電極上由下至上依次堆疊並鍵合一系列焊球，以形成冰糖葫蘆串狀的一個長度較長的互連結構。
  14. 如申請專利範圍第11、12或13項所述之堆疊式雙晶片封裝的製備方法，其中更包括形成一塑封體的步驟，用於包覆該第一、該第二晶片及該第一、該第二互聯板和該些互連結構，並包覆部分的引線框，其包覆方式至少使該基座的底面和該第二互聯板的主平板部分的上表面分別從該塑封體中予以外露。
  15. 一種堆疊式雙晶片封裝的製備方法，至少包括：提供一引線框，至少包括一基座及分別設置在該基座左側的第一引腳和右側的第二引腳，以及包括第三、第四引腳，其中，該第三、該第四引腳兩者同時設於該基座的後側或前側，或一者設於基座後側而另一者設於基座前側；將一第一晶片以向該第三引腳的方向偏移的方式來倒裝安裝在該基座上，使該第一晶片具有與該第三引腳形成交疊的交疊區，並使設置於該第一晶片正面的第一電極上的多個互連結構連接至該基座的正面，以及 使設置于交疊區的正面的一個第二電極通過一個互連結構連接至該第三引腳上；利用一第一互聯板來連接該第一晶片的背部金屬層和該第一引腳的沿著與該基座左側邊緣長度方向相平行的方向延伸的鍵合區，其包括位於該第一晶片之上的一個主平板部分；將一第二晶片以向該第四引腳的方向偏移的方式來倒裝安裝在該第一互聯板的主平板部分上，使該第二晶片具有與該第四引腳形成交疊的交疊區，並使設置於該第二晶片正面的第三電極上的多個互連結構連接至該第一互聯板的主平板部分的上表面，以及使設置于交疊區的正面的該第四電極通過一個互連結構連接至該第四引腳上；以及利用一第二互聯板來連接該第二晶片的背部金屬層和該第二引腳的沿著與該基座右側邊緣長度方向相平行的方向延伸的鍵合區，其包括位於該第二晶片之上的一個主平板部分；該第三引腳包括一個外引腳和一個從該外引腳的頂部沿平行於該基座後側邊緣長度方向並朝該基座左側和右側之間的中心線的方向延伸的內引腳，用於與該第一晶片的交疊區形成交疊，在該第一晶片倒裝安裝的步驟中，使該第一晶片的交疊部分的正面所設置的一個第二電極通過一個互連結構連接到該第三引腳的內引腳上；該第四引腳包括一個外引腳和一個與該外引腳形成高度落差的內引腳，該內引腳沿平行於該基座後側或前側邊緣長度方向並朝該基座左側和右側之間的中心線的方向延伸並且該內引腳的上表面與該第一互聯板的主平板部分的上表面共面，用於 與該第二晶片的交疊區形成交疊，在該第二晶片的倒裝安裝步驟中，使該第二晶片的交疊區的正面的一個第三電極上設置的一個互連結構連接至該第四引腳的內引腳上。
  16. 如申請專利範圍第15項所述之堆疊式雙晶片封裝的製備方法，其中更包括形成一塑封體的步驟，用於包覆該第一、該第二晶片及該第一、該第二互聯板和該些互連結構，並包覆部分的引線框，其包覆方式至少使該基座的底面和該第二互聯板的主平板部分的上表面分別從該塑封體中予以外露。
TW101149216A 2012-12-21 2012-12-21 堆疊式雙晶片封裝結構及其製備方法 TWI545703B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101149216A TWI545703B (zh) 2012-12-21 2012-12-21 堆疊式雙晶片封裝結構及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101149216A TWI545703B (zh) 2012-12-21 2012-12-21 堆疊式雙晶片封裝結構及其製備方法

Publications (2)

Publication Number Publication Date
TW201426917A TW201426917A (zh) 2014-07-01
TWI545703B true TWI545703B (zh) 2016-08-11

Family

ID=51725662

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149216A TWI545703B (zh) 2012-12-21 2012-12-21 堆疊式雙晶片封裝結構及其製備方法

Country Status (1)

Country Link
TW (1) TWI545703B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288616B (zh) * 2016-12-14 2023-04-07 成真股份有限公司 芯片封装

Also Published As

Publication number Publication date
TW201426917A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
TWI496262B (zh) 多導線架封裝
US9184117B2 (en) Stacked dual-chip packaging structure and preparation method thereof
JP5639052B2 (ja) ウェハレベルでの縁部の積重ね
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
TWI654730B (zh) 封裝結構及其製造方法
TW201347107A (zh) 用於具有多個微電子元件及倒裝型連接之封裝的嵌入式熱分散器
KR20040008827A (ko) 듀얼 다이 패키지 제조 방법
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
JP2010130004A (ja) 集積回路基板及びマルチチップ集積回路素子パッケージ
CN105990268A (zh) 电子封装结构及其制法
WO2017067346A1 (zh) 堆叠式倒装芯片封装结构及其制造方法
TW200926378A (en) Package substrate having electrical connecting structure and semiconductor package structure thereof
TWI397164B (zh) 矽穿孔連通延伸之晶片封裝構造
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
TWI545703B (zh) 堆疊式雙晶片封裝結構及其製備方法
TW201025554A (en) Multiple flip-chip package
US20140239502A1 (en) Electronic device comprising at least a chip enclosed in a package and a corresponding assembly process
TWI469292B (zh) 應用雙層引線框架的堆疊式功率半導體裝置及其製備方法
CN107611098A (zh) 电子封装件及其制法
TWI360877B (en) Stackable window bga semiconductor package and sta
CN211828769U (zh) 一种叠层芯片封装结构
TWI384606B (zh) 嵌埋半導體元件之封裝結構及其製法
CN211428145U (zh) 一种叠层芯片封装结构
CN102832190A (zh) 一种倒装芯片的半导体器件及制造方法