CN103887292B - 堆叠式双芯片封装结构及其制备方法 - Google Patents

堆叠式双芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN103887292B
CN103887292B CN201210563364.1A CN201210563364A CN103887292B CN 103887292 B CN103887292 B CN 103887292B CN 201210563364 A CN201210563364 A CN 201210563364A CN 103887292 B CN103887292 B CN 103887292B
Authority
CN
China
Prior art keywords
pin
chip
pedestal
electrode
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210563364.1A
Other languages
English (en)
Other versions
CN103887292A (zh
Inventor
何约瑟
薛彦迅
哈姆扎·耶尔马兹
鲁军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201210563364.1A priority Critical patent/CN103887292B/zh
Publication of CN103887292A publication Critical patent/CN103887292A/zh
Application granted granted Critical
Publication of CN103887292B publication Critical patent/CN103887292B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明一般涉及一种功率半导体器件及制备方法，更确切的说，本发明涉及一种利用倒装芯片的方式和应用额外的两个互联板来制备包含双MOSFET的堆叠式封装结构。将第一芯片实施偏移来倒装安装在基座上，使第一芯片具有与第三引脚形成交叠的交叠区，并利用第一互联板来连接第一芯片的背部金属层和第一引脚的键合区，以及将第二芯片实施偏移来倒装安装在第一互联板的主平板部分上，使第二芯片具有与第四引脚形成交叠的交叠区，之后利用第二互联板来连接第二芯片的背部金属层和第二引脚的键合区。

Description

堆叠式双芯片封装结构及其制备方法
技术领域
本发明一般涉及一种功率半导体器件及制备方法，更确切的说，本发明涉及一种利用倒装芯片的方式和应用额外的两个互联板来制备包含双MOSFET的堆叠式封装结构。
背景技术
随着芯片尺寸缩小的趋势，器件热传导工程在半导体工艺和器件性能改善方面所起的作用越来越明显，如何使最终所获得的封装体具有最小尺寸，或者说使内部封装的晶片尺寸最大，这是对半导体行业的一个挑战。尤其是在一些功耗大的芯片类型上，如一些DC-DC器件，通常将N型的高端和低端晶体管封装在同一封装体内。
例如图1及图2A-2E是在当前技术中一种将两个芯片封装在一个堆叠式半导体器件内的透视结构示意图，图2A是图1中封装体10沿A-A线的横截面结构示意图，图2B是图1中封装体10沿B-B线的横截面结构示意图，图2C是图1中封装体10沿C-C线的横截面结构示意图。图1是封装体10的俯视透视示意图，顶层金属片11a、11b与图2A-2B中的第一芯片15正面的电极电性连接，该金属片11a、11b作为电极导出端子的同时还用于散热。图2B-2C中金属片12a、12b位于第一芯片15之下并与第一芯片16背面的部分电极电性连接，同时金属片12a、12b还与第二芯片16正面的电极电性连接，而第二芯片16背面的电极则与底层金属片13焊接，金属片13不仅是连接芯片16的电极至外界的信号端子，还作为散热片。图2E是封装体10的仰视结构示意图，引脚13a、13b、13c、13d分布在金属片13的四周，并且引脚13a连接在金属片13上。参见图2C，其中引脚13b、13d分别通过具有向上延伸并大概靠近金属片12a所在平面的延伸部分13e、13f而与金属片11a、11b焊接。为了便于解释和简洁的进行示意，将第一芯片15的电极与金属片11a、11b、12a焊接的焊接材料在图2A-2C中并未进行图示，同样将第二芯片16的电极与金属片12a、12b、13a焊接的焊接材料在图2A-2C中并未进行图示。
另外，金属片11a与金属片11b具有垂直方向上的高度差，金属片11a与金属片11b并不处于同一平面。因此，图2D所示的封装体10的俯视结构中，金属片11b所在的位置低于金属片11a所在位置，所以金属片11b被塑封在封装体10内，而金属片11a的顶面则外露于封装体10的塑封料之外。在图2B中，为了避免金属片12b触及到第一芯片15的背面，还设置了与金属片10b在垂直方向上的位置比金属片12a的位置低。实际上，在该方案中将两个芯片进行堆叠封装所采用的引线框的结构较为复杂，大量使用了金属片，致使其制备工艺难以实现而且可靠性极低，封装体的最终体积也很大。基于该等问题，提出了本发明后续所提供的各种实施例。
发明内容
本发明提供一种堆叠式双芯片封装，包括：
一引线框，至少包括一基座及分别设置在基座左侧的第一引脚和右侧的第二引脚，以及包括第三、第四引脚，其中，第三、第四引脚两者同时设于基座的后侧或前侧，或一者设于基座后侧而另一者设于基座前侧；
一个以向第三引脚的方向偏移并倒装安装在基座上的第一芯片，其偏移至具有与第三引脚形成交叠的交叠区，其中，设置于第一芯片正面的第一电极上的多个互连结构连接至基座的正面；
一第一互联板，用于连接第一芯片的背部金属层和第一引脚的沿着与基座左侧边缘长度方向相平行的方向延伸的键合区，其包括位于第一芯片之上的一个主平板部分；
一个以向第四引脚的方向偏移并倒装安装在第一互联板的主平板部分上的第二芯片，其偏移至具有与第四引脚形成交叠的交叠区，其中，设置于第二芯片正面的第三电极上的多个互连结构连接至第一互联板的主平板部分的上表面；
一第二互联板，用于连接第二芯片的背部金属层和第二引脚的沿着与基座右侧边缘长度方向相平行的方向延伸的键合区，其包括位于第二芯片之上的一个主平板部分；
其中，第一芯片的交叠区的正面设置有通过互连结构连接到第三引脚上的一个第二电极，及第二芯片的交叠区的正面设置有通过互连结构连接到第四引脚上的一个第四电极。
上述的堆叠式双芯片封装，第三、第四引脚各包括一个外引脚和一个从各自的外引脚的顶部沿与基座后侧或前侧边缘长度方向相平行并朝基座左侧和右侧之间的中心线的方向延伸的内引脚，且第三、第四引脚各自的内引脚分别与第一、第二芯片各自的交叠区形成交叠；
其中，第三、第四引脚各自的内引脚的上表面均和基座的正面共面，第一芯片的所述第二电极通过互连结构连接到所述第三引脚的内引脚上，第二芯片的所述第四电极通过一个互连结构连接到所述第四引脚的内引脚上；
并且，设置于第四电极上的互连结构在竖直方向上的长度要大于设置于第三电极上的互连结构的长度。
上述的堆叠式双芯片封装，第三、第四引脚各包括一个外引脚和一个从各自的外引脚的顶部沿与基座后侧或前侧边缘长度方向相平行并朝基座左侧和右侧之间的中心线的方向延伸的内引脚；
所述的第三、第四引脚各自的内引脚分别与第一、第二芯片各自的交叠区形成交叠；第一芯片的所述第二电极通过互连结构连接到所述第三引脚的内引脚上，第二芯片的所述第四电极通过一个互连结构连接到所述第四引脚的内引脚上；
其中，第四引脚的外引脚和其内引脚之间形成有高度落差，以使该内引脚的上表面与第一互联板的主平板部分的上表面共面。
上述的堆叠式双芯片封装，在第一芯片的正面覆盖有一层塑封层，该塑封层包覆在设置于第一、第二电极上的互连结构的侧壁的周围，以使互连结构从该塑封层中予以外露。
上述的堆叠式双芯片封装，第一芯片与第四引脚无交叠，第二芯片与第三引脚无交叠。
上述的堆叠式双芯片封装，在第二芯片的正面覆盖有一层塑封层，并且该塑封层包覆在设置于第二芯片的第三、第四电极上的各互连结构的侧壁的周围，以使互连结构从该塑封层中予以外露。
上述的堆叠式双芯片封装，第一互联板包括一个连接在其主平板部分上并向下倾斜延伸的固持板，该固持板的前端嵌入设置于第一引脚的键合区的上表面上的一个竖截面呈V形的长条状凹槽内；以及
第二互联板包括一个连接在其主平板部分上并向下倾斜延伸的固持板，该固持板的前端嵌入设置于第二引脚的键合区的上表面上的一个竖截面呈V形的长条状凹槽内。
上述的堆叠式双芯片封装，还包括一塑封体，用于包覆第一、第二芯片及第一、第二互联板和各互连结构，并包覆部分的引线框，其包覆方式至少使基座的底面和第二互联板的主平板部分的上表面均从塑封体中予以外露。
本发明还提供一种堆叠式双芯片封装的制备方法，包括以下步骤：
提供一引线框，至少包括一基座及分别设置在基座左侧的第一引脚和右侧的第二引脚，以及包括第三、第四引脚，其中，第三、第四引脚两者同时设于基座的后侧或前侧，或一者设于基座后侧而另一者设于基座前侧；
将一第一芯片以向第三引脚的方向偏移的方式来倒装安装在基座上，使第一芯片具有与第三引脚形成交叠的交叠区，并使设置于第一芯片正面的第一电极上的多个互连结构连接至基座的正面，以及使设置于交叠区的正面的一个第二电极通过一个互连结构连接至第三引脚上；
利用一第一互联板来连接第一芯片的背部金属层和第一引脚的沿着与基座左侧边缘长度方向相平行的方向延伸的键合区，其包括位于第一芯片之上的一个主平板部分；
将一第二芯片以向第四引脚的方向偏移的方式来倒装安装在第一互联板的主平板部分上，使第二芯片具有与第四引脚形成交叠的交叠区，并使设置于第二芯片正面的第三电极上的多个互连结构连接至第一互联板的主平板部分的上表面，以及使设置于交叠区的正面的第四电极通过一个互连结构连接至第四引脚上；
利用一第二互联板来连接第二芯片的背部金属层和第二引脚的沿着与基座右侧边缘长度方向相平行的方向延伸的键合区，其包括位于第二芯片之上的一个主平板部分。
上述的方法，第三引脚包括一个外引脚和从该外引脚的顶部沿与基座后侧边缘长度方向相平行并朝基座左侧和右侧之间的中心线的方向延伸的一个内引脚，用于与第一芯片的交叠区形成交叠；及
第四引脚包括一个外引脚和从该外引脚顶部沿与基座后侧或前侧边缘长度方向相平行并朝基座左侧和右侧之间的中心线的方向延伸的一个内引脚，用于与第二芯片的交叠区形成交叠；
其中，第三、第四引脚各自的内引脚的上表面和基座的正面共面，在第一芯片倒装安装的步骤中，使第一芯片的交叠部分的正面所设置的一个第二电极通过一个互连结构连接到所述第三引脚的内引脚上，在实施第二芯片的倒装安装之前，先在第二芯片的第三、第四电极上分别键合互连结构，其中，键合在第四电极上的一个互连结构在竖直方向上的长度大于键合在第三电极上的各互连结构的长度。
上述的方法，在第二芯片倒装安装的步骤中，使设置于第二芯片的第四电极上的长度较长的互连结构抵压在第四引脚的内引脚上并与之焊接在一起。
上述的方法，在第四电极上形成互连结构的步骤包括：在第四电极上由下至上依次堆叠并键合一系列焊球，以形成冰糖葫芦串状的一个长度较长的互连结构。
上述的方法，第三引脚包括一个外引脚和一个从该外引脚的顶部沿平行于基座后侧边缘长度方向并朝基座左侧和右侧之间的中心线的方向延伸的内引脚，用于与第一芯片的交叠区形成交叠，在第一芯片倒装安装的步骤中，使第一芯片的交叠部分的正面所设置的一个第二电极通过一个互连结构连接到所述第三引脚的内引脚上；及
第四引脚包括一个外引脚和一个与该外引脚形成高度落差的内引脚，该内引脚沿平行于基座后侧或前侧边缘长度方向并朝基座左侧和右侧之间的中心线的方向延伸并且该内引脚的上表面与第一互联板的主平板部分的上表面共面，用于与第二芯片的交叠区形成交叠，在第二芯片的倒装安装步骤中，使第二芯片的交叠区的正面的一个第三电极上设置的一个互连结构连接至所述第四引脚的内引脚上。
上述的方法，还包括形成一塑封体的步骤，用于包覆第一、第二芯片及第一、第二互联板和互连结构，并包覆部分的引线框，其包覆方式至少使所述基座的底面和第二互联板的主平板部分的上表面分别从塑封体中予以外露。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1~图2E是背景技术涉及到的堆叠式半导体器件的示意图。
图3A~图3E是本发明形成堆叠式半导体器件的流程示意图。
图4A~图4C是第一芯片的一些可选结构示意图。
图4D~图4E是第二芯片的一些可选结构示意图。
图4F-1至图4F-2是在第二芯片正面的第四电极上键合形成一个较长的互连结构的一种可选实施方式。
图5A~图5C是使引线框的第四引脚带有上置内引脚的另一种制备堆叠式半导体器件的实施方式。
图6A~图6B是第二芯片的另外一些可选结构示意图。
图7A~图8B是采用另一种第一、第二互联板结构和带有V形凹槽的第一、第二引脚来制备堆叠式半导体器件的方法。
图9是图3E的堆叠式半导体器件完成塑封后的竖截面示意图。
图10A是图7B的堆叠式半导体器件完成塑封后的竖截面示意图。
图10B是图7B的堆叠式半导体器件完成塑封后的背面俯视示意图。
具体实施方式
参见图3A，引线框100包含一方形基座105及设置在其附近的第一引脚101、第二引脚102、第三引脚103和第四引脚104，其中，第一引脚101、第二引脚102分别设置在基座的左侧和右侧，第三引脚103、第四引脚104则设置在基座105的后侧。为了方便叙述，此处的方位“前后左右”是人为设定的，并且图3B中X轴的方向代表横向，Y轴的方向代表纵向，“前向”为Y轴正方向及“后向”为Y轴负方向。在图3A~3B中，第一引脚101包含一个沿着与基座105的左侧边缘长度方向相平行的方向延伸的条状键合区101a，及包含连接在键合区101a上的多个引脚部101b，每个引脚部101b均先斜向下延伸后再水平延伸，以形成一个水平延伸的外引脚101'b，其中外引脚101'b为下置引脚，而键合区101a为上置部分，以便在它们之间形成高度落差。第二引脚102有着和第一引脚101相同的结构，所以不再赘述，它们可以通过金属平板压印或冲压来形成。
此外，第三引脚103还包括一个外引脚103b和一个从该外引脚103b的顶部沿与基座105的后侧边缘长度方向相平行的方向横向延伸的内引脚103a，内引脚103a的厚度比外引脚103b的厚度要薄。同样，第四引脚104也包括一个外引脚104b和一个从该外引脚104b的顶部沿与基座105的后侧边缘长度方向相平行的方向横向延伸的内引脚104a，内引脚104a的厚度比外引脚104b的厚度要薄。其中，第三引脚103的内引脚103a和第四引脚104的内引脚104a均沿着朝基座左侧和右侧之间的中心线的方向延伸，而且内引脚103a、104a的上表面均和基座105的正面共面。在图3A~3B中，数个外引脚101'b和一个外引脚103b平行排列以及一个外引脚104b和数个外引脚102'b平行排列，以及这些外引脚均和基座105位于同一个公共平面内。
参见图3B，将第一芯片106倒装安装到基座105上，值得注意的是，在芯片安装的步骤中，第一芯片106、基座105这两者的中心并未对准，第一芯片106要以向第三引脚103的方向偏移一段距离而倒装安装在基座105上，第一芯片106偏移的程度为：直至使其具有与第三引脚103形成交叠的交叠区1060，而且第三引脚103的内引脚103a刚好用于与交叠区1060形成交叠。第一芯片106与第四引脚104无交叠。
第一芯片106的大致结构需参考图4A~4C，第一芯片106通常是垂直的MOSFET，电流由其正面流向背面或相反，图4A展示的是第一芯片106的初始状态，其正面设置有作为源极的第一电极106a，因其要承载较大电流所以具有较大的面积，而作为栅极的第二电极106b只需接受控制信号所以具有较小的面积。
在一种实施方式中，在第一芯片106正面的第一电极106a上焊接多个互连结构106'a，以及在第二电极106b上焊接一个互连结构106'b，并在第一芯片106的正面覆盖有一塑封层106d，塑封层106d仅仅包覆在各互连结构106'a、106'b的侧壁的周围而没有将它们完全包覆住，使得互连结构106'a、106'b均从塑封层106d中外露出来作为接触端子，除此之外，在第一芯片106的背面还形成有一个作为漏极的背部金属层106c。而图4C的实施方式较之图4B，区别在于第一芯片106的正面并无塑封层，仅仅在第一电极106a上焊接了多个互连结构106"a和在第二电极106b焊接了一个互连结构106"b，该塑封层106d的意义在于能够提高含有芯片的晶圆的机械强度以致其在晶圆级的研磨步骤中可以被研磨的更薄，从而获得更小的衬底电阻Rdson。在一些可选实施方式中，互连结构106'a、106'b、106"a、106"b可为柱状或球状或楔形的金属凸块（如Au、Cu），或是常见的焊锡球等。
在图3B中，第一芯片106完成翻转倒装后，其第二电极106b位于交叠区1060的正面并面向内引脚103a，设置在第二电极106b上的互连结构106'b（图4B）或106"b（图4C）对准内引脚103a并与之焊接在一起，以及同时将设置于第一电极106a上的多个互连结构106'a（图4B）或106"a（图4C）连接至基座105的正面。如果互连结构是自身是含锡铅的焊锡类材料，则可以直接在受热的条件下焊接在内引脚103a上和基座105上，如果互连结构是其它非焊锡类的金属凸块，则需要利用辅助的导电银浆或焊锡膏等粘结剂（未示出）来将它们电性并机械的连接起来。
参见图3C，在第一引脚101的键合区101a的上表面和第一芯片106的背部金属层106c上各涂覆一些粘结剂，利用一个第一互联板107来电性连接背部金属层106c和键合区101a，后续的图9示意出了一部分用作导电粘合材料的粘结剂115。第一互联板107包括一个桥部分107c和位于桥部分107c两侧的沿水平方向延伸的主平板部分107a和副平板部分107b，该主平板部分107a位于第一芯片106之上并且其下表面通过粘结剂和背部金属层106c进行焊接，而副平板部分107b位于键合区101a之上并且其下表面通过粘结剂和键合区101a的上表面焊接。其中，主平板部分107a、副平板部分107b对该桥部分107c具有台阶差，以匹配第一芯片106和键合区101a之间的立体高度差。
参见图3D，将第二芯片108倒装安装到第一互联板107的主平板部分107a之上，同样，第二芯片108、主平板部分107a这两者的中心并不对准，第二芯片108要以向第四引脚104的方向偏移一段距离而倒装安装在主平板部分107a上，并且第二芯片108偏移的程度为：直至使其具有与第四引脚104形成交叠的交叠区1080，而第四引脚104的内引脚104a刚好用于与交叠区1080形成交叠。
第二芯片108的大致结构需参考图4D~4E，第二芯片108也是垂直的MOSFET，只不过在一些诸如同步降压变流器或半桥式变流器、逆变器等的开关电路中，第一芯片106作为一低端MOSFET，而第二芯片108作为一高端MOSFET。图4D展示的是第二芯片108的初始状态，设置在其正面的作为源极的第三电极106a具有较大的面积，设置在其正面的另一作为栅极的第四电极108b具有较小的面积，以及在第二芯片108的背面还形成有一个作为漏极的背部金属层108c。
在一种实施方式中，在第三电极108a上焊接了多个互连结构108"a，在第四电极108b上焊接了一个互连结构108"'b。观察图3D、4E，因为第四引脚104的内引脚104a的上表面和基座105的正面共面，所以设置在交叠区1080正面的第四电极108b和内引脚104a的上表面并不贴近，两者之间存在高度差，为了适配该两者之间的高度落差，互连结构108"'b在竖直方向上的长度就必须要大于互连结构108"a的长度（图3D）。或者以未倒装前的第二芯片108作为参考（图4E），则认为互连结构108"'b的高度要大于互连结构108"a的高度。
在图3D中，第二芯片108完成翻转倒装后，其第四电极108b位于交叠区1060的正面，互连结构108"'b对准第四引脚104的内引脚104a并抵压在其上，并与之焊接在一起，同时还将设置于第三电极108a上的多个互连结构108"a（图4E）焊接至基座105的主平板部分107a的上表面。
图4F-1至4F-2展示了一种利用球键合技术形成较长的互连结构108"'b的方法，瓷嘴（劈刀）150内部设有中空的管道，以容纳金属材质的键合引线160，键合引线160的一端从瓷嘴310的管道中伸出，可通过额外的如氢氧焰或电火花等手段将伸出的端部熔化，呈熔融态的端部在表面的张力作用下凝固成一个标准的金属球181并进一步被键合在可作为电极（如第三、第四电极）的焊垫170上。如图4F-2所示，如果继续在该金属球181上再堆叠和键合另一个金属球182，就可以形成一个由金属球181、182堆叠而来的类似于冰糖葫芦串状的互连结构108"'b，需注意的是，这里仅仅是以两个球作为示范，但实际中金属球的个数不限于此。互连结构108"'b的长度可以依据堆叠的总金属球的个数和每个金属球的直径来进行调节，其长度约等于球的个数N×球的直径Φ，而球的直径Φ又可以通过键合引线160的线径r来进行调节。
单纯的一个金属球181就可以作为图4E中的设置在第三电极108a上的互连结构108"a，而多个金属球的堆叠就可以作为设置在第四电极108b上的互连结构108"'b。显而易见，如果互连结构108"a、108"'b的材质相同，要在同一工序中同时形成不同长度的互连结构108"a、互连结构108"'b，流程和工艺并不复杂。除此之外，也可以直接安装一个较长的金属圆柱结构到第四电极108b上作为互连结构108"'b。
考虑到互连结构108"'b比较长，如果其为含铅、锡的焊锡类材质，则它在实施回流时有个弊端就是容易塌陷而导致电流路径断开，所以在此实施例中，互连结构108"a、108"'b优选铜或金等金属，此时需要利用涂覆在内引脚104a上表面上的粘结剂将互连结构108"'b粘接在内引脚104a上，以及利用涂覆在主平板部分107a上表面上的粘结剂将互连结构108"a粘接在主平板部分107a上。
参见图3E，在第二引脚102的键合区102a的上表面和第二芯片108的背部金属层108c上涂覆一些粘结剂（未示出），从而利用一个第二互联板109来电性连接背部金属层108c和键合区102a。同样，第二互联板109也包括一个桥部分109c和位于桥部分109c两侧的沿水平方向延伸的主平板部分109a和副平板部分109b，该主平板部分109a位于第二芯片108之上并且其下表面通过粘结剂与背部金属层108c进行焊接，而副平板部分109b位于键合区102a之上并且其下表面则通过粘结剂和键合区102a的上表面焊接。同样，主平板部分109a、副平板部分109b对该桥部分109c具有台阶差，以匹配第二芯片108和键合区102a之间的立体高度差。
不同于图3A中第三引脚103、第四引脚104这两者可同时设于基座105的后侧或前侧，在图3F~3G的实施例中，引线框100-1在结构上稍有改动，第三引脚103设于基座105后侧而第四引脚104可设于基座105前侧，但第四引脚104的外引脚104b仍然和第二引脚102的数个引脚部102b各自所包含的外引脚102'b平行排列。其中，内引脚103a沿着与基座105后侧边缘长度方向相平行并从基座105左侧朝向基座左侧和右侧之间的中心线的方向延伸，而内引脚104a沿着与基座105前侧边缘长度方向相平行并从基座105右侧朝向基座左侧和右侧之间的中心线的方向延伸。
参见图5A，引线框100'与图3A的引线框100的唯一区别在于第四引脚104的结构发生了改变。在图引线框100'中，其第四引脚1040包括一个外引脚1040b和一个内引脚1040a，内引脚1040a沿与基座105后侧边缘长度方向相平行的方向横向延伸，并且以向第三引脚103的方向延伸。其中，内引脚1040a和外引脚1040b这两者之间形成有高度落差，以便第一互联板107安装到第一芯片106上之后，内引脚1040a的上表面和第一互联板107的主平板部分107a的上表面共面（如图5B），从而无需在第二芯片108的第四电极108b上键合一个长度较长的互连结构108"'b，取而代之的是图6A~6B所示的具有较小长度的互连结构108'b、108"b。在图5C中，第二芯片108完成倒装安装后，内引脚1040a用于与第二芯片108的交叠部分1080形成交叠。
不同于图5A中第三引脚103、第四引脚1040这两者可同时设于基座105的后侧或前侧，在图5D~5E的实施例中，引线框100'-1在结构上稍有改动，第三引脚103设于基座105后侧而第四引脚1040可设于基座105前侧，但第四引脚1040的外引脚1040b仍然和第二引脚102的数个引脚部102b各自所包含的外引脚102'b平行排列。其中内引脚103a沿着与基座105后侧边缘长度方向相平行并从基座105左侧朝向基座左侧和右侧之间的中心线的方向延伸，而内引脚1040a沿着与基座105前侧边缘长度方向相平行并从基座105右侧朝向基座左侧和右侧之间的中心线的方向延伸。
在图4D和图6A~6B中，展示了第二芯片108的另一些可选方式。在图6A中，在第二芯片108正面的第三电极108a上焊接多个互连结构108'a和在第四电极108b上焊接一个互连结构108'b，并在第二芯片108的正面覆盖有一塑封层108d，塑封层108d仅仅包覆在各互连结构108'a、108'b的侧壁的周围而没有完全将它们包覆住，使得互连结构108'a、108'b均从塑封层108d中外露出来作为接触端子。在图6B的实施方式中，第二芯片108的正面并无塑封层，仅仅在第三电极108a上焊接了多个互连结构108"a和在第四电极108b上焊接了一个互连结构108"b，这些互连结构108'a、108'b、108"a、108"b可为柱状或球状或楔形的金属凸块（如Au、Cu），或是常见的焊锡球等。
参见图7A，引线框200与图3A示出的引线框100的区别在于：第一引脚201的键合区201a和外引脚201b直接连接并且两者共面，第二引脚202的键合区202a和外引脚202b亦是直接连接并且两者共面。而且键合区201a的上表面形成有一条沿着与基座205的左侧边缘长度方向相平行的方向延伸的长条状凹槽201a-1，键合区202a的上表面也形成有一条沿着与基座205的右侧边缘长度方向相平行的方向延伸的长条状凹槽202a-1，凹槽201a-1、202a-1的竖截面呈V形。
此外，在一些实施方式中，在图7A所示的第二引脚202的键合区202a的下表面刻蚀或压印出了一些可用作锁模的间隔槽202c，这些间隔槽202c将键合区202a的下表面分割成数量与外引脚202b的数量一致的若干个独立的区域202a-2（可参考图10B），间隔槽202c与外引脚202b在外引脚202b背离基座205向外延伸的方向上错开设置（图7A），使每个独立区域202a-2均与一个外引脚202b的下表面邻接成一个整体面，如图10B所示，同样，第一引脚201有着与其类似的结构。在图7B中，第一互联板207与图3E的第一互联板107的主要区别在于：第一互联板207的主平板部分207a上连接有一个向下倾斜延伸的固持板207b，固持板207b的末端连接在主平板部分207a的一端，而固持板207b的前端则嵌入在键合区201a的凹槽201a-1内。同样，第二互联板209与图3E的第二互联板109的主要区别在于：第二互联板209的主平板部分207a上连接有一个向下倾斜延伸的固持板209b，固持板209b的末端连接在主平板部分209a的一端，而固持板209b的前端则嵌入在键合区202a的凹槽202a-1内。通常，还需要在凹槽201a-1、202a-1内填充一些导电的粘结剂以强化第一互联板207、第二互联板209分别与键合区201a、键合区202a之间的导电能力和机械连接强度。
参见图8A，引线框200'与图7A所示的引线框200的主要区别在于：第四引脚204的结构发生了改变，在图引线框200'中，其第四引脚2040包括一个外引脚2040b和一个内引脚2040a，内引脚2040a沿与基座205后侧边缘长度方向相平行的方向横向延伸。以及内引脚2040a和外引脚2040b这两者之间形成有高度落差，以便第一互联板207安装到第一芯片106上之后，内引脚2040a的上表面和第一互联板207的主平板部分207a的上表面共面。在图8B中，第二芯片108完成倒装安装后，内引脚2040a用于与第二芯片108的交叠部分1080形成交叠。
图9为利用塑封料将图3E所示的引线框、第一、第二芯片，以及第一、第二互联板和各互连结构进行密封后的竖截面示意图。塑封体120用于包覆第一芯片106、第二芯片108及第一互联板107、第二互联板109和各互连结构106"a、106"b、108"a、108"'b，并包覆部分的引线框100，主要是包括包覆部分的第一引脚101、第二引脚102、第三引脚103和第四引脚104及基座105，其包覆方式是至少使基座105的背面和外引脚101'b、103b、104b、102'b的下表面从塑封体120中予以外露。形成塑封体120的步骤中，如果第一芯片106的正面覆盖有塑封层106d（图4B），则塑封体120并未直接包覆互连结构106'a、106'b而是包覆塑封层106d。同样，如果第二芯片108的正面覆盖有塑封层108d（图6A），并被应用在图5C所示的带有上置的内引脚1040a的引线框100'中，则塑封体120未直接包覆互连结构108'a、108'b而是包覆塑封层108d。
图10A为对图7B所示的引线框、第一、第二芯片，以及第一、第二互联板和各互连结构进行密封后的竖截面示意图，图10B为完成塑封后的基座205的背面的俯视图。塑封体220用于包覆第一芯片106、第二芯片108及第一互联板207、第二互联板209和各互连结构106"a、106"b、108"a、108"'b，并包覆部分的引线框100，主要是包覆部分的第一引脚201、第二引脚202、第三引脚203和第四引脚204及基座205，其包覆方式是至少使基座205的背面和外引脚201b、203b、204b、202b的下表面从塑封体220中予以外露，以及使键合区202a下表面的独立区域202a-2和键合区201a下表面的独立区域201a-2从塑封体220中外露。可选的，第二互联板209的主平板部分209a的上表面也可以从塑封料220中外露出来作为消散热量的一个途径。
前述各实施例中，第三引脚和第四引脚皆设置在基座后侧并分别从基座左右两侧沿与基座后侧边缘长度方向相平行且朝基座左侧和右侧之间的中心线的方向延伸。在另一实施例中，第三引脚和第四引脚分别设置在基座后侧和前侧，并分别从基座左右两侧沿与基座后侧或前侧边缘长度方向相平行且朝基座左侧和右侧之间的中心线的方向延伸（图3F~3G、5D~5E），可以用相同的方法安装。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (14)

1.一种堆叠式双芯片封装，其特征在于，包括：
一引线框，至少包括一基座及分别设置在基座左侧的第一引脚和右侧的第二引脚，以及包括第三、第四引脚，其中，第三、第四引脚两者同时设于基座的后侧或前侧，或一者设于基座后侧而另一者设于基座前侧；
一个以向第三引脚的方向偏移并倒装安装在基座上的第一芯片，其偏移至具有与第三引脚形成交叠的交叠区，其中，设置于第一芯片正面的第一电极上的多个互连结构连接至基座的正面；
一第一互联板，用于连接第一芯片的背部金属层和第一引脚的沿着与基座左侧边缘长度方向相平行的方向延伸的键合区，其包括位于第一芯片之上的一个主平板部分；
一个以向第四引脚的方向偏移并倒装安装在第一互联板的主平板部分上的第二芯片，其偏移至具有与第四引脚形成交叠的交叠区，其中，设置于第二芯片正面的第三电极上的多个互连结构连接至第一互联板的主平板部分的上表面；
一第二互联板，用于连接第二芯片的背部金属层和第二引脚的沿着与基座右侧边缘长度方向相平行的方向延伸的键合区，其包括位于第二芯片之上的一个主平板部分；
其中，第一芯片的交叠区的正面设置有通过互连结构连接到第三引脚上的一个第二电极，及第二芯片的交叠区的正面设置有通过互连结构连接到第四引脚上的一个第四电极。
2.如权利要求1所述的堆叠式双芯片封装，其特征在于，第三、第四引脚各包括一个外引脚和一个从各自的外引脚的顶部沿与基座后侧或前侧边缘长度方向相平行并朝基座左侧和右侧之间的中心线的方向延伸的内引脚，且第三、第四引脚各自的内引脚分别与第一、第二芯片各自的交叠区形成交叠；
其中，第三、第四引脚各自的内引脚的上表面均和基座的正面共面，第一芯片的所述第二电极通过互连结构连接到所述第三引脚的内引脚上，第二芯片的所述第四电极通过一个互连结构连接到所述第四引脚的内引脚上；
并且，设置于第四电极上的互连结构在竖直方向上的长度要大于设置于第三电极上的互连结构的长度。
3.如权利要求1所述的堆叠式双芯片封装，其特征在于，第三、第四引脚各包括一个外引脚和一个从各自的外引脚的顶部沿与基座后侧或前侧边缘长度方向相平行并朝基座左侧和右侧之间的中心线的方向延伸的内引脚；
所述的第三、第四引脚各自的内引脚分别与第一、第二芯片各自的交叠区形成交叠；第一芯片的所述第二电极通过互连结构连接到所述第三引脚的内引脚上，第二芯片的所述第四电极通过一个互连结构连接到所述第四引脚的内引脚上；
其中，第四引脚的外引脚和其内引脚之间形成有高度落差，以使该内引脚的上表面与第一互联板的主平板部分的上表面共面。
4.如权利要求1～3中任意一项所述的堆叠式双芯片封装，其特征在于，在第一芯片的正面覆盖有一层塑封层，该塑封层包覆在设置于第一、第二电极上的互连结构的侧壁的周围，以使互连结构从该塑封层中予以外露。
5.如权利要求1～3中任意一项所述的堆叠式双芯片封装，其特征在于，第一芯片与第四引脚无交叠，第二芯片与第三引脚无交叠。
6.如权利要求3所述的堆叠式双芯片封装，其特征在于，在第二芯片的正面覆盖有一层塑封层，并且该塑封层包覆在设置于第二芯片的第三、第四电极上的各互连结构的侧壁的周围，以使互连结构从该塑封层中予以外露。
7.如权利要求1～3、6中任意一项所述的堆叠式双芯片封装，其特征在于，第一互联板包括一个连接在其主平板部分上并向下倾斜延伸的固持板，该固持板的前端嵌入设置于第一引脚的键合区的上表面上的一个竖截面呈V形的长条状凹槽内；以及
第二互联板包括一个连接在其主平板部分上并向下倾斜延伸的固持板，该固持板的前端嵌入设置于第二引脚的键合区的上表面上的一个竖截面呈V形的长条状凹槽内。
8.如权利要求1～3、6中任意一项所述的堆叠式双芯片封装，其特征在于，还包括一塑封体，用于包覆第一、第二芯片及第一、第二互联板和各互连结构，并包覆部分的引线框，其包覆方式至少使基座的底面和第二互联板的主平板部分的上表面均从塑封体中予以外露。
9.一种堆叠式双芯片封装的制备方法，其特征在于，包括以下步骤：
提供一引线框，至少包括一基座及分别设置在基座左侧的第一引脚和右侧的第二引脚，以及包括第三、第四引脚，其中，第三、第四引脚两者同时设于基座的后侧或前侧，或一者设于基座后侧而另一者设于基座前侧；
将一第一芯片以向第三引脚的方向偏移的方式来倒装安装在基座上，使第一芯片具有与第三引脚形成交叠的交叠区，并使设置于第一芯片正面的第一电极上的多个互连结构连接至基座的正面，以及使设置于交叠区的正面的一个第二电极通过一个互连结构连接至第三引脚上；
利用一第一互联板来连接第一芯片的背部金属层和第一引脚的沿着与基座左侧边缘长度方向相平行的方向延伸的键合区，其包括位于第一芯片之上的一个主平板部分；
将一第二芯片以向第四引脚的方向偏移的方式来倒装安装在第一互联板的主平板部分上，使第二芯片具有与第四引脚形成交叠的交叠区，并使设置于第二芯片正面的第三电极上的多个互连结构连接至第一互联板的主平板部分的上表面，以及使设置于交叠区的正面的第四电极通过一个互连结构连接至第四引脚上；
利用一第二互联板来连接第二芯片的背部金属层和第二引脚的沿着与基座右侧边缘长度方向相平行的方向延伸的键合区，其包括位于第二芯片之上的一个主平板部分。
10.如权利要求9所述的方法，其特征在于，第三引脚包括一个外引脚和从该外引脚的顶部沿与基座后侧边缘长度方向相平行并朝基座左侧和右侧之间的中心线的方向延伸的一个内引脚，用于与第一芯片的交叠区形成交叠；及
第四引脚包括一个外引脚和从该外引脚顶部沿与基座后侧或前侧边缘长度方向相平行并朝基座左侧和右侧之间的中心线的方向延伸的一个内引脚，用于与第二芯片的交叠区形成交叠；
其中，第三、第四引脚各自的内引脚的上表面和基座的正面共面，在第一芯片倒装安装的步骤中，使第一芯片的交叠部分的正面所设置的一个第二电极通过一个互连结构连接到所述第三引脚的内引脚上，在实施第二芯片的倒装安装之前，先在第二芯片的第三、第四电极上分别键合互连结构，其中，键合在第四电极上的一个互连结构在竖直方向上的长度大于键合在第三电极上的各互连结构的长度。
11.如权利要求10所述的方法，其特征在于，在第二芯片倒装安装的步骤中，使设置于第二芯片的第四电极上的长度较长的互连结构抵压在第四引脚的内引脚上并与之焊接在一起。
12.如权利要求10所述的方法，其特征在于，在第四电极上形成互连结构的步骤包括：在第四电极上由下至上依次堆叠并键合一系列焊球，以形成冰糖葫芦串状的一个长度较长的互连结构。
13.如权利要求9所述的方法，其特征在于，第三引脚包括一个外引脚和一个从该外引脚的顶部沿平行于基座后侧边缘长度方向并朝基座左侧和右侧之间的中心线的方向延伸的内引脚，用于与第一芯片的交叠区形成交叠，在第一芯片倒装安装的步骤中，使第一芯片的交叠部分的正面所设置的一个第二电极通过一个互连结构连接到所述第三引脚的内引脚上；及
第四引脚包括一个外引脚和一个与该外引脚形成高度落差的内引脚，该内引脚沿平行于基座后侧或前侧边缘长度方向并朝基座左侧和右侧之间的中心线的方向延伸并且该内引脚的上表面与第一互联板的主平板部分的上表面共面，用于与第二芯片的交叠区形成交叠，在第二芯片的倒装安装步骤中，使第二芯片的交叠区的正面的一个第三电极上设置的一个互连结构连接至所述第四引脚的内引脚上。
14.如权利要求9～13中任意一项所述的方法，其特征在于，还包括形成一塑封体的步骤，用于包覆第一、第二芯片及第一、第二互联板和互连结构，并包覆部分的引线框，其包覆方式至少使所述基座的底面和第二互联板的主平板部分的上表面分别从塑封体中予以外露。
CN201210563364.1A 2012-12-21 2012-12-21 堆叠式双芯片封装结构及其制备方法 Active CN103887292B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210563364.1A CN103887292B (zh) 2012-12-21 2012-12-21 堆叠式双芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210563364.1A CN103887292B (zh) 2012-12-21 2012-12-21 堆叠式双芯片封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN103887292A CN103887292A (zh) 2014-06-25
CN103887292B true CN103887292B (zh) 2016-08-03

Family

ID=50956118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210563364.1A Active CN103887292B (zh) 2012-12-21 2012-12-21 堆叠式双芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN103887292B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016174698A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール
CN106298724B (zh) * 2015-06-25 2019-05-10 台达电子工业股份有限公司 塑封型功率模块
CN105047641A (zh) * 2015-08-12 2015-11-11 深圳市槟城电子有限公司 一种半导体芯片集成元件
CN108258912B (zh) * 2015-09-11 2020-04-28 万国半导体(开曼)股份有限公司 脉冲变压器
US11676756B2 (en) 2019-01-07 2023-06-13 Delta Electronics (Shanghai) Co., Ltd. Coupled inductor and power supply module
US11316438B2 (en) 2019-01-07 2022-04-26 Delta Eletronics (Shanghai) Co., Ltd. Power supply module and manufacture method for same
CN111415908B (zh) * 2019-01-07 2022-02-22 台达电子企业管理（上海）有限公司 电源模块、芯片嵌入式封装模块及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140926A (zh) * 2006-09-07 2008-03-12 万国半导体股份有限公司 层迭式双金属氧化物半导体场效应晶体管包

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007012154B4 (de) * 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140926A (zh) * 2006-09-07 2008-03-12 万国半导体股份有限公司 层迭式双金属氧化物半导体场效应晶体管包

Also Published As

Publication number Publication date
CN103887292A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
US9184117B2 (en) Stacked dual-chip packaging structure and preparation method thereof
CN102903692B (zh) 应用双层引线框架的堆叠式功率半导体器件及其制备方法
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
TWI495082B (zh) 多層半導體封裝
US20120299119A1 (en) Stacked power semiconductor device using dual lead frame and manufacturing method
CN102347299A (zh) 晶圆级芯片尺寸封装
TWI376778B (en) Package and fabricating method thereof
CN103295989B (zh) 倒装芯片封装
CN103545268B (zh) 底部源极的功率器件及制备方法
CN104701272B (zh) 一种芯片封装组件及其制造方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN101131978A (zh) 集成电路封装构造及其使用的多层导线架
CN100521195C (zh) 半导体装置
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
TW201306206A (zh) 應用雙層引線框架的堆疊式功率半導體裝置及其製備方法
TWI545703B (zh) 堆疊式雙晶片封裝結構及其製備方法
CN107611098A (zh) 电子封装件及其制法
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
TW201347139A (zh) 半導體封裝件及其製法
CN104299955B (zh) 一种方形扁平无引脚封装
CN104716129B (zh) 集成堆叠式多芯片的半导体器件及其制备方法
CN217444382U (zh) 半导体封装框架及结构
CN213401176U (zh) 一种焊接牢固的贴片式半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200527

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right