CN217444382U - 半导体封装框架及结构 - Google Patents
半导体封装框架及结构 Download PDFInfo
- Publication number
- CN217444382U CN217444382U CN202221267194.8U CN202221267194U CN217444382U CN 217444382 U CN217444382 U CN 217444382U CN 202221267194 U CN202221267194 U CN 202221267194U CN 217444382 U CN217444382 U CN 217444382U
- Authority
- CN
- China
- Prior art keywords
- frame
- semiconductor package
- overflow
- flow
- frame body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型提供一种半导体封装框架及结构。半导体封装框架包括框架本体以及位于框架本体上的溢流槽和阻流结构，框架本体上设置有用于焊接芯片的焊接区，溢流槽间隔设置于焊接区的外侧，阻流结构邻接于溢流槽背离焊接区的一端，且阻流结构的上表面高于框架本体的上表面。采用本实用新型提供的半导体封装框架并利用锡膏焊接芯片时，焊接过程中熔融的多余锡膏料会向外流到溢流槽中，并被阻流结构阻挡其继续外溢，使得锡膏的溢流范围被控制在溢流槽和焊接区之间，由此可以有效缩减芯片到框架边缘的距离，有助于封装器件的进一步小型化，同时有效避免锡膏外溢导致的污染，可以有效降低封装风险。
Description
技术领域
本实用新型涉及半导体封装技术领域，特别是涉及一种半导体封装框架及结构。
背景技术
焊片(die bond)又称固晶、粘晶，是指将芯片焊接到框架上的工艺，是集成电路封装中的一道重要工序。焊片工艺有多种，其中，锡膏焊接是其中常见的一种。锡膏焊接是指将焊锡膏熔化，其合金成分冷却凝固后在元器件与印制电路板之间形成焊点而实现电连接的技术。
随着半导体技术的飞速发展，器件特征尺寸日益缩小而器件集成度日益提高，使得封装时的可用空间越来越小，在利用锡膏焊接将芯片焊接到现有的框架上时，熔化的锡膏溢出的范围较大，使得芯片到框架边缘需要预留的距离增大，限制了封装尺寸的进一步缩小。此外，溢料还会导致芯片污染等不良，给后续工艺带来极大隐患。
实用新型内容
鉴于以上现有技术的缺点，本实用新型的目的在于提供一种半导体封装框架及结构，用于解决现有技术中，利用锡膏焊接将芯片焊接到现有的框架上时，熔化的锡膏溢出的范围较大，使得芯片到框架边缘需要预留的距离增大，限制了封装尺寸的进一步缩小，且溢料还会导致芯片污染等不良，给后续工艺带来极大隐患等问题。
为实现上述目的及其他相关目的，本实用新型提供一种半导体封装框架，半导体封装框架包括框架本体以及位于框架本体上的溢流槽和阻流结构，框架本体上设置有用于焊接芯片的焊接区，溢流槽间隔设置于焊接区的外侧，阻流结构邻接于溢流槽背离焊接区的一端，且阻流结构的上表面高于框架本体的上表面。
可选地，阻流结构的上表面不高于芯片的上表面。
可选地，阻流结构的长度不小于与其邻接的溢流槽的长度。
可选地，溢流槽分布于焊接区的四周。
可选地，溢流槽的宽度为150μm-200μm，溢流槽与焊接区的间距为100μm-150μm。
可选地，阻流结构和框架本体的材质相同。
可选地，阻流结构和框架本体为一体连接。
可选地，阻流结构的截面结构包括三角形和梯形中的任意一种，溢流槽的上部开口面积大于下部开口面积。
可选地，半导体封装框架还包括多个管脚，多个管脚与框架本体连接，且位于溢流槽的外侧。
本实用新还提供一种半导体封装结构，半导体封装结构包括芯片及如上述任一方案中的半导体封装框架，芯片通过焊料层固定于半导体封装框架的焊接区。
可选地，焊料层包括锡膏层。
如上，本实用新型的半导体封装框架及结构，具有以下有益效果：采用本实用新型提供的半导体封装框架并利用锡膏焊接芯片时，焊接过程中熔融的多余锡膏料会向外流到溢流槽中，并被阻流结构阻挡其继续外溢，使得锡膏的溢流范围被控制在溢流槽和焊接区之间，由此可以有效缩减芯片到框架边缘的距离，有助于封装器件的进一步小型化，同时有效避免锡膏外溢导致的污染，可以有效降低封装风险。
附图说明
图1显示为本实用新型提供的半导体封装框架的例示性俯视结构示意图。
图2显示为本实用新型提供的半导体封装框架的例示性剖面结构示意图。
图3显示为本实用新型提供的半导体封装框架的另一例示性俯视结构示意图。
图4显示为采用焊料层将芯片固定于本实用新型提供的半导体封装框架后的示意图。
图5和图6显示为本实用新型提供的封装框架于制备过程的各步骤中所呈现出的剖面结构示意图。
组件标号说明
11 框架本体
12 溢流槽
13 阻流结构
131 第一侧面
132 第二侧面
14 焊接区
15 芯片
16 管脚
17 焊料层
18 框架基底
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。如在详述本实用新型实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且示意图只是示例，其在此不应限制本实用新型保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个组件或特征与其他组件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为使图示尽量简洁，各附图中并未对所有的结构全部标示。
现有的半导体封装框架用于固定芯片的焊接区与其周边均为平坦表面，在利用诸如锡膏焊接方式将芯片焊接固定于封装框架的焊接区的过程中，熔化的锡膏容易向外溢流而漫延到封装框架边缘，导致封装治具以及封装框架上其他结构，尤其是芯片以及其他导电结构的污染，容易导致短路危险。为解决此类问题，现有的一种方法是增大焊接区(也即芯片边缘)到封装框架边缘的尺寸，但这会导致封装框架体积增大，限制了封装尺寸的进一步缩小。对此，本申请的发明人经长期研究，提出了一种改善方案。
请参阅图1至图6。
具体地，如图1至图3所示，本实用新型提供一种半导体封装框架，半导体封装框架包括框架本体11以及位于框架本体11上的溢流槽12和阻流结构13，框架本体11上设置有用于焊接芯片15的焊接区14，焊接区14的尺寸与待焊接的芯片15尺寸相匹配，通常略大于芯片15尺寸，且焊接区14可以为单个或两个以上，当焊接区14为两个以上时，相邻的焊接区14之间通常设置有间距；溢流槽12间隔设置于焊接区14的外侧(即焊接区14与溢流槽12之间具有间距)，于一实施例中，溢流槽12可以与焊接区14的一侧边平行，即溢流槽12为直线型槽，和焊接区14的一侧边往同一方向延伸，溢流槽12的长度较佳地为不短于与其平行的焊接区14的边长。于一实施例中，溢流槽12可以为蛇形曲线槽，或是不规则曲线槽，阻流结构13与溢流槽12邻接的一面可以以和溢流槽12一致的蛇形曲线或不规则曲线方式延伸，另一面可以以蛇形曲线或不规则曲线方式延伸，也可以为直线延伸，即阻流结构13可以是一种两面对称的结构，也可以是非对称的。
阻流结构13邻接于溢流槽12背离焊接区14的一端，且阻流结构13的上表面高于框架本体11的上表面，阻流结构13的延伸长度较佳地为不小于与其邻接的溢流槽12的延伸长度，例如可以与溢流槽12的长度相同或略长于溢流槽12，且阻流结构13还可以延伸到溢流槽12的侧面而对溢流槽12形成三面包围。
阻流结构13的高度可以根据封装需要设置，但在较佳的示例中，其上表面通常不高于芯片15的上表面，以免对后续的工艺，例如对后续的焊线工艺造成不良影响。阻流结构13可以为任何适宜的可以阻挡液体流动的结构，但为尽量缩小封装尺寸，阻流结构13较佳地为上部表面积小于下部表面积的结构，例如截面结构为三角形或梯形，即阻流结构13至少有一个侧面为斜面，比如参考图2中所示，阻流结构的横截面为三角形，因而其与溢流槽12邻接的第一侧面131和背离溢流槽12的第二侧面132都沿与水平面呈一锐角的方向倾斜向上延伸而交汇在顶点处，形成横截面为三角形的阻流结构13，以在确保阻流结构13能稳固于框架本体11上的情况下，使其所占空间尽量减小。
阻流结构13的材质可以根据需要选择，较佳地为与框架本体11的材质相同，以避免不同材质因应力分布和热膨胀等差异导致的界面粘结力下降。阻流结构13可以通过沉积工艺，例如通过电镀工艺形成于框架本体11上，但在一优选示例中，其通过刻蚀和/或冲压工艺形成，因而阻流结构13与框架本体11为一体连接，使得两者的连接更为稳固。例如在一示例中，框架本体11为铜框架，相应地阻流结构13为由铜材质形成的位于框架本体11表面的凸起结构。
溢流槽12可以为单条或多条，具体可以根据框架本体11上的空间而定。例如在一示例中，溢流槽12为两个(参考前述图1和2所示)，两个溢流槽12对称分布于焊接区14的相对两侧。而在空间允许的情况下，溢流槽12可以分布于焊接区14的四周，例如为4个独立的溢流槽12，或者周向上的溢流槽12相互连通而形成类似图3所示的回字形结构，而各方向上的溢流槽12的宽度和深度，以及各方向上的阻流结构13的高度等参数并不要求严格一致，而是可以根据各方向的空间而定，焊接区14位于其中间，且图3中所示的半导体封装框架的阻流结构12的横截面为上窄下宽的梯形。溢流槽12的宽度、深度及长度等参数可以根据需要，例如根据锡膏焊接工艺参数而定，但较佳地，溢流槽12的深度不超过框架本体11厚度的二分之一。于一实施例中，溢流槽12的宽度可以为150μm-200μm，例如为150μm，200μm或这区间的任意值，可以为200μm(包括端点值，本说明书中在涉及数值范围的描述时，如无特殊说明，均包括端点值)，溢流槽12与焊接区14的间距为100μm-150μm时(可以为150μm)，能满足大部分的封装需求。溢流槽12较佳地为上部开口面积大于下部开口面积的结构，例如其横截面为梯形，使得其侧面呈现为斜面，以使溢流的焊料能更顺利流入其中，或者其也可以为U型槽或其他不规则形状。当溢流槽12采用上下开口尺寸不一致的结构时，前述的参数一般指溢流槽12宽度的最大值和深度的最大值。
于一实施例中，为便于芯片15的电性引出，半导体封装框架还包括多个管脚16，多个管脚16与框架本体11连接，且位于溢流槽12的外侧，管脚16通常显露于封装框架的边缘。
参考图4所示，采用本实用新型提供的半导体封装框架并利用锡膏焊接芯片15时，焊接过程中熔融的多余锡膏料会向外流到溢流槽12中，并被阻流结构13阻挡其继续外溢，使得锡膏的溢流范围被控制在溢流槽12和焊接区14之间，由此可以有效缩减芯片到框架边缘的距离，有助于封装器件的进一步小型化，同时有效避免锡膏外溢导致的污染，可以有效降低封装风险。
本实用新型提供的半导体封装框架的一例示性制备过程为，参考图5所示，先提供一相对较厚的框架基底18，框架基底18上可以事先制备有管脚等结构，当然，管脚也可以在后续步骤中形成，然后对框架基底18进行光刻刻蚀或激光刻蚀，以形成焊接区14及位于焊接区14外围的阻流结构13，得到的结构如图6所示，之后采用冲压(当然也可以继续采用光刻刻蚀)形成与阻流结构13相邻接的溢流槽，最终得到如图1至图3所示的结构。
可继续参考图4所示，本实用新型还提供一种半导体封装结构，半导体封装结构包括芯片15及如上述任一方案中的半导体封装框架，芯片15通过焊料层17固定于半导体封装框架的焊接区14。对半导体封装框架的详细介绍还请参考前述内容，出于简洁的目的不赘述。芯片15可以为有源和/或无源器件，其数量可以为单个或多个，当为多个时，多个芯片15可以在同一水平面上间隔设置，也可以上下堆叠，且芯片15通常与半导体封装框架的管脚电连接。焊料层17包括但不仅限于锡膏层，例如还可以为导电银浆等在焊接过程中呈现为液态的材料。由于采用本实用新型提供的半导体封装框架，因此焊接过程中，多余的焊料会由于阻流结构的阻挡而只能溢流到溢流槽中，避免焊料溢流范围扩大，有助封装器件尺寸的缩小和避免芯片污染。
综上，本实用新型提供一种半导体封装框架及结构。半导体封装框架包括框架本体以及位于框架本体上的溢流槽和阻流结构，框架本体上设置有用于焊接芯片的焊接区，溢流槽间隔设置于焊接区的外侧，阻流结构邻接于溢流槽背离焊接区的一端，且阻流结构的上表面高于框架本体的上表面。采用本实用新型提供的半导体封装框架并利用锡膏焊接芯片时，焊接过程中熔融的多余锡膏料会向外流到溢流槽中，并被阻流结构阻挡其继续外溢，使得锡膏的溢流范围被控制在溢流槽和焊接区之间，由此可以有效缩减芯片到框架边缘的距离，有助于封装器件的进一步小型化，同时有效避免锡膏外溢导致的污染，可以有效降低封装风险。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (10)
1.一种半导体封装框架，其特征在于，所述半导体封装框架包括框架本体以及位于框架本体上的溢流槽和阻流结构，所述框架本体上设置有用于焊接芯片的焊接区，所述溢流槽间隔设置于所述焊接区的外侧，所述阻流结构邻接于所述溢流槽背离所述焊接区的一端，且所述阻流结构的上表面高于所述框架本体的上表面。
2.根据权利要求1所述的半导体封装框架，其特征在于，所述阻流结构的上表面不高于芯片的上表面，阻流结构的长度不小于与其邻接的溢流槽的长度。
3.根据权利要求1所述的半导体封装框架，其特征在于，所述溢流槽分布于焊接区的四周。
4.根据权利要求1所述的半导体封装框架，其特征在于，所述溢流槽的宽度为150μm-200μm，所述溢流槽与焊接区的间距为100μm-150μm。
5.根据权利要求1所述的半导体封装框架，其特征在于，所述阻流结构和所述框架本体的材质相同。
6.根据权利要求1所述的半导体封装框架，其特征在于，所述阻流结构和所述框架本体为一体连接。
7.根据权利要求1所述的半导体封装框架，其特征在于，所述阻流结构的截面结构包括三角形和梯形中的任意一种，所述溢流槽的上部开口面积大于下部开口面积。
8.根据权利要求1所述的半导体封装框架，其特征在于，所述半导体封装框架还包括多个管脚，多个管脚与所述框架本体连接，且位于溢流槽的外侧。
9.一种半导体封装结构，其特征在于，所述半导体封装结构包括芯片及如权利要求1-8任一项所述的半导体封装框架，所述芯片通过焊料层固定于所述半导体封装框架的焊接区。
10.根据权利要求9所述的半导体封装结构，其特征在于，所述焊料层包括锡膏层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221267194.8U CN217444382U (zh) | 2022-05-24 | 2022-05-24 | 半导体封装框架及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221267194.8U CN217444382U (zh) | 2022-05-24 | 2022-05-24 | 半导体封装框架及结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217444382U true CN217444382U (zh) | 2022-09-16 |
Family
ID=83221988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221267194.8U Active CN217444382U (zh) | 2022-05-24 | 2022-05-24 | 半导体封装框架及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217444382U (zh) |
-
2022
- 2022-05-24 CN CN202221267194.8U patent/CN217444382U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978510B2 (ja) | 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法 | |
| TWI496262B (zh) | 多導線架封裝 | |
| JP4002476B2 (ja) | 半導体装置 | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| CN103887292B (zh) | 堆叠式双芯片封装结构及其制备方法 | |
| CN110783304A (zh) | 解决5G GaN芯片焊接高可靠性要求的封装焊接结构 | |
| CN112701087A (zh) | 一种封装结构及封装方法 | |
| EP4044224B1 (en) | Electronic component package body, electronic component assembly structure, and electronic device | |
| US20180005923A1 (en) | Semiconductor device | |
| CN103137581B (zh) | 具有导电凸块的半导体装置、封装结构及制法 | |
| CN217444382U (zh) | 半导体封装框架及结构 | |
| CN115995433B (zh) | 功率半导体器件封装结构及其制备方法 | |
| JP4547252B2 (ja) | 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法 | |
| JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| US6111309A (en) | Semiconductor device | |
| CN211929480U (zh) | 封装结构 | |
| CN204927275U (zh) | 一种低成本的硅基模块的封装结构 | |
| CN115000023A (zh) | 具有焊料停止结构的衬底、其制造方法、以及电子器件 | |
| CN209880583U (zh) | 半导体封装结构 | |
| CN110610916B (zh) | 封装结构 | |
| JP7312814B2 (ja) | 電子装置および電子装置の製造方法 | |
| CN104716129B (zh) | 集成堆叠式多芯片的半导体器件及其制备方法 | |
| CN213042906U (zh) | 半导体封装结构 | |
| JP6619119B1 (ja) | 半導体装置 | |
| JP3410199B2 (ja) | 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |