CN209880583U - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN209880583U
CN209880583U CN201921034849.5U CN201921034849U CN209880583U CN 209880583 U CN209880583 U CN 209880583U CN 201921034849 U CN201921034849 U CN 201921034849U CN 209880583 U CN209880583 U CN 209880583U
Authority
CN
China
Prior art keywords
layer
heat
package
chip
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921034849.5U
Other languages
English (en)
Inventor
蔡汉龙
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Zhongxin Changdian Semiconductor (jiangyin) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongxin Changdian Semiconductor (jiangyin) Co Ltd filed Critical Zhongxin Changdian Semiconductor (jiangyin) Co Ltd
Priority to CN201921034849.5U priority Critical patent/CN209880583U/zh
Application granted granted Critical
Publication of CN209880583U publication Critical patent/CN209880583U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供一种半导体封装结构。半导体封装结构包括:第一封装体,第一封装体包括第一封装基板、第一芯片、第一塑封层、第一导热胶层、第一导热引线及第一散热层;第二封装体,位于第一封装体的上方,第二封装体包括第二封装基板、第二芯片、第二塑封层、第二导热胶层、第二导热引线及第二散热层;第三封装体,位于第二封装体的上方;第三封装体包括第三封装基板、第三芯片及第三塑封层。本实用新型的半导体封装结构在位于叠层封装结构中间的芯片外围设置散热层以改善叠层封装结构的散热,同时通过导热引线将芯片散发的热量传导到散热层,有助于芯片的快速散热,可防止因散热不佳导致的器件翘曲,有助于提高器件性能。

Description

半导体封装结构
技术领域
本实用新型涉及半导体封装技术领域,特别是涉及一种半导体封装结构。
背景技术
随着电子信息技术的飞速发展以及人们消费水平的不断提升,单个电子设备的功能日益多元化和尺寸日益小型化,使得在电子设备的内部结构中,芯片及功能元器件的密集度不断增加而器件关键尺寸(Critical Dimension,即线宽)不断较小,这给半导体封装行业带来极大挑战。
为了满足器件集成度日益增加的需要,各种封装技术层出不穷,这其中,叠层封装(package-on-package,简称PoP封装)技术备受瞩目。叠层封装顾名思义就是将多个芯片上下堆叠进行封装,目前最多的堆叠层次可达8层以上。但叠层封装在帮助提高封装器件集成度的同时也存在着很多问题亟待解决,尤其以散热问题最为突出。由于叠层封装将多个芯片封装在一起,芯片,尤其是位于封装结构中间的芯片,以及芯片之间的导线在工作过程中释放出大量的热量,这些热量如果不能及时发散出去,不仅会导致器件的翘曲变形,同时会导致器件的性能下降乃至完全失效,甚至可能引发器件短路,造成严重的生产事故。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种半导体封装结构,用于解决现有技术中的叠层封装结构存在的散热效果不佳导致器件翘曲变形以及性能下降等问题。
为实现上述目的及其他相关目的,本实用新型提供一种半导体封装结构,所述半导体封装结构包括:第一封装体,所述第一封装体包括第一封装基板、第一芯片、第一塑封层、第一导热胶层、第一导热引线及第一散热层;所述第一芯片键合于所述第一封装基板的上表面;所述第一塑封层位于所述第一封装基板和所述第一芯片的上表面,且将所述第一芯片塑封;所述第一导热胶层位于所述第一塑封层的侧壁;所述第一导热引线位于所述第一塑封层内,且两端分别与所述第一芯片和所述第一导热胶层相连接;所述第一散热层位于所述第一导热胶层远离所述第一塑封层的侧壁表面;第二封装体,位于所述第一封装体的上方;所述第二封装体包括第二封装基板、第二芯片、第二塑封层、第二导热胶层、第二导热引线及第二散热层;所述第二封装基板位于所述第一塑封层的上方;所述第二芯片键合于所述第二封装基板的上表面;所述第二塑封层位于所述第二封装基板和所述第二芯片的上表面,且将所述第二芯片塑封;所述第二导热胶层位于所述第二塑封层的侧壁;所述第二导热引线位于所述第二塑封层内,且两端分别与所述第二芯片和所述第二导热胶层相连接;所述第二散热层位于所述第二导热胶层远离所述第二塑封层的侧壁表面;第三封装体,位于所述第二封装体的上方;所述第三封装体包括第三封装基板、第三芯片及第三塑封层;所述第三封装基板位于所述第二塑封层的上方;所述第三芯片键合于所述第三封装基板的上表面;所述第三塑封层位于所述第三封装基板和所述第三芯片的上表面,且将所述第三芯片塑封。
可选地,所述第一芯片通过第一键合引线键合于所述第一封装基板的上表面,所述第二芯片通过第二键合引线键合于所述第二封装基板的上表面,所述第一键合引线、第二键合引线、第一导热引线和第二导热引线的材料均相同。
可选地,所述第一导热胶层与所述第二导热胶层相接触,所述第一散热层与所述第二散热层相接触。
可选地,所述第一散热层和所述第二散热层均包括金属主体层和位于所述金属主体层表面的镀膜层。
可选地,所述第三塑封层的厚度大于所述第一塑封层和所述第二塑封层的厚度。
可选地,所述半导体封装结构还包括焊球凸块及底部填充层,均位于所述第一封装基板的下表面;所述焊球凸块被所述底部填充层部分包覆。
可选地,所述半导体封装结构还包括多个电连接结构,所述多个电连接结构分布于所述第一塑封层和所述第二塑封层内,以将所述第一封装体、第二封装体及第三封装体电连接。
可选地,所述半导体封装结构还包括第三导热胶层、第三导热引线及第三散热层;所述第三导热胶层位于所述第三塑封层的上表面;所述第三导热引线位于所述第三塑封层内,且两端分别与所述第三芯片及所述第三导热胶层相连接;所述第三散热层位于所述第三导热胶层远离所述第三塑封层的表面。
可选地,所述第三散热层沿所述第三导热胶层的侧壁向下延伸至与所述第二散热层相接触。
可选地,所述第一导热胶层、第二导热胶层及第三导热胶层均为导电银胶层。
如上所述,本实用新型的半导体封装结构,具有以下有益效果:本实用新型的半导体封装结构在位于叠层封装结构中间的芯片外围设置散热层以改善叠层封装结构的散热,同时通过导热引线将芯片散发的热量传导到散热层,有助于芯片的快速散热,可防止因散热不佳导致的器件翘曲,有助于提高半导体封装结构的性能。
附图说明
图1a至图1c显示为本实用新型实施例一的半导体封装结构的截面结构示意图。
图2a和图2b显示为本实用新型实施例二的半导体封装结构的截面结构示意图。
图3显示为本实用新型实施例一的半导体封装结构的制备方法流程图。
图4至图8显示为依图3的制备方法形成第一封装体的各步骤所得结构的截面结构示意图。
元件标号说明
1 第一封装体
11 第一封装基板
12 第一芯片
13 第一塑封层
14 第一导热胶层
15 第一导热引线
16 第一散热层
17 第一电连接结构
18 第一键合引线
2 第二封装体
21 第二封装基板
22 第二芯片
23 第二塑封层
24 第二导热胶层
25 第二导热引线
26 第二散热层
27 第二电连接结构
28 第二键合引线
3 第三封装体
31 第三封装基板
32 第三芯片
33 第三塑封层
34 第三导热胶层
35 第三导热引线
36 第三散热层
37 第三电连接结构
38 第三键合引线
4 焊球凸块
5 底部填充层
S1~S4 步骤
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,其组件布局型态也可能更为复杂,且本实施例中的“上”,“下”并不具有严格的限定意义而只是为了描述的简便。
实施例一
如图1a至图1c所示,本实用新型提供一种半导体封装结构,所述半导体封装结构包括:第一封装体1,所述第一封装体1包括第一封装基板11、第一芯片12、第一塑封层13、第一导热胶层14、第一导热引线15及第一散热层16;所述第一芯片12键合于所述第一封装基板11的上表面;所述第一塑封层13位于所述第一封装基板11和所述第一芯片12的上表面,且将所述第一芯片12塑封;所述第一导热胶层14位于所述第一塑封层13的侧壁;所述第一导热引线15位于所述第一塑封层13内,且两端分别与所述第一芯片12和所述第一导热胶层14相连接;所述第一散热层16位于所述第一导热胶层14远离所述第一塑封层13的侧壁表面;第二封装体2,位于所述第一封装体1的上方;所述第二封装体2包括第二封装基板21、第二芯片22、第二塑封层23、第二导热胶层24、第二导热引线25及第二散热层26;所述第二封装基板21位于所述第一塑封层13的上方;所述第二芯片22键合于所述第二封装基板21的上表面;所述第二塑封层23位于所述第二封装基板21和所述第二芯片22的上表面,且将所述第二芯片22塑封;所述第二导热胶层24位于所述第二塑封层23的侧壁;所述第二导热引线25位于所述第二塑封层23内,且两端分别与所述第二芯片22和所述第二导热胶层24相连接;所述第二散热层26位于所述第二导热胶层24远离所述第二塑封层23的侧壁表面;第三封装体3,位于所述第二封装体2的上方;所述第三封装体3包括第三封装基板31、第三芯片32及第三塑封层33;所述第三封装基板31位于所述第二塑封层23的上方;所述第三芯片32键合于所述第三封装基板31的上表面;所述第三塑封层33位于所述第三封装基板31和所述第三芯片32的上表面,且将所述第三芯片32塑封。本实用新型的半导体封装结构在位于叠层封装结构中间的芯片外围设置散热层以改善叠层封装结构的散热,同时通过导热引线将芯片散发的热量传导到散热层,有助于芯片的快速散热,可防止因散热不佳导致的器件翘曲,有助于提高半导体封装结构的性能。
所述第一封装基板11的材料根据不同的需要可以为硅、玻璃、氧化硅、陶瓷、聚合物等非金属材料,也可以是诸如铜之类的金属材料(比如为铜材质的引线框架),还可以是两种以上的复合材料(比如为PCB板或柔性线路板),其形状可以为圆形、方形或其它任意所需形状,其表面积以能承载后续结构为准。本实施例中,为后续封装需要,所述第一封装基板11的表面积大于所述第一芯片12的表面积,比如所述第一封装基板11的表面积为所述第一芯片12表面积的1.1~2倍。
所述第一芯片12、第二芯片22和第三芯片32可以包括各类有源或无源元件,其数量可以是一个或多个,当同一封装体内的芯片为多个时,多个芯片可以上下叠置或在同一平面上间隔分布。且本实施例中,作为示例,所述第一芯片12通过第一键合引线18键合于所述第一封装基板11的上表面,即所述第一键合引线18两端分别与所述第一封装基板11和所述第一芯片12相连接,所述第一芯片12表面可设置有连接焊盘(未图示)与所述第一键合引线18相连接。所述第一键合引线18的材料优选金线,因为金线不仅具有良好的导电性和抗氧化性,而且具有非常好的延展性和易成球等特点,因而有助于提高所述半导体封装结构的性能。当然,在其他示例中,根据不同的需要,所述第一芯片12也可以以其他方式固定于所述第一封装基板11的表面,比如通过焊盘焊接于所述第一封装基板11的表面。
作为示例,所述第一塑封层13的材料可以包括但不仅限于聚酰亚胺、硅胶或环氧树脂等材料中的一种或多种,所述第一塑封层13优选将所述第一封装基板11的上表面完全覆盖。
在一示例中,所述第一键合引线18和所述第一导热引线15的材料相同,比如同为金线,这样所述第一导热引线15可以和所述第一键合引线18在同一工艺中形成,有利于制备工艺的简化。当然,在其他示例中,所述第一导热引线15也可以为其他导热性能良好的金属线,比如铜线、铝线和铜合金线等,本实施例中并不严格限制。通过所述第一导热引线15可以将所述第一芯片12产生的热量快速传导到所述第一导热胶层14并最终通过所述第一散热层16散发出去。所述第一导热引线15和所述第一键合引线18的数量均优选为多根,比如为2根或两根以上,2根或2根以上的所述第一导热引线15优选位于所述第一芯片12的多侧,比如对称分布于所述第一芯片12的两侧,以将所述第一芯片12的散热通过多个方向导出,实现所述第一芯片12的均匀散热,提高所述半导体封装结构的性能。
传统的半导体封装结构中通常使用绝缘材质的导热胶,比如硅胶。本实施例中,所述第一导热胶层14优选具有导电性能的材质,比如导电银胶层,以通过所述第一导热胶层14将所述第一散热层16接地,以使所述第一散热层16在实现散热功能的同时,还能起到电磁屏蔽的作用,提高所述半导体封装结构的性能。
所述第一散热层16可以为任何散热性能良好的材质。本实施例中,作为示例,所述第一散热层16包括金属主体层及位于所述金属主体层表面的镀膜层;所述金属主体层可以为铜层、铝层、不锈钢层、铜合金层或多种金属层的复合层,所述镀膜层可以为镍层、铬层或其他防锈和抗氧化性能良好的涂层;所述镀膜层用于保护所述金属主体层,以防止所述金属主体层被氧化和/或腐蚀而导致的散热性能下降,确保所述第一散热层16的散热性能。所述第一散热层16的表面积通常不小于所述第一塑封层13的侧壁表面积,所述第一散热层16可以是定制的一体型结构以完全覆盖所述第一塑封层13的侧壁。所述第一散热层16远离所述第一塑封层13的侧壁表面可以具有非平坦表面结构,比如为凹凸结构、波纹结构或其他任意的不规则形状,以增加所述第一散热层16的表面积,同时通过非平坦表面结构的设置以避免所述第一散热层16在受热时产生膨胀变形和应力等问题,确保所述半导体封装结构的性能。
作为示例,所述第二芯片22通过第二键合引线28键合于所述第二封装基板21的上表面,所述第三芯片32通过第三键合引线38键合于所述第三封装基板31的上表面;所述第二封装基板21和所述第三封装基板31的材质可以和所述第一封装基板11相同,所述第二键合引线28、第三键合引线38和所述第二导热引线25的材料优选相同且优选和所述第一键合引线18及所述第一导热引线15的材质相同,比如均为金线,数量均优选为2个或2个以上,优选分布位于对应芯片的多个方向上,比如对称分布于对应芯片的两侧,以提高所述半导体封装结构的电性均衡和散热均匀性。
所述第二封装基板21的材质和结构优选与所述第一封装基板11相同;所述第二散热层26和所述第一散热层16的材质和结构优选相同,比如同为金属主体层和镀膜层的复合层且表面具有非平坦表面结构;所述第二导热胶层24和所述第一导热胶层14的材质和结构优选相同,比如同为导电银胶层;所述第二塑封层23、第三塑封层33的材质和结构优选与所述第一塑封层13相同,比如同为聚酰亚胺、硅胶或环氧树脂等材料中的一种或多种,更详细的说明还请请参考前述内容,出于简洁的目的不赘述。
作为示例,所述半导体封装结构还包括第三导热胶层34、第三导热引线35及第三散热层36;所述第三导热胶层34位于所述第三塑封层33的上表面;所述第三导热引线35位于所述第三塑封层33内,且两端分别与所述第三芯片32及所述第三导热胶层34相连接;所述第三散热层36位于所述第三导热胶层34远离所述第三塑封层33的表面;所述第三导热引线35优选和所述第三键合引线38的材质相同,所述第三导热胶层34的材质优选和所述第一导热胶层14和第二导热胶层24的材质相同,所述第三散热层36的材质优选和所述第一散热层16和所述第二散热层26的材质相同。
作为示例,所述半导体封装结构还包括多个电连接结构,比如分布位于所述第一塑封层13内的第一电连接结构17和分布位于所述第二塑封层23内的第二电连接结构27,以将所述第一封装体1、第二封装体2及第三封装体3电连接。如图1a所示,所述第一电连接结构17和所述第二电连接结构27可以为导电插塞,位于对应的塑封层内,则所述第一封装体1可以和所述第二封装体2贴置,即所述第二封装体2位于所述第一封装体1的上表面;所述第二封装体2可以与所述第三封装体3贴置,即所述第三封装体3位于所述第二封装体2的上表面;根据不同的结构,比如根据所述第一封装基板11、第二封装基板21和所述第三封装基板31材质的不同,所述第一电连接结构17可以自所述第一塑封层13向下延伸直至贯穿所述第一封装基板11,所述第二电连接结构27可自所述第二塑封层23向下延伸直至贯穿所述第二封装基板21以将所述第一封装体1和所述第二封装体2电连接;所述第三封装基板31内可设置有第三电连接结构37以与所述第二电连接结构27电连接。这种电连接结构设计有助于提高所述半导体封装结构的稳固性,且有利于其进一步小型化。
如图1b所示,在另一示例中,所述电连接结构除包括导电插塞外,还可以包括位于相邻两个封装体之间的金属焊球(未标示),所述金属焊球和导电插塞相连接,以实现多个封装体之间的电性连接,则相邻的封装体之间可以具有间隙,相连接封装体通过所述金属焊球电连接。这种电连接结构设计有助于在将不同封装体键合时的对准。
如图1c所示,在另一示例中,所述电连接结构同样包括导电插塞和金属焊球,不同于图1b的是,图1b中的金属焊球位于相邻两个封装体之间的间隙中,而本实施例中的金属焊球位于封装体的塑封层内,比如所述第一封装体1和所述第二封装体2之间的金属焊球位于所述第一封装体1的所述第一塑封层13内且暴露于所述第一塑封层13的顶部表面;所述第二封装体2和所述第三封装体3之间的金属焊球位于所述第二塑封层23内且暴露于所述第二塑封层23的顶部表面;所述第二封装体2位于所述第一封装体1的上表面,所述第三封装体3位于所述第二封装体2的上表面;这种结构设置不仅有助于键合对准,同时有助于结构的稳定和小型化。当然,这种结构在制备上相对复杂,比如在对应塑封层内形成对应的金属焊球后需通过表面平坦化以使对应的金属焊球和对应的塑封层上表面相平齐。
作为示例,所述半导体封装结构还具有焊球凸块4,所述焊球凸块4位于所述第一封装基板11的下表面(即与所述第一芯片12所在的表面相对的一面)且与所述电连接结构电性连接,所述焊球凸块4的材料可以包括铜及锡中的至少一种;且所述焊球凸块4还可以通过焊盘(未图示)与所述第一封装基板11相连接;所述焊球凸块4优选为多个,多个所述焊球凸块4间隔分布,以将所述半导体封装结构电性引出。
作为示例,所述半导体封装结构还具有底部填充层5,所述底部填充层5位于所述第一封装基板11的下表面,且将所述焊球凸块4部分包覆,所述焊球凸块4的下表面从所述底部填充层5的表面向外突出;所述底部填充层5的材料可以包括但不限于聚酰亚胺、硅胶及环氧树脂中的一种或多种,形成所述底部填充层5的工艺可以包括但不仅限于喷墨工艺、点胶工艺、压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺中的一种或多种;所述底部填充层5可以保护所述焊球凸块4,同时对所述半导体封装结构起到缓冲保护作用。
本实用新型的半导体封装结构,其散热性能可得到显著改善,由此避免因散热不佳导致的器件翘曲,并由此提升所述半导体封装结构的电性能。
实施例二
如图2a和图2b所示,本实用新型还提供另一种结构的半导体封装结构,本实施例的半导体封装结构与实施例一的半导体封装结构的区别在于:实施例一的半导体封装结构中,其第一导热胶层14和第二导热胶层24彼此间隔,第一散热层16和第二散热层26彼此间隔,这样存在的问题是各结构层缺少其他结构的支撑,在意外撞击的情况下可能会坍塌而影响器件性能;本实施例中,作为示例,所述第一导热胶层14与所述第二导热胶层24相接触,所述第一散热层16与所述第二散热层26相接触,即所述第二散热层26可向下延伸至与所述第一散热层16相接触,所述第二导热胶层24可以向下延伸至与所述第一导热胶层14相接触;或者第一导热胶层14和所述第二导热胶层24可以为一体结构,只是根据其所处的位置不同将其划分为两部分;所述第一散热层16和所述第二散热层26可以为一体结构,只是根据其所处的位置不同将其划分为两部分;在更进一步的示例中,所述第三导热胶层34可以沿所述第三塑封层33的侧壁向下延伸至与所述第二导热胶层24相接触,所述第三散热层36可以沿所述第三导热胶层34的侧壁向下延伸至与所述第二散热层26相接触;所述底部填充层5还可以延伸至所述第一封装基板11的侧壁以与所述第一导热胶层14和所述第一散热层16相接触,或者所述第一散热层16和所述第一导热胶层14可向下延伸至所述第一封装基板11的侧壁表面直至与所述底部填充层5相接触。通过这样的设计,以使所述半导体封装结构更加稳固。除此之外,本实施例的半导体封装结构的其他部分均与实施例一中的半导体封装结构相同,具体请参考前述内容,出于简洁的目的不赘述。
实施例三
如图3所示,本实用新型还提供一种半导体封装结构的制备方法,所述半导体封装结构的制备方法可用于制备如实施例一中所述的半导体封装结构,故前述对所述半导体封装结构的介绍完全适用于此处,出于简洁的目的对相同的内容尽量不赘述;同样地,本制备方法中提及的内容也完全适用于前述的半导体封装结构。
所述半导体封装结构的制备方法包括如下步骤:
S1:形成第一封装体1,所述第一封装体1包括第一封装基板11、第一芯片12、第一塑封层13、第一导热引线15、第一导热胶层14及第一散热层16;所述第一芯片12键合于所述第一封装基板11的上表面;所述第一塑封层13位于所述第一封装基板11和所述第一芯片12的上表面,且将所述第一芯片12塑封;所述第一导热胶层14位于所述第一塑封层13的侧壁;所述第一导热引线15位于所述第一塑封层13内,且两端分别与所述第一芯片12和所述第一导热胶层14相连接;所述第一散热层16位于所述第一导热胶层14远离所述第一塑封层13的侧壁表面;
S1:形成第二封装体2,所述第二封装体2包括第二封装基板21、第二芯片22、第二塑封层23、第二导热引线25、第二导热胶层24及第二散热层26;所述第二芯片22键合于所述第二封装基板21的上表面;所述第二塑封层23位于所述第二封装基板21和所述第二芯片22的上表面,且将所述第二芯片22塑封;所述第二导热胶层24位于所述第二塑封层23的侧壁;所述第二导热引线25位于所述第二塑封层23内,且两端分别与所述第二芯片22和所述第二导热胶层24相连接;所述第二散热层26位于所述第二导热胶层24远离所述第二塑封层23的侧壁表面;
S1:将所述第一封装体1和所述第二封装体2相键合,其中,所述第一封装体1的所述第一塑封层13的上表面和所述第二封装体2的所述第二封装基板21的下表面为键合面;
S1:将键合后得到的结构与第三封装体3相键合;所述第三封装体3包括第三封装基板31、第三芯片32及第三塑封层33,所述第三芯片32键合于所述第三塑封层33的上表面,所述第三塑封层33位于所述第三封装基板31和所述第三芯片32的上表面,且将所述第三芯片32塑封;所述第三封装基板31的下表面和所述第二塑封层23的上表面为键合面。
所述第一封装基板11、第二封装基板21和第三封装基板31的材料可以根据不同的需要选择,比如可以为硅、玻璃、氧化硅、陶瓷、聚合物等非金属材料,也可以是诸如铜之类的金属材料,还可以是两种以上的复合材料,其形状可以为圆形、方形或其它任意所需形状,其表面积以能承载后续结构为准。本实施例中,为后续封装需要,所述第一封装基板11、第二封装基板21及第三封装基板31的表面积大于对应芯片的表面积,比如为对应芯片表面积的1.1~2倍。本实施例中,芯片通过打线工艺(wire bonding),即通过对应的键合引线键合于对应的封装基板上。当然,在其他示例中,芯片可以通过焊块(die bonding)焊接于对应的封装基板上,本实施例中并不严格限制。
作为示例,形成导热引线的工艺同样通过打线工艺,位于同一封装体中的导热引线和对应的键合引线优选在同一工艺中形成,且导热引线和键合引线的材质优选相同,比如同为金线;故同一封装体中的键合引线和所述导热引线可同步形成而无需更换设备和材料,有助于制备工艺的简化。
所述第一塑封层13、第二塑封层23及第三塑封层33的材料可以包括但不限于聚酰亚胺、硅胶及环氧树脂中的一种或多种,形成塑封层的工艺可以包括但不仅限于喷墨工艺、点胶工艺、压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺中的一种或多种。所述第三塑封层33的厚度可以大于所述第一塑封层13的厚度及所述第二塑封层23的厚度,以对所述半导体封装结构形成缓冲保护。
所述第一导热胶层14、第二导热胶层24及第三导热胶层34可以为绝缘材料层,比如为硅胶层;但本实施例中,所述第一导热胶层14、第二导热胶层24及第三导热胶层34优选具有导电功能的材料层,比如导电银胶层,以通过对应的导热胶层将位于同一封装体内的散热层接地,以使散热层在实现散热功能的同时,还能起到电磁屏蔽的作用,提高所述半导体封装结构的性能;形成导热胶层的工艺可以包括但不仅限于喷墨工艺、点胶工艺、压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺中的一种或多种;本实施例中优选喷墨或点胶工艺,从而更容易根据不同封装体的情况灵活调整导热胶层的厚度和形状。尤其是在形成所述第三导热胶层34的过程中,通过喷墨或点胶工艺可以形成表面具有非平坦结构的所述第三导热胶层34,因而后续可以通过物理气相沉积或电镀工艺形成具有非平坦表面结构的所述第三散热层36,以使所述第三散热层36具有更大的散热表面积,可以避免因受热膨胀产生的变形和/或因应力带来的不良影响;同时可以使所述第三导热胶层34和所述第三散热层36贴合地更加紧密。
当然,在其他示例中,所述第三散热层36也可以是预先定制好的散热片,将散热片贴置于所述第三导热胶层34上即形成所述第三散热层36,本实施例中并不严格限制,且散热片的表面积优选略大于所述第三导热胶层34的表面积,因而将所述散热片贴置于所述第三导热胶层34上后,可将所述散热片的边缘沿所述第三导热胶层34的侧壁向下弯折直至覆盖所述第三塑封层33的部分侧壁,以使所述散热片和所述第三导热胶层34贴置更加紧密牢固,并给所述半导体封装结构提供侧面上的散热通道,进一步提升所述半导体封装结构的性能。所述第一散热层16和所述第二散热层26优选为定制的金属散热片,比如为方形中空框架结构的散热片,以分别将所述第一导热胶层14和所述第二导热胶层24的外围全部包覆,给对应的封装体提供一个周向上全方位的散热通道,提高所述半导体封装结构的性能。
作为示例,形成所述第一封装体1的过程包括:提供所述第一封装基板11,将所述第一芯片12通过第一键合引线18键合于所述第一封装基板11的上表面,并形成所述第一导热引线15,所述第一导热引线15一端与所述第一芯片12相连接,另一端延伸至与所述第一封装基板11的表面相接合,所述第一导热引线15的最大高度大于所述第一键合引线18的高度且所述第一导热引线15与所述第一封装基板11的接合点位于所述第一键合引线18远离所述第一芯片12的一端,具体如图4所示;于所述第一封装基板11、所述第一芯片12、所述第一导热引线15及所述第一键合引线18的上表面形成所述第一塑封层13,所述第一塑封层13将所述第一芯片12、所述第一导热引线15及所述第一键合引线18塑封,具体如图5所示;将所述第一导热引线15和所述第一封装基板11相接合的部分去除(如5中虚线框所示的区域)以使所述第一导热引线15远离所述第一芯片12的一端暴露于所述第一塑封层13的侧壁表面,得到的结构如图6所示;于所述第一塑封层13的侧壁表面形成所述第一导热胶层14,所述第一导热胶层14与所述第一导热引线15相接触;于所述第一导热胶层14的侧壁表面形成所述第一散热层16,得到的结构如图7及图8所示,其中,图7为截面结构示意图,图8为俯视结构示意图。
需要特别说明的是,虽然前述为了叙述的简便而将形成所述第一封装体1的过程分成了多个步骤,但各步骤并没有严格的区分和先后顺序的限制,比如形成所述第一导热引线15的步骤和将所述第一芯片12键合于所述第一封装基板11的上表面的步骤可以是在同一工艺中同步完成,也可以是先完成所述第一芯片12的键合再形成所述第一导热引线15;还可以是先形成所述第一导热引线15后再将所述第一芯片12键合于所述第一封装基板11上,重要的是根据每个步骤所选取的工艺的不同而设计。本实施例中,作为示例,所述第一芯片12通过第一键合引线18键合于所述第一封装基板11的上表面,所述第一导热引线15和所述第一键合引线18在同一工艺中形成,因而在将所述第一芯片12键合于所述第一封装基板11的上表面的过程中,即形成所述第一键合引线18的过程中,还在所述第一芯片12表面形成第一导热引线15,所述第一导热引线15自所述第一芯片12表面延伸至与所述第一封装基板11的表面相接合,即所述第一导热引线15一端与所述第一芯片12相接合,另一端与所述第一封装基板11相接合;所述第一导热引线15的最大高度大于所述第一键合引线18的高度且所述第一导热引线15与所述第一封装基板11的接合点位于所述第一键合引线18与所述第一芯片12的结合点的外围(即远离所述第一芯片12的一端),后续在塑封过程中所述第一塑封层13将所述第一芯片12、所述第一键合引线18和所述第一导热引线15完全塑封,在形成所述第一塑封层13后将所述第一导热引线15和所述第一封装基板11相接合的部分去除(即将图5虚线框所标示的区域去除),得到如图6所示的第一封装体1,且必要时还可以进行平坦化,以使所述半导体封装结构进一步小型化。
本实施例中,所述第一导热引线15与所述第一封装基板11的接合点分布于所述第一封装基板11的两侧(如图4中所示),因而后续在将该接合部分去除时需进行两次去除工艺(比如采用切割工艺),这样的目的是为了形成位于多个方向上的所述第一导热引线15,有助于所述第一封装体1的均匀散热,避免局部散热不佳导致的性能下降。如果所述第一散热层16具有定制规格,则所述第一导热引线15和所述第一封装基板11的接合点最好预先设置,比如预先在所述第一封装基板11上设置接合点标记(同时要考虑所述第一导热胶层14的厚度),以确保切除接合点后的封装结构尺寸与所述第一散热层16相匹配。
作为示例,所述半导体封装结构的制备方法还包括在形成所述第一封装体1后于所述第一塑封层13中形成第一电连接结构17,比如采用刻蚀工艺(比如激光刻蚀)在所述第一塑封层13中刻蚀出通孔,之后于所述通孔中通过电镀或物理气相沉积工艺填充金属以形成所述第一电连接结构17,所述第一电连接结构17可一直贯穿所述第一封装基板11以实现所述第一封装体1的电性引出,且所述通孔可具有较大的顶部开口以便于金属填充,同时可以于通孔顶部开口中形成金属焊球以确保后续和所述第二封装体2的充分电连接。该步骤可以在形成所述第一散热层16之前完成,也可以在形成所述第一散热层16之后完成,本实施例中优选在形成所述第一散热层16之前完成,更确切地说在将所述第一键合引线18和所述第一封装基板11的接合点去除之前完成,由此在所述第一塑封层13中形成通孔的过程中,尚未切除的部分能对其他结构形成良好的保护(比如尚未切除的第一塑封层13可以分散形成通孔过程中的应力,减少形成通孔的过程中所述第一塑封层13产生裂缝甚至坍塌的可能)。此外,根据需要,还可以在形成所述第一电连接结构17后进行表面平坦化以使所述第一电连接结构17的上表面和所述第一塑封层13的上表面相平齐并确保所述第一电连接结构17的上表面暴露于所述第一塑封层13的上表面,经平坦化处理有利于后续所述第一封装体10和所述第二封装体20的键合更加紧密。
作为示例,形成所述第二封装体2的过程可以和形成所述第一封装体1的过程完全相同,比如具体包括:提供所述第二封装基板21,将所述第二芯片22通过第二键合引线28键合于所述第二封装基板21的上表面,并形成所述第二导热引线25,所述第二导热引线25一端与所述第二芯片22相连接,另一端延伸至与所述第二封装基板21的表面相接合,所述第二导热引线25的最大高度大于所述第二键合引线28的高度且所述第二导热引线25与所述第二封装基板21的接合点位于所述第二键合引线28远离所述第二芯片22的一端;于所述第二封装基板21、所述第二芯片22、所述第二导热引线25及所述第二键合引线28的上表面形成所述第二塑封层23,所述第二塑封层23将所述第二芯片22、所述第二导热引线25及所述第二键合引线28塑封;将所述第二导热引线25和所述第二封装基板21相接合的部分去除以使所述第二导热引线25远离所述第二芯片22的一端暴露于所述第二塑封层23的侧壁表面;于所述第二塑封层23的侧壁表面形成所述第二导热胶层24,所述第二导热胶层24与所述第二导热引线25相接触;于所述第二导热胶层24的侧壁表面形成所述第二散热层26。更详细的内容还请参考前述内容,出于简洁的目的不赘述,且在形成所述第二封装体2后还可以于所述第二塑封层23中形成第二电连接结构27,所述第二电连接结构27还可以贯穿所述第二封装基板21,所述第二电连接结构27的形成过程可参考所述第一电连接结构17的形成过程,且优选在将所述第二键合引线28和所述第二封装基板21的接合点去除之前完成;将所述第一封装体1和所述第二封装体2键合的过程中使所述第一电连接结构17和所述第二电连结结构电连接。且需要时同样可在形成所述第二电连接结构27后进行平坦化处理以使所述第二电连接27的上表面和所述第二塑封层23的上表面平齐。
作为示例,所述半导体封装结构的制备方法还包括于所述第三塑封层33的上表面依次形成第三导热胶层34和第三散热层36的步骤,所述第三芯片32通过第三键合引线38键合于所述第三封装基板31的上表面,且在将所述第三芯片32通过所述第三键合引线38键合于所述第三封装基板31的上表面的过程中,还包括形成第三导热引线35的步骤,所述第三导热引线35被所述第三塑封层33塑封并沿所述第三塑封层33向上延伸,所述第三导热引线35的一端暴露于所述第三塑封层33的表面并与后续形成的所述第三导热胶层34相接触。该过程可以参考前述内容,比如先在将所述第三芯片32通过所述第三键合引线38键合于所述第三封装基板31的上表面的过程中,形成最大高度大于所述第三键合引线38高度的所述第三导热引线35,所述第三导热引线35与所述第三封装基板31的接合点位于所述第三键合引线38与所述第三封装基板31的接合点的外围(即远离所述第三芯片32的一端),然后形成所述第三塑封层33以将所述第三芯片32、所述第三键合引线38和所述第三导热引线35完成塑封,之后通过切割工艺去除所述第三导热引线35和所述第三封装基板31的接合部分,并通过平坦化工艺使所述第三导热引线35的一端暴露于所述第三塑封层33的表面。形成所述第三导热胶层34的工艺优选喷墨和点胶工艺以便于形成表面具有非平坦表面结构的所述第三导电胶层,所述第三导热胶层34优选导电银胶,所述第三散热层36可以为包括金属主体层和位于金属主体层表面的镀膜层的复合结构,也可以是石墨烯层,所述第三散热层36表面优选具有非平坦表面结构,以增加散热面积并避免受热膨胀引发的器件变形以及应力等问题。
作为示例,所述半导体封装结构的制备方法还包括于所述第一封装基板11的下表面形成底部填充层5的步骤;所述底部填充层5的材料可以包括但不仅限于聚酰亚胺、硅胶及环氧树脂中的一种或多种,形成所述底部填充层5的步骤包括但不限于喷墨工艺、点胶工艺、压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺中的一种或多种。所述底部填充层5还可以沿所述第一封装基板11的侧壁延伸直至与所述第一导热胶层14和所述第一散热层16相接触以对所述第一散热层16和所述第一导热胶层14起到支撑作用,增强所述半导体封装结构的稳固性。
作为示例,所述制备方法还包括形成所述底部填充层5之后形成焊球凸块4的步骤,比如于所述底部填充层5中形成暴露出所述第一电连接结构17的通孔,之后通过物理气相沉积或电镀等工艺于形成的通孔中沉积金属以形成所述焊球凸块4,所述焊球凸块4与所述第一封装基板11电连接(比如与贯穿所述第一封装基板11的所述第一电连接结构17对应连接)且被所述底部填充层5部分包覆,即所述焊球凸块4从所述底部填充层5的表面向外突出,所述焊球凸块4用于将所述半导体封装结构电性引出,其材质包括但不限于铜或锡中的一种或多种;所述底部填充层5可以对所述焊球凸块4和所述第一芯片12形成良好的保护。经本实施例的制备方法最终制备的结构如图1所示。
需要说明的是,上述各步骤的形成顺序并没有严格的限定,比如所述第一封装体1、所述第二封装体2和所述第三封装体3可在不同的设备中同步形成,也可以在相同的设备中先后形成,且可以先将所述第三封装体3和所述第二封装体2键合后再与所述第一封装体1键合;可以在完成三个封装体的键合后再形成所述底部填充层5和所述焊球凸块4,也可以先于所述第一封装体1的底部形成所述焊球凸块4和所述底部填充层5后再与所述第二封装体2键合或与由所述第二封装体2和所述第三封装体3键合后的结构键合,本实施例中并不严格限定。
实施例四
本实施例提供另一种半导体封装结构的制备方法,本实施例的制备方法可以用于制备实施例二中的半导体封装结构;本实施例的半导体封装结构的制备方法与实施例三的主要区别在于:实施例三中,在所述第一封装体1的形成过程中,在将所述第一导热引线15和所述第一封装基板11的接合部分去除后即在所述第一塑封层13的侧壁形成所述第一导热胶层14和所述第一散热层16;在所述第二封装体2的形成过程中,在将所述第二导热引线25和所述第二封装基板21的接合部分去除后即在所述第二塑封层23的侧壁形成所述第二导热胶层24和所述第二散热层26,之后将所述第一封装体1和所述第三封装体3进行键合;而本实施例中,在所述第一封装体1的形成过程中,在将所述第一导热引线15和所述第一封装基板11的接合部分去除后先不形成所述第一导热胶层14和所述第一散热层16;在所述第二封装体2的形成过程中,在将所述第二导热引线25和所述第二封装基板21的接合部分去除后先不形成所述第二导热胶层24和所述第二散热层26,而是将两个封装体键合后于所述第一塑封层13和所述第二塑封层23的侧壁依次形成所述第一导热胶层14、第二导热胶层24、第一散热层16、第二散热层26;所述第一导热胶层14和所述第二导热胶层24可以是相互接触的独立结构也可以是连续的一体结构,所述第一散热层16和所述第二散热层26可以是相互接触的独立结构也可以是连续的一体结构,通过这样的设置,可以简化制备工艺,同时有助于提高所述半导体封装结构的稳固性。
在又一示例中,还可以在所述第一封装体1的形成过程中,在将所述第一导热引线15和所述第一封装基板11的接合部分去除后先不形成所述第一导热胶层14和所述第一散热层16;在所述第二封装体2的形成过程中,在将所述第二导热引线25和所述第二封装基板21的接合部分去除后先不形成所述第二导热胶层24和所述第二散热层26,而是先将未形成导热胶层和散热层的三个封装体雏形先键合后,依次形成所述第一导热胶层14、第二导热胶层24、第三导热胶层34、第一散热层16、第二散热层26和第三散热层36;或者于所述第三塑封层33的表面形成所述第三导热胶层34,且所述第三导热胶层34自所述第三塑封层33的侧壁向下延伸至所述第二塑封层23及所述第一塑封层13的侧壁(还可以一直延伸至所述第一封装基板11的侧壁,此时所述第一导热胶层14、第二导热胶层24、第三导热胶层34实质是一体结构,只是根据其所在位置的不同做了区分定义以便于描述的清晰和统一),然后于所述第三导热胶层34的表面形成所述第三散热层36,所述第三散热层36沿所述第三导热胶层34的侧壁向下延伸至所述第二导热胶层24及所述第一导热胶层14的侧壁,即所述第三散热层36和所述第二散热层26及所述第一散热层16同样可以是一体结构而只是根据其所在位置的不同做了区分定义以便于描述的清晰和统一,通过这样的设置,有利于所述半导体封装结构的进一步稳固,同时给所述半导体封装结构提供了更加全面的散热通道,有助于提高所述半导体封装结构的性能。除此之外,本实施例的制备方法与实施例三的制备方法基本相同,比如各结构层的材料选择和形成工艺都相同,具体请参考前述内容,出于简洁的目的不赘述。
综上所述,本实用新型提供一种半导体封装结构,所述半导体封装结构包括:第一封装体,所述第一封装体包括第一封装基板、第一芯片、第一塑封层、第一导热胶层、第一导热引线及第一散热层;所述第一芯片键合于所述第一封装基板的上表面;所述第一塑封层位于所述第一封装基板和所述第一芯片的上表面,且将所述第一芯片塑封;所述第一导热胶层位于所述第一塑封层的侧壁;所述第一导热引线位于所述第一塑封层内,且两端分别与所述第一芯片和所述第一导热胶层相连接;所述第一散热层位于所述第一导热胶层远离所述第一塑封层的侧壁表面;第二封装体,位于所述第一封装体的上方;所述第二封装体包括第二封装基板、第二芯片、第二塑封层、第二导热胶层、第二导热引线及第二散热层;所述第二封装基板位于所述第一塑封层的上方;所述第二芯片键合于所述第二封装基板的上表面;所述第二塑封层位于所述第二封装基板和所述第二芯片的上表面,且将所述第二芯片塑封;所述第二导热胶层位于所述第二塑封层的侧壁;所述第二导热引线位于所述第二塑封层内,且两端分别与所述第二芯片和所述第二导热胶层相连接;所述第二散热层位于所述第二导热胶层远离所述第二塑封层的侧壁表面;第三封装体,位于所述第二封装体的上方;所述第三封装体包括第三封装基板、第三芯片及第三塑封层;所述第三封装基板位于所述第二塑封层的上方;所述第三芯片键合于所述第三封装基板的上表面;所述第三塑封层位于所述第三封装基板和所述第三芯片的上表面,且将所述第三芯片塑封。本实用新型的半导体封装结构在位于叠层封装结构中间的芯片外围设置散热层以改善叠层封装结构的散热,同时通过导热引线将芯片散发的热量传导到散热层,有助于芯片的快速散热,可防止因散热不佳导致的器件翘曲,有助于提高半导体封装结构的性能。
上述实施方式仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施方式进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

Claims (10)

1.一种半导体封装结构,其特征在于,所述半导体封装结构包括:
第一封装体,所述第一封装体包括第一封装基板、第一芯片、第一塑封层、第一导热胶层、第一导热引线及第一散热层;所述第一芯片键合于所述第一封装基板的上表面;所述第一塑封层位于所述第一封装基板和所述第一芯片的上表面,且将所述第一芯片塑封;所述第一导热胶层位于所述第一塑封层的侧壁;所述第一导热引线位于所述第一塑封层内,且两端分别与所述第一芯片和所述第一导热胶层相连接;所述第一散热层位于所述第一导热胶层远离所述第一塑封层的侧壁表面;
第二封装体,位于所述第一封装体的上方;所述第二封装体包括第二封装基板、第二芯片、第二塑封层、第二导热胶层、第二导热引线及第二散热层;所述第二封装基板位于所述第一塑封层的上方;所述第二芯片键合于所述第二封装基板的上表面;所述第二塑封层位于所述第二封装基板和所述第二芯片的上表面,且将所述第二芯片塑封;所述第二导热胶层位于所述第二塑封层的侧壁;所述第二导热引线位于所述第二塑封层内,且两端分别与所述第二芯片和所述第二导热胶层相连接;所述第二散热层位于所述第二导热胶层远离所述第二塑封层的侧壁表面;
第三封装体,位于所述第二封装体的上方;所述第三封装体包括第三封装基板、第三芯片及第三塑封层;所述第三封装基板位于所述第二塑封层的上方;所述第三芯片键合于所述第三封装基板的上表面;所述第三塑封层位于所述第三封装基板和所述第三芯片的上表面,且将所述第三芯片塑封。
2.根据权利要求1所述的半导体封装结构,其特征在于:所述第一芯片通过第一键合引线键合于所述第一封装基板的上表面,所述第二芯片通过第二键合引线键合于所述第二封装基板的上表面,所述第一键合引线、第二键合引线、第一导热引线和第二导热引线的材料均相同。
3.根据权利要求1所述的半导体封装结构,其特征在于:所述第一导热胶层与所述第二导热胶层相接触,所述第一散热层与所述第二散热层相接触。
4.根据权利要求1所述的半导体封装结构,其特征在于:所述半导体封装结构还包括多个电连接结构,所述多个电连接结构分布于所述第一塑封层和所述第二塑封层内,以将所述第一封装体、第二封装体及第三封装体电连接。
5.根据权利要求1所述的半导体封装结构,其特征在于:所述第一散热层和所述第二散热层均包括金属主体层和位于所述金属主体层表面的镀膜层。
6.根据权利要求1所述的半导体封装结构,其特征在于:所述第三塑封层的厚度大于所述第一塑封层和所述第二塑封层的厚度。
7.根据权利要求1所述的半导体封装结构,其特征在于:所述半导体封装结构还包括焊球凸块及底部填充层,均位于所述第一封装基板的下表面;所述焊球凸块被所述底部填充层部分包覆。
8.根据权利要求1至7中任一项所述的半导体封装结构,其特征在于:所述半导体封装结构还包括第三导热胶层、第三导热引线及第三散热层;所述第三导热胶层位于所述第三塑封层的上表面;所述第三导热引线位于所述第三塑封层内,且两端分别与所述第三芯片及所述第三导热胶层相连接;所述第三散热层位于所述第三导热胶层远离所述第三塑封层的表面。
9.根据权利要求8所述的半导体封装结构,其特征在于:所述第三散热层沿所述第三导热胶层的侧壁向下延伸至与所述第二散热层相接触。
10.根据权利要求8所述的半导体封装结构,其特征在于:所述第一导热胶层、第二导热胶层及第三导热胶层均为导电银胶层。
CN201921034849.5U 2019-07-04 2019-07-04 半导体封装结构 Active CN209880583U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921034849.5U CN209880583U (zh) 2019-07-04 2019-07-04 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921034849.5U CN209880583U (zh) 2019-07-04 2019-07-04 半导体封装结构

Publications (1)

Publication Number Publication Date
CN209880583U true CN209880583U (zh) 2019-12-31

Family

ID=68948968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921034849.5U Active CN209880583U (zh) 2019-07-04 2019-07-04 半导体封装结构

Country Status (1)

Country Link
CN (1) CN209880583U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002679A (zh) * 2020-10-29 2020-11-27 甬矽电子(宁波)股份有限公司 堆叠封装结构和堆叠封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002679A (zh) * 2020-10-29 2020-11-27 甬矽电子(宁波)股份有限公司 堆叠封装结构和堆叠封装方法
CN112002679B (zh) * 2020-10-29 2021-01-08 甬矽电子(宁波)股份有限公司 堆叠封装结构和堆叠封装方法

Similar Documents

Publication Publication Date Title
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
EP1524690B1 (en) Semiconductor package with heat spreader
CN202352647U (zh) 一种微电子封装
CN110416097B (zh) 防止铟金属溢出的封装结构及封装方法
TW201411788A (zh) 集成電路封裝件及其裝配方法
US7863717B2 (en) Package structure of integrated circuit device and manufacturing method thereof
US8274153B2 (en) Electronic component built-in wiring substrate
TWI527186B (zh) 半導體封裝及其製造方法
US20230238315A1 (en) Semiconductor packaged structure and manufacturing method thereof, and semiconductor device
CN209880583U (zh) 半导体封装结构
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
US10804172B2 (en) Semiconductor package device with thermal conducting material for heat dissipation
US11842976B2 (en) Semiconductor package structure with heat sink and method preparing the same
CN114823573B (zh) 一种散热型封装结构及其形成方法
US7816773B2 (en) Package structure and manufacturing method thereof
US20220344175A1 (en) Flip chip package unit and associated packaging method
CN112117243A (zh) 半导体封装结构及其制备方法
CN112185908A (zh) 半导体封装结构及其制备方法
CN209880589U (zh) 半导体封装结构
CN112908984A (zh) 一种带有散热片的ssd堆叠封装结构及其制作方法
CN217983329U (zh) 半导体封装结构
CN106158782B (zh) 电子封装件及其制法
TWI784778B (zh) 二極體封裝結構及方法
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
CN117637660B (zh) 一种qfn封装结构及其制作方法、qfn器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.