TWI784778B

TWI784778B - 二極體封裝結構及方法

Info

Publication number: TWI784778B
Application number: TW110140514A
Authority: TW
Inventors: 袁禧霙; 侯竣元; 王惠東
Original assignee: 芯灃科技有限公司
Priority date: 2021-11-01
Filing date: 2021-11-01
Publication date: 2022-11-21
Also published as: TW202320270A

Abstract

本發明公開一種二極體封裝結構及方法。二極體封裝結構包括二極體晶片、第一導電結構以及模封層。二極體晶片具有第一電極以及第二電極。第一導電結構包括承載部以及引腳部。承載部具有第一表面以及與第一表面相反的第二表面。二極體晶片以第一電極朝向第一表面而設置在承載部上。引腳部其連接於承載部並凸出於第一表面，其中，引腳部通過承載部電性連接於第一電極。模封層包覆二極體晶片以及第一導電結構。承載部完全埋入模封層內。引腳部的第一導電表面裸露在模封層的外表面。

Description

二極體封裝結構及方法

本發明涉及一種半導體元件封裝結構及方法，特別是涉及一種二極體封裝結構及方法。

在現有的封裝技術中，通常會將晶片設置在引線框架的晶座(die paddle)上，再使晶片的多個接點通過焊線(bonding wire)而連接於引線框架的多個引腳部。之後，再利用塑封膠(molding compound)將晶片、焊線以及引線框架共同封裝，而形成元件封裝結構。元件封裝結構可被應用於電子產品中，並配合其他電子元件運作。

隨著電子產品朝向輕量化發展，應用於電子產品中的元件封裝結構也朝向微小化以及高密度發展。故，如何改善元件封裝結構，來縮小元件封裝結構的尺寸，仍成為該項事業所欲解決的重要課題之一。

本發明所要解決的技術問題在於，針對現有技術的不足提供一種二極體封裝結構及方法，以使二極體封裝結構具有較小的尺寸。

為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種二極體封裝結構，其包括二極體晶片、第一導電結構以及模封層。二極體晶片具有第一電極以及第二電極。第一導電結構包括承載部以及引腳部。承載部具有第一表面以及與第一表面相反的第二表面。二極體晶片以第一電極朝向第一表面而設置在承載部上。引腳部其連接於承載部並凸出於第一表面，其中，引腳部通過承載部電性連接於第一電極。模封層包覆二極體晶片以及第一導電結構。承載部完全埋入所述模封層內。引腳部的第一導電表面裸露在模封層的外表面。

為了解決上述的技術問題，本發明所採用的另外一技術方案是提供一種二極體封裝方法，其至少包括下列步驟：提供一第一導線架，第一導線架具有多個第一導電結構，每一第一導電結構包括一承載部以及一引腳部；分別將多個二極體晶片設置在多個第一導電結構上，其中，每一二極體晶片包括一第一電極以及一第二電極，且二極體晶片以第一電極朝向承載部而設置在對應的第一導電結構上；切割第一導線架，以形成彼此分離的多個半封裝二極體結構，每一半封裝二極體結構包括其中一個第一導電結構以及至少一個二極體晶片；將多個半封裝二極體結構設置在一暫時性載板上，其中，每一半封裝二極體結構以二極體晶片的第二電極以及引腳部朝向暫時性載板設置；利用一模封材料包覆多個半封裝二極體結構，以形成一初始模封體，其中，每一半封裝二極體結構的引腳部裸露在初始模封體外；以及對初始模封體執行一切割步驟，以形成多個二極體封裝結構。

為了解決上述的技術問題，本發明所採用的另外再一技術方案是提供一種二極體封裝方法，其至少包括下列步驟：提供一第一導線架，第一導線架具有多個第一導電結構，每一第一導電結構包括一承載部以及一引腳部；分別將多個二極體晶片設置在多個第一導電結構上，其中，每一二極體晶片包括一第一電極以及一第二電極，且二極體晶片以第一電極朝向承載部而設置在對應的第一導電結構上；將一第二導線架疊設在第一導線架上，其中，第二導線架具有多個第二導電結構，且每一第二導電結構連接於對應的二極體晶片的第二電極；利用一模封材料包覆多個第一導電結構、多個第二導電結構以及多個二極體晶片，以形成一初始模封體；以及對初始模封體執行一切割步驟，以形成多個二極體封裝結構。

為了解決上述的技術問題，本發明所採用的另外再一技術方案是提供一種二極體封裝方法，其至少包括下列步驟：提供一承載板，其定義出多個元件區；在每一元件區內設置一二極體晶片以及一引腳部，其中，二極體晶片具有一第一電極以及一第二電極，且引腳部通過承載板電性連接第一電極；對承載板執行一切割步驟，以形成彼此分離的多個半封裝二極體結構；將多個半封裝二極體結構設置在一暫時性載板上，其中，二極體晶片的第二電極以及引腳部朝向暫時性載板設置；利用一模封材料包覆多個半封裝二極體結構，以形成一初始模封體；以及對初始模封體執行一切割步驟，以形成多個二極體封裝結構。

本發明的其中一有益效果在於，本發明所提供的二極體封裝結構及方法，其能通過“第一導電結構包括承載部以及凸出於承載部的引腳部”以及“引腳部通過承載部電性連接於二極體晶片的第一電極”以及“承載部完全埋入所述模封層內，且引腳部的第一導電表面裸露在模封層的外表面”的技術方案，可省略使用焊線，而使二極體封裝結構具有較小的尺寸，符合現有電子產品朝向輕薄短小發展的趨勢。

為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。

M1~M7:二極體封裝結構

1:二極體晶片

10:第一電極

11:第二電極

11s:表面

2,2A,2B:第一導電結構

20:承載部

201:絕緣基材

202:導電層

20a:第一表面

20b:第二表面

21:引腳部

21s:第一導電表面

211:連接部

212:平台部

213:第一延伸部

3:模封層

3a:組裝面

3b:背面

3c,3d:側表面

4:第二導電結構

4s:第二導電表面

41:第二延伸部

S1,S2:彎折段

L1~L3:導電接合材

H1:高度差

F1:第一導線架

F10:外框

F11:第一框條

F2:第二導線架

F21:第二框條

C1,C2:半封裝二極體結構

CL:切割線

P1:暫時性載板

P10:底板

P11:可剝離黏著材料

3’:模封材料

3a’:組裝面

3b’:背面

3c’,3d’:側表面

M1’,M3’,M7’:初始模封體

20’:承載板

20a’:第一表面

20b’:第二表面

200R:元件區

D1:第一方向

D2:第二方向

S100,S110,S120,S130,S150,S170.S190:流程步驟

S200~S250:流程步驟

圖1為本發明第一實施例的二極體封裝結構剖面示意圖。

圖2為本發明第二實施例的二極體封裝結構剖面示意圖。

圖3為本發明第三實施例的二極體封裝結構剖面示意圖。

圖4為本發明第四實施例的二極體封裝結構剖面示意圖。

圖5為本發明第五實施例的二極體封裝結構剖面示意圖。

圖6為本發明第六實施例的二極體封裝結構剖面示意圖。

圖7為本發明第七實施例的二極體封裝結構剖面示意圖。

圖8為本發明一實施例的二極體封裝方法的流程圖。

圖9A為本發明一實施例的二極體封裝結構在步驟S130的局部俯視示意圖。

圖9B為本發明一實施例的二極體封裝結構在步驟S130的局部剖面示意圖。

圖10為本發明一實施例的二極體封裝結構在步驟S150的局部剖面示意圖。

圖11為本發明一實施例的二極體封裝結構在步驟S170的局部剖面示意圖。

圖12為本發明一實施例的的二極體封裝結構在步驟S190的局部剖面示意圖。

圖13A為本發明另一實施例的的二極體封裝結構在步驟S120的局部俯視示意圖。

圖13B為本發明另一實施例的的二極體封裝結構在步驟S120的局部剖面示意圖。

圖14為本發明另一實施例的二極體封裝結構在步驟S190的局部剖面示意圖。

圖15為本發明另一實施例的二極體封裝方法的流程圖。

圖16A為本發明又一實施例的二極體封裝結構在步驟S220的局部俯視示意圖。

圖16B為本發明又一實施例的二極體封裝結構在步驟S220的局部剖面示意圖。

圖17為本發明又一實施例的二極體封裝結構在步驟S230的局部剖面示意圖。

圖18為本發明又一實施例的二極體封裝結構在步驟S240的局部剖面示意圖。

圖19為本發明又一實施例的二極體封裝結構在步驟S250的局部剖面示意圖。

以下是通過特定的具體實施例來說明本發明所公開有關“二極體封裝結構及方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。

[第一實施例]

參閱圖1，其為本發明第一實施例的二極體封裝結構剖面示意圖。本發明第一實施例的二極體封裝結構M1包括二極體晶片1、第一導電結構2以及模封層3。

二極體晶片1可以PN接面二極體、隧道二極體(tunnel diode)、齊納二極體(Zener diode)、蕭特基二極體(Schottky diode)、恆流二極體(current regulative diode)、變容二極體、整流二極體(rectifier diode)、瞬態二極體(transient voltage suppressor)等目前已知的二極體元件。如圖1所示，二極體晶片1包括一第一電極10以及一第二電極11。在本實施例中，第一電極10與第二電極11是分別位於二極體晶片1的兩相反側。二極體晶片1的厚度可介於50微米至300微米。

本實施例的第一導電結構2包括承載部20以及引腳部21。在本實施例中，構成承載部20的材料例如是金屬、陶瓷、絕緣材料或者是複合材料。本實施例的承載部20呈片狀或者板狀，並具有第一表面20a以及與第一表面20a相反的第二表面20b。

前述的二極體晶片1是以第一電極10朝向第一表面20a而設置在承載部20上。進一步而言，本實施例的二極體封裝結構M1還進一步包括一導電接合材L1。二極體晶片1的第一電極10可通過導電接合材L1而固定在承載部20上。前述的導電接合材L1例如是焊料、導電膏或導電膠，本發明並不限制。

引腳部21連接於承載部20並且凸出於第一表面20a。據此，引腳部21可通過承載部20以及導電接合材L1而電性連接至二極體晶片1的第一電極10。構成引腳部21的材料為導電材料，如：金屬。另外，在本實施例中，引腳部21與承載部20為一體成型，但本發明不以此為限。引腳部21具有一第一導電表面21s，且第一導電表面21s相對於承載部20的第一表面20a之間的高度差H1會大於或等於二極體晶片1的厚度的0.5倍，較佳是大於或等於二極體晶片1的厚度的0.8倍。

在本實施例中，第一導電表面21s相對於承載部20的第一表面20a之間的高度差H1是與二極體晶片1的厚度大致相同。也就是說，本實施例中，第一導電表面21s與第二電極11的表面11s之間的高度差不超過10μm，較佳是不超過5μm。

本實施例的引腳部21具有一階梯結構。也就是說，引腳部21包括一連接部211以及一平台部212，且連接部211是連接於平台部212與承載部20之間。如圖1所示，平台部212與承載部20之間具有高度差，且第一導電表面21s為平台部212的其中一表面。另外，連接部211是由承載部20的側緣沿著第一表面20a的法線方向延伸至平台部212，但本發明不以此為限。在另一實施例中，連接部211也可以由承載部20的側緣傾斜地延伸至平台部212。在又另一實施例中，連接部211也可以具有階梯結構。因此，本實施例中，並未限制引腳部21的結構。

如圖1所示，模封層3會包覆二極體晶片1以及第一導電結構2。進一步而言，在本實施例中，模封層3包覆二極體晶片1的側表面以及第一導電結構2的承載部20與引腳部21的連接部211。換言之，第一導電結構2的承載部20與引腳部21的連接部211都會被模封層3包覆，而不會裸露在模封層3之外。然而，在本實施例中，二極體晶片1的第二電極11以及引腳部21的第一導電表面21s會裸露在模封層3的外表面。

模封層3的外表面包括組裝面3a、與組裝面3a相對的背面3b以及連接於組裝面3a與背面3b之間的側表面3c,3d。進一步而言，二極體晶片1的第二電極11與引腳部21的第一導電表面21s裸露在模封層3的外表面，可作為電性連接於另一電路板(圖未示)的電氣接點。在本實施例中，二極體晶片1的第二電極11與引腳部21的第一導電表面21s是裸露二極體封裝結構M1的相同側，也就是組裝面3a上，以便於利用表面貼合製程，而將二極體封裝結構M1設置在另一電路板上。然而，在本實施例中，模封層3會覆蓋承載部20的第二表面20b。如圖1所示，第二表面20b與模封層3的背面3b之間的最短距離會小於第一導電表面21s相對於承載部20a第一表面20a之間的高度差H1。

請參照圖2，顯示本發明第二實施例的二極體封裝結構剖面示意圖。本實施例與前一實施例相同的元件具有相同的標號，且相同的部分不在贅述。在本實施例的二極體封裝結構M2中，還進一步包括一第二導電結構4。

如圖2所示，第二導電結構4是連接於二極體晶片1的第二電極11。也就是說，二極體晶片1是位於第二導電結構4與承載部20之間。進一步而言，第二導電結構4可以通過另一導電接合材L2而連接於二極體晶片1的第二電極11。

在本實施例中，第二導電結構4具有一第二導電表面4s，且第二導電表面4s與引腳部21的第一導電表面21s。不同於第一實施例，本實施例中，二極體晶片1會被模封層3完全包覆，且第二電極11不會被裸露出來。進一步而言，本實施例的二極體封裝結構M2是以第二導電結構4的第二導電表面4s與引腳部21的第一導電表面21s作為連接於另一電路板的電氣接點。

據此，第二導電結構4的第二導電表面4s與引腳部21的第一導電表面21s會裸露在模封層3的外表面。在本實施例中，第一導電表面21s與第二導電表面4s都是裸露在模封層3的組裝面3a，也就是位於二極體封裝結構M1的相同側，但本發明不以此為限。

在本實施例中，第一導電表面21s相對於承載部20的第一表面20a之間的高度差H1會大於二極體晶片1的厚度。另外，第一導電表面21s與第二導電表面4s之間的高度差不超過10μm，較佳是不超過5μm，以便於利用表面貼合製程，而將二極體封裝結構M2設置在另一電路板上。

請參照圖3，圖3為本發明第三實施例的二極體封裝結構剖面示意圖。本實施例與第二實施例相同的元件具有相同的標號，且相同的部分不在贅述。在本實施例的二極體封裝結構M3中，引腳部21還進一步包括一第一延伸部213，且第二導電結構4還進一步包括一第二延伸部41。

在本實施例中，第一延伸部213與第二延伸部41是凸出於模封層3的兩相對側表面3c,3d。詳細而言，引腳部21的第一導電表面21s與第二導電結構4的第二導電表面4s會裸露在模封層3的組裝面3a，且第一延伸部213與第二延伸部41是由模封層3的組裝面3a延伸，而分別凸出於模封層3的兩個相對側表面3c,3d。據此，第一延伸部213與第二延伸部41並未被模封層3所包覆，而裸露在模封層3之外。

在本實施例中，第一延伸部213與第二延伸部41的呈平板狀或片狀，但本發明並不限制第一延伸部213與第二延伸部41的結構。請參照圖4，顯示本發明第四實施例的二極體封裝結構剖面示意圖。本實施例與第三實施例相同的元件具有相同的標號，且相同的部分不再贅述。在本實施例的二極體封裝結構M4中，引腳部21的第一延伸部213具有由平台部212朝下(也就是遠離組裝面3a的方向)彎折的一彎折段S1。相似地，第二導電結構4的第二延伸部41也具有朝下(也就是遠離組裝面3a)彎折的彎折段S2。

另外，請參照圖5，顯示本發明第五實施例的二極體封裝結構剖面示意圖。在本實施例的二極體封裝結構M5中，引腳部21的第一延伸部213以及第二導電結構4的第二延伸部41是沿著模封層3的兩相反側表面3c,3d而朝相同方向(如：向上)延伸。進一步而言，第一延伸部213由模封層3的組裝面3a朝背面3b而延伸一預定距離。相似地，第二延伸部41也由模封層3的組裝面3a朝背面3b而延伸一預定距離。前述的預定距離可以根據實際應用需求而決定，本發明並不限制。

請參照圖6，顯示本發明第六實施例的二極體封裝結構剖面示意圖。本實施例與第一實施例相同的元件具有相同的標號，且相同部分不再贅述。在本實施例的二極體封裝結構M6中，第一導電結構2A與第一實施例的第一導電結構2不同。

在本實例中，第一導電結構2A仍具有承載部20以及引腳部21。構成承載部20與引腳部21的材料可以相同，例如：金屬，且承載部20與引腳部21可為一體成型，但本發明不以此為限。如圖6所示，承載部20呈板狀或片狀，且具有第一表面20a以及與第一表面20a相對的第二表面20b。

與第一實施例的第一導電結構不同的是，本實施例的引腳部21為設置在承載部20上並凸出於第一表面20a的導電凸塊。引腳部21的第一導電表面21s即為導電凸塊的頂面。在本實施例中，第一導電表面21s相對於承載部20的第一表面20a的高度差H1大於二極體晶片1的厚度的0.8倍。

第一導電表面21s相對於承載部20的第一表面20a的高度差H1與二極體晶片1的第二電極11的表面11s相對於承載部20的第一表面20a的高度大致相同。也就是說，本實施例中，第一導電表面21s與第二電極11的表面11s之間的高度差不超過10μm，較佳是不超過5μm。另外，第一導電表面21s以及第二電極11的表面11s會裸露在模封層3的組裝面3a，作為電性連接於另一電路板(圖未示)的電氣接點。

請參照圖7，顯示本發明第七實施例的二極體封裝結構剖面示意圖。本實施例與第一實施例相同的元件具有相同的標號，且相同部分不再贅述。在本實施例的二極體封裝結構M7中，第一導電結構2B與第六實施例的第一導電結構2B不同。

在本實例中，第一導電結構2B仍具有承載部20以及引腳部21。構成承載部20與引腳部21的材料可以不同。舉例而言，承載部20可以是印刷電路板、絕緣板、金屬板或者是陶瓷板。在本實施例中，承載部20為印刷電路板，且包括一絕緣基材201以及位於絕緣基材201上的導電層202。

引腳部21為導電凸塊，且引腳部21的第一導電表面21s即為導電凸塊的頂面。構成引腳部21的材料可以是金屬，如：銅，但本發明不以此為限。二極體晶片1以及引腳部21都設置在導電層202上。進一步而言，二極體晶片1的第一電極10與引腳部21分別通過兩個導電接合材L1、L3，而連接於導電層202。據此，引腳部21與二極體晶片1的第一電極10可通過導電層202而彼此電性連接。

另外，在本實施例中，第一導電表面21s與第二電極11的表面11s之間的高度差不超過10μm，較佳是不超過5μm。另外，第一導電表面21s以及第二電極11的表面11s會裸露在模封層3的組裝面3a，作為電性連接於另一電路板(圖未示)的電氣接點。

基於上述，本發明實施例的二極體封裝結構M1~M7並不具有焊線，因此整體尺寸較小，符合現有電子產品朝向輕薄短小發展的趨勢。另外，在二極體封裝結構M1~M7被組裝到另一電路板運作時，除了通過電路板將二極體晶片1運作時所產生的熱能傳導散出之外，第一導電結構2的承載部20也可以輔助二極體晶片1散熱，以避免高溫影響二極體晶片1的運作效率。

參閱圖8所示，本發明第一實施例提供一種二極體封裝方法的流程圖。在步驟S100中，提供一第一導線架，第一導線架具有多個第一導電結構，每一第一導電結構包括一承載部以及一引腳部。在步驟S110中，分別將多個二極體晶片設置在多個第一導電結構上。

須說明的是，圖8的封裝方法可以用來製作上述第一至第六實施例的二極體封裝結構M1~M6，但本發明不以此為限。以下以製作第一實施例的二極體封裝結構M1為例，來說明本發明一實施例的二極體封裝方法。請配合參照圖9A以及圖9B，其分別顯示本發明一實施例的二極體封裝結構在步驟S130的局部俯視示意圖以及局部剖面示意圖。

如圖9A所示，本實施例的第一導線架F1包括外框F10、連接於外框F10的至少一第一框條F11以及多個第一導電結構2。多個第一導電結構2連接於第一框條F11，並沿著第一框條F11的延伸方向排列。另外，每一第一導電結構2包括承載部20以及引腳部21。在本實施例中，每一第一導電結構2是以引腳部21連接於第一框條F11。

請參照圖9B，承載部20具有第一表面20a與第二表面20b，而引腳部21凸出於第一表面20a。須說明的是，引腳部21可以是導電凸塊或者具有階梯結構。當引腳部21具有階梯結構時，本實施例的封裝方法可以形成第一實施例至第五實施例的二極體封裝結構M1~M5。當引腳部21為導電凸塊時，本實施例的封裝方法可以形成第六實施例的二極體封裝結構M6。

在圖9B中，引腳部21具有階梯結構，也就是包括一連接部211與一平台部212。平台部212具有第一導電表面21s，且第一導電表面21s與承載部20的第一表面20a之間具有高度差。連接部211是由承載部20延伸至平台部212。

如圖9A及圖9B所示，多個二極體晶片1分別被設置在多個第一導電結構2上。進一步而言，每一二極體晶片1包括第一電極10以及第二電極11。在本實施例中，每一二極體晶片1的第一電極10與第二電極11是分別位於兩相反側。另外，二極體晶片1是以第一電極10朝向承載部20而設置在對應的第一導電結構2上，但本發明不以此為限。

進一步而言，二極體晶片1可以通過導電接合材L1而設置在承載部20上。前述的導電接合材L1例如是焊料、導電膏或導電膠，本發明並不限制。在一實施例中，先在每個第一導電結構2的承載部20的第一表面20a上形成導電接合材L1之後，將二極體晶片1設置在導電接合材L1上並進行迴焊(reflow)，以使每一個二極體晶片1可通過導電接合材L1而固設於對應的第一導電結構2。除此之外，引腳部21也可以電性連接於二極體晶片1的第一電極10。

在本實施例中，第一導電表面21s相對於第一表面20a之間的高度差大於或等於二極體晶片1的厚度的0.8倍。另外，第一導電表面21s與二極體晶片1的第二電極11的表面11s的高度差不超過10μm，較佳是不超過5μm。

請配合參照圖8，在一實施例中，二極體的封裝方法在進行步驟S110之後，可進行步驟S120或者進行步驟S130。請配合參照圖9A，顯示將多個二極體晶片1分別設置在多個第一導電結構2之後，進行步驟S130，也就是切割第一導線架F1，以形成彼此分離的多個半封裝二極體結構C1。進一步而言，在切割第一導線架F1時，是沿著一切割線CL來進行切割，而使每個第一導電結構2的引腳部21與第一框條F11分離。

請配合參照圖8以及圖10。在步驟S150中，將多個半封裝二極體結構設置在一暫時性載板上。如圖10所示，多個半封裝二極體結構C1設置在一暫時性載板P1上。在本實施例中，暫時性載板P1包括底板P10以及設置於底板P10上的可剝離黏著材料P11。底板P10的材料可為矽晶圓、玻璃、陶瓷、高分子材料或者金屬材料。底板P10可具有對位標記(圖未示)，以使多個半封裝二極體結構C1對應於對位標記而設置在對應的位置。在本實施例中，可剝離黏著材料P11為一透明材料，以避免遮蓋底板P10上的對位標記。

半封裝二極體結構C1通過可剝離黏著材料P11而固定於暫時性載板P1上。如圖10所示，每一個半封裝二極體結構C1是以二極體晶片1的第二電極11以及引腳部21朝向暫時性載板P1而設置。據此，二極體晶片1的第二電極11的表面11s以及引腳部21的第一導電表面21s會貼合於暫時性載板P1的可剝離黏著材料P11。

請配合參照圖8以及圖11。在步驟S170中，形成一初始模封體。如圖11所示，可利用一模封材料包覆多個半封裝二極體結構C1，以形成一初始模封體M1’。如圖11所示，對每個半封裝二極體結構C1而言，模封材料3’會由承載部20的第二表面20b覆蓋承載部20以及引腳部21，並填入二極體晶片1以及引腳部21之間的空隙而包覆二極體晶片1的側表面。須說明的是，由於二極體晶片1的第二電極11以及引腳部21會貼合於暫時性載板P1，因此模封材料3’並不會完全包覆第二電極11以及引腳部21。進一步而言，模封材料3’並未包覆第二電極11的表面11s以及引腳部21的第一導電表面21s。

請參照圖8，在步驟S190中，對初始模封體執行一切割步驟，以形成多個二極體封裝結構。另外，在對初始模封體執行切割步驟之前，本實施例的二極體封裝方法還進一步包括：分離初始模封體M1’與暫時性載板P1。請配合參照圖12，在將初始模封體M1’與暫時性載板P1分離之後，對於每一半封裝二極體結構C1而言，第一導電結構2的引腳部21以及二極體晶片1的第二電極11會部分地裸露在初始模封體M1’之外。在沿著切割線CL對初始模封體M1’進行切割之後，可形成多個二極體封裝結構M1。

請參照圖8，本發明實施例的二極體封裝方法在進行步驟S110之後，也可進行步驟S120，也就是將一第二導線架疊設在第一導線架上。須說明的是，本實施例的二極體封裝方法可用來形成先前所述的第二實施例至第五實施例的二極體封裝結構M2~M5，但本發明不以此為限。以下是以形成第三實施例的二極體封裝結構M3為例，來說明本實施例的二極體封裝方法。

請參照圖13A以及圖13B，分別為本發明另一實施例的的二極體封裝結構在步驟S120的局部俯視示意圖以及剖面示意圖。

如圖13A所示，第二導線架F2包括至少一第二框條F21以及連接於第二框條F21上的多個第二導電結構4。進一步而言，多個第二導電結構4是沿著第二框條F21的延伸方向排列。當第二導線架F2疊設在第一導線架F1上時，多個第二導電結構4的位置會分別對應於多個二極體晶片1。

請參照圖13B，在本實施例中，第二導電結構4呈片狀或平板狀，並具有一第二導電表面4s。每一第二導電結構4是通過另一導電接合材L2而連接於對應的二極體晶片1的第二電極11。進一步而言，在將第二導線架F2疊設在第一導線架F1上之前，本實施例的二極體封裝方法還進一步包括：在每一二極體晶片1的第二電極11上形成另一導電接合材L2。在將第二導線架F2疊設在第一導線架F1上之後，進行迴焊(reflow)，以使每一個第二導電結構4可通過導電接合材L2而連接於對應的二極體晶片1的第二電極11。

據此，每一個二極體晶片1會位於對應的第一導電結構2的承載部20以及對應的第二導電結構4之間。每一個二極體晶片1的第一電極10與第二電極11會分別電性連接於對應的第一導電結構2以及對應的第二導電結構4。如圖13B所示，本實施例中，第二導電結構4的第二導電表面4s相對於承載部20的高度與引腳部21的第一導電表面21s相對於承載部20的高度差大致相同。

請參照圖8，本實施例的二極體封裝方法在進行步驟S120之後，可進行步驟S170以及步驟S190。請配合參照圖14，利用模封材料3’包覆第一導電結構2、第二導電結構4以及二極體晶片1，而形成初始模封體M3’。在本實施例中，第一導電結構2的引腳部21的一部分未被初始模封體M3’包覆，而形成裸露在初始模封體M3’之外的一第一延伸部213。另外，第二導電結構4的一部分並未被初始模封體M3’包覆，而形成裸露在初始模封體M3’之外的一第二延伸部41。之後，對初始模封體M3’執行切割步驟，可形成彼此分離的多個二極體封裝結構M3，其詳細結構可參照圖3，在此不再贅述。

須說明的是，若欲形成第四實施例與第五實施例的二極體封裝結構M4,M5，只要調整第一導線架F1中的引腳部21的結構以及第二導線架F2中的第二導電結構4的形狀即可。也就是使第一導線架F1中的引腳部21以及第二導線架F2中的第二導電結構4各具有階梯結構。

請參照圖15，其為本發明另一實施例的二極體封裝方法的流程圖。在步驟S200中，提供一承載板，其定義出多個元件區。在步驟S210中，在每一元件區內設置一二極體晶片以及一引腳部。在步驟S220中，對承載板執行一切割步驟，以形成彼此分離的多個半封裝二極體結構。

須說明的是，圖15的封裝方法可以用來製作上述第七實施例的二極體封裝結構M7，但本發明不以此為限。以下並以製作第七實施例的二極體封裝結構M7為例，來進一步說明本實施例的二極體封裝方法。請配合參照圖16A以及圖16B，其分別顯示本發明又一實施例的二極體封裝結構在步驟S220的局部俯視示意圖以及局部剖面示意圖。

如圖16A所示，承載板20’具有第一表面20a’與第二表面20b’，且在第一表面20a’被定義出多個元件區200R(圖16繪示兩個為例)。另外，在每一個元件區200R內設置一二極體晶片1以及一引腳部21。二極體晶片1以第一電極10朝向承載板20’而設置。另外，在本實施例中，引腳部21為導電凸塊，並可通過承載板20’而電性連接二極體晶片1的第一電極10。

如圖16B所示，承載板20’可以包括絕緣基材201以及位於絕緣基材201上的導電層202。前述的第一表面20a’即為導電層202的表面。二極體晶片1的第一電極10與引腳部21共同連接於導電層202，而彼此電性連接。詳細而言，二極體晶片1可以通過導電接合材L1而設置在承載板20’的導電層202上。另外，引腳部21可通過另一導電接合材L3而固設在承載板20’上，進而電性連接於二極體晶片1的第一電極10。

在本發明實施例的二極體封裝方法中，在每一元件區200R內，分別在預定要設置二極體晶片1以及引腳部21的兩個區域形成導電接合材L1、L3。將二極體晶片1與引腳部21分別設置在導電接合材L1、L3上，並進行迴焊，以使二極體晶片1以及引腳部21可分別通過導電接合材L1、L3而固設於承載板20’。在本實施例中，引腳部21的第一導電表面21s與二極體晶片1的第二電極11的表面11s之間的高度差不超過10μm，較佳是不超過5μm。

如圖16A所示，沿著多條切割線CL對承載板20’進行切割步驟。在本實施例中，其中一部分切割線CL是在第一方向D1延伸，而另一部分切割線CL在第二方向D2上延伸。據此，多條切割線CL會彼此交錯。在執行切割步驟之後，可形成多個彼此分離的半封裝二極體結構C2。每一個半封裝二極體結構C2包括承載部20以及設置在承載部20上的引腳部21與二極體晶片1。

請參照圖15的步驟S230以及圖17。在步驟S230中，將多個半封裝二極體結構設置在暫時性載板上。如圖17所示，多個半封裝二極體結構C1設置在暫時性載板P1上。相似於圖10所繪示的暫時性載板P1，本實施例的暫時性載板P1包括底板P10以及設置於底板P10上的可剝離黏著材料P11。

每個半封裝二極體結構C2通過可剝離黏著材料P11而固定在暫時性載板P1上。如圖17所示，每一個半封裝二極體結構C2是以二極體晶片1的第二電極11以及引腳部21朝向暫時性載板P1而設置。

請配合參照圖15以及圖18。在步驟S240中，形成一初始模封體。如圖18所示，可利用一模封材料3’包覆多個半封裝二極體結構C2，以形成一初始模封體M7’。如圖18所示，對每個半封裝二極體結構C2而言，模封材料3’會覆蓋承載部20以及引腳部21，並填入二極體晶片1以及引腳部21之間的空隙而包覆二極體晶片1的側表面。模封材料3’具有貼合於可剝離黏著材料P11的組裝面3a’以及與組裝面3a’相對的背面3b’。

須說明的是，由於二極體晶片1的第二電極11以及引腳部21會貼合於暫時性載板P1，因此模封材料3’並不會完全包覆第二電極11以及引腳部21。進一步而言，第二電極11的表面11s以及引腳部21的第一導電表面21s會裸露在模封材料3’的組裝面3a’。

請參照圖15，在步驟S250中，對初始模封體執行一切割步驟，以形成多個二極體封裝結構。另外，在對初始模封體執行切割步驟之前，本實施例的二極體封裝方法還進一步包括：分離初始模封體M7’與暫時性載板P1。

請配合參照圖19，在將初始模封體M7’與暫時性載板P1分離之後，對於每一半封裝二極體結構C2而言，引腳部21的第一導電表面21s以及二極體晶片1的第二電極11的表面11s會裸露在初始模封體M7’的外表面。如圖19所示，在沿著切割線CL對初始模封體M7’進行切割之後，可形成多個二極體封裝結構M7。

[實施例的有益效果]

本發明的其中一有益效果在於，本發明所提供的二極體封裝結構及方法，其能通過“第一導電結構2包括承載部20以及引腳部21”以及“引腳部21通過承載部20電性連接於二極體晶片1的第一電極10”以及“承載部20完全埋入模封層3內，且引腳部21的第一導電表面21s裸露在模封層3的外表面”的技術方案，可省略使用焊線，而使二極體封裝結構M1~M7具有較小的尺寸，符合現有電子產品朝向輕薄短小發展的趨勢。

對於二極體封裝結構M1~M7而言，通過使二極體晶片1的第二電極11的表面11s(或者是第二導電結構4的第二導電表面4s)與引腳部21的第一導電表面21s之間的高度差不超過10μm，且裸露在二極體封裝結構M1~M7的相同側，可使二極體封裝結構M1~M7可通過表面貼合技術而組裝於另一電路板上。

在二極體封裝結構M1~M7被組裝到另一電路板運作時，除了通過電路板將二極體晶片1運作時所產生的熱能傳導散出之外，第一導電結構2的承載部20也可以輔助二極體晶片1散熱，以避免高溫影響二極體晶片1的運作效率。另外，本發明所提供的二極體封裝方法的製造流程簡單，而具有較低的製造成本。

以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

M1:二極體封裝結構