JPH11214448A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JPH11214448A
JPH11214448A JP1460898A JP1460898A JPH11214448A JP H11214448 A JPH11214448 A JP H11214448A JP 1460898 A JP1460898 A JP 1460898A JP 1460898 A JP1460898 A JP 1460898A JP H11214448 A JPH11214448 A JP H11214448A
Authority
JP
Japan
Prior art keywords
semiconductor
integrated circuit
semiconductor device
semiconductor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1460898A
Other languages
English (en)
Other versions
JP3547303B2 (ja
Inventor
Yasuo Tanaka
康雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP01460898A priority Critical patent/JP3547303B2/ja
Publication of JPH11214448A publication Critical patent/JPH11214448A/ja
Application granted granted Critical
Publication of JP3547303B2 publication Critical patent/JP3547303B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 高い実装密度が容易に得られる半導体装置を
提供する。 【解決手段】 シリコン基板２１の両面に集積回路２
２，２３が形成された半導体チップ２０と、シリコン基
板３１の両面に集積回路３２，３３が形成された半導体
チップ３０とを積層する。集積回路２２，２３，３２，
３３は互いに半田バンプや金属細線により電気的に接続
されており、プリント配線基板１２に形成された半田ボ
ールを介して外部回路に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の構造
および半導体装置の製造方法に関する。
【０００２】
【従来の技術】シリコン基板上に多数の素子が形成され
ているチップが樹脂やセラミック等によりパッケージン
グされてなる半導体装置は、種々の電子製品に広く一般
に用いられている。
【０００３】図９は、従来の半導体装置８０の断面図で
ある。この半導体装置８０は、表面実装型であり、その
内部において、半導体チップ８１が接着剤８２によりダ
イパッド８３上に固定されている。また、この半導体チ
ップ８１に形成された集積回路の電極８１ａは、金属細
線８４を介してインナーリード８５に接続されている。
そして、この半導体チップ８１は、外部環境からの保護
のために、ダイパッド８３，インナーリード８５ととも
にプラスチック封止材８６により樹脂封止されている。
また、アウターリード８７は、インナーリード８５と一
体に形成されており、プラスチック封止剤８６の外部に
露出されている。
【０００４】半導体チップ８１は、アウターリード８７
を介して、基板８８上に形成された配線パターンのパッ
ド９１に接続されることにより、外部回路に接続され得
る状態となっている。
【０００５】以下、この表面実装型半導体装置８０の基
板８８への実装方法を説明する。まず、表面実装型半導
体装置８０を、基板８８上の実装されるべき位置に載置
する。そして、この表面実装型半導体装置８０および基
板８８をリフロー炉に搬入して加熱する。このときの加
熱温度は、通常２１５〜２６０℃である。そして、基板
８８に形成されたパッド９１上に予め塗布されている半
田ペーストを溶融し、アウターリード８７とパッド９１
とを接続する。
【０００６】
【発明が解決しようとする課題】近年、各電子機器の小
型化、高性能化に伴い、半導体素子の高集積化およびパ
ッケージの小型化、高密度化が要求されている。このた
め、ＬＳＩプロセス技術においてはますますの微細化が
進み、現在は０．２５μｍのパターン幅のＬＳＩが量産
されている。この微細化の要求は年々厳しさを増してお
り、２０００年初頭においては０．１３μｍのパターン
幅のものを製造することが、目標とされている。しかし
ながら、このような配線の微細化の追求は、製造方法の
困難さや製造コスト高を招くことが懸念されている。
【０００７】また、パッケージ形態においても同様に、
パッケージの小型化、多ピン化が進んでおり、パッケー
ジの周辺部からピンを取り出すパッケージ形態から、パ
ッケージ全面からピンを取り出すＢＧＡ（ball grid ar
ray）のような２次元ピン配列へと開発が進んでいる。
しかし、パッケージについても、ＬＳＩ高集積化が進む
につれてパッケージサイズの増大や更なる多ピン化が招
かれる。
【０００８】そこで、高い実装密度が容易に得られる半
導体装置を提供することを、本発明の課題とする。ま
た、このような半導体装置を容易に製造することができ
る半導体装置の製造方法を提供することを本発明の他の
課題とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の第１の態様は、半導体基板の
一方の面上に第１の集積回路を有するとともに前記半導
体基板の他方の面上に第２の集積回路を有する半導体チ
ップを備えることを特徴とする。
【００１０】上記半導体装置は、前記半導体チップを載
置するとともに前記第１および第２の集積回路の各電極
と電気的に接続するための配線が形成された配線基板
と、前記第１および第２の集積回路を外部回路に接続す
るために、前記配線と電気的に接続された状態で前記配
線基板の前記半導体チップが載置された面の反対面上に
形成された複数の外部接続端子と、前記配線基板の前記
半導体チップが載置された面とともに前記半導体チップ
を保護する封止材とをさらに備えてもよい。
【００１１】本発明の半導体装置は、半導体基板の両面
上に集積回路を形成することにより、同一基板上に従来
の２倍の集積回路を形成することができるため、実装密
度を容易に向上させることができる。
【００１２】また、このような半導体装置を採用する際
には、前記半導体チップの数は複数であってもよいし、
前記各半導体チップは前記配線基板上に積層されている
ものであってもよい。このように、配線基板上に半導体
チップを積層することにより、さらに実装密度を高くす
ることができる。
【００１３】また、上記半導体装置を採用する際には、
前記複数の半導体チップにそれぞれ形成された前記各集
積回路が互いに電気的に接続され、前記集積回路のうち
の一部の集積回路のみが前記配線基板に形成された配線
に直接接続されることが、望ましい。
【００１４】すなわち、複数の半導体チップ上に形成さ
れた各集積回路同士が、例えば半田バンプや金属細線等
により接続され、例えば配線基板に最も近接した集積回
路のみが配線基板に形成された配線に接続されることに
より、各素子間の配線長を短くすることができる。この
ため、各素子間の信号伝搬遅延やノイズ、信号エネルギ
ーの減衰などを防ぐことができ、素子の電気的性能を向
上させることができる。
【００１５】また、本発明の半導体装置の第２の態様
は、（I）半導体基板の一方の面上に第１の集積回路を
有するとともに前記半導体基板の他方の面上に第２の集
積回路を有する第１の半導体チップと、（II）前記第１
の半導体チップ上に積層された第２の半導体チップであ
って、半導体基板の前記第１の半導体チップに対向する
面上に第３の集積回路を有するとともに、前記半導体基
板の前記第３の集積回路が形成された面の裏面上に放熱
板を有する第２の半導体チップと、（III）前記第１お
よび第２の半導体チップを載置するとともに前記第１な
いし第３の集積回路の各電極と電気的に接続するための
配線が形成された配線基板と、（IV）前記第１ないし第
３の集積回路を外部回路に接続するために、前記配線と
電気的に接続された状態で前記配線基板の前記半導体チ
ップが載置された面の反対面上に形成された複数の外部
接続端子と、（V）前記配線基板の前記半導体チップが
載置された面とともに前記半導体チップを保護する封止
材とを備えることを特徴とする。
【００１６】すなわち、本発明の半導体装置の第２の態
様は、半導体基板の両面上に集積回路が形成された第１
の半導体チップ上に、半導体基板の一方の面上に集積回
路の代わりに放熱板を形成することにより、積層された
各半導体チップから発生する熱を外部に放出することが
できる。このため、熱による半導体装置の性能の低下等
を防ぐことができる。
【００１７】また、このような半導体装置を採用する際
には、前記放熱板は前記封止材の外部に露出されている
ものであってもよいし、また、前記封止材によって半導
体装置内に封止されているものであってもよい。
【００１８】また、上記半導体装置を採用する際には、
前記第１ないし第３の集積回路が互いに電気的に接続さ
れ、前記第１ないし第３の集積回路のうちの一部の集積
回路のみが前記配線基板に形成された配線に直接接続さ
れることが、望ましい。
【００１９】さらに、上記半導体装置において、前記第
１の半導体チップの数は複数であってもよいし、前記複
数の第１の半導体チップが前記配線基板上に互いに積層
され、前記第２の半導体チップが前記複数の半導体チッ
プの最上層に積層されてもよい。
【００２０】本発明による半導体装置の製造方法の第１
の態様は、半導体基板の両面上に集積回路を備える半導
体装置の製造方法であって、（Ａ）半導体基板の一方の
面上に第１の集積回路を形成する第１の回路形成工程
と、（Ｂ）この第１の集積回路上にこの集積回路を保護
するための第１の保護膜を形成する第１の保護膜形成工
程と、（Ｃ）前記半導体基板の他方の面上に第２の集積
回路を形成する第２の回路形成工程と、（Ｄ）この第２
の集積回路上にこの集積回路を保護するための第２の保
護膜を形成する第２の保護膜形成工程と、（Ｅ）前記第
１および第２の保護膜を除去することにより、外部回路
との電気的接続を行うためのパッドを前記集積回路表面
に露出させるパッド露出工程とを備えることを特徴とす
る。
【００２１】すなわち、本発明の半導体装置の製造方法
においては、半導体基板上に集積回路が形成された後に
この集積回路上に形成される保護膜の除去（パッドの形
成）を、第１および第２の集積回路の形成が完了した後
に行っている。このため、第２の回路工程がなされる時
点では、第１の集積回路上には保護膜が残存されている
ので、第１の集積回路を汚れから守ることができる。従
って、シリコン基板の両面上に集積回路を備える半導体
装置を容易に製造することができる。
【００２２】また、本発明による半導体装置の製造方法
の第２の態様は、半導体基板の両面上に集積回路を備え
る半導体装置の製造方法であって、（ａ）第１の半導体
基板の一方の面上に集積回路を形成する第１の集積回路
形成工程と、（ｂ）第２の半導体基板の一方の面上に集
積回路を形成する第２の集積回路形成工程と、（ｃ）前
記第１の半導体基板の前記第１の集積回路が形成された
面の裏面と第２の半導体基板の前記第２の集積回路が形
成された面の裏面とを互いに貼り合わせる基板貼着工程
とを備えることを特徴とする。
【００２３】この第２態様の製造法にれば、別個のシリ
コン基板上に集積回路を形成し、これら第１および第２
のシリコン基板を互いに貼り合わせることにより半導体
装置が製造されるので、シリコン基板の両面上に集積回
路を備える半導体装置を容易に製造することができる。
【００２４】なお、第２態様により半導体装置を製造す
る際には、前記基板貼着工程は前記第１および第２の半
導体基板の前記他方の面上に金蒸着を行った後に前記他
方の面同士を互いに加熱圧着する工程であってもよい。
また、他の金属の蒸着や、接着剤等により行われてもよ
い。
【００２５】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態を説明する。 ＜第１実施形態＞まず、本発明の第１実施形態による半
導体装置の構造を説明する。図１に本第１実施形態によ
る半導体装置の縦断面図を示す。本実施形態による半導
体装置は、半導体チップ２０，３０，およびこれらを密
封するパッケージ１１を備える。本実施形態による半導
体装置は、シリコン基板の両面に集積回路が形成された
半導体チップ２０および３０を積層することを特徴とす
る。
【００２６】半導体チップ２０は、シリコン基板２１の
一方の面上に集積回路２２を、その裏面上に集積回路２
３を、それぞれ備えている。図２に半導体チップ２０の
縦断面図を、図３に半導体チップ２０を図１のＡ方向か
ら見た図（ａ），およびプリント配線基板１２側から見
た図（ｂ）を、それぞれ示す。なお、図１，図２中で
は、図面の簡略化のため、各半導体チップ２０，３０に
形成された集積回路２２，２３，３２および３３の各表
面に形成される保護膜（パッシベーション膜）の図示を
省略している。
【００２７】シリコン基板２１の一方の面２１ａ（以
下、基板上面２１ａと称する）上には、集積回路２２が
形成されている。この集積回路２２の中央部には、この
回路を構成する各素子（図示せず）が形成されている。
以下、これを「回路領域」と称する。この回路領域の周
辺に、集積回路２２を外部へ電気的に接続するための複
数のパッド２４が、シリコン基板２１の外縁の内側に並
べて形成されている。この各パッド２４は、金属細線２
８を介して、半導体チップ３０に形成されたパッド３５
にそれぞれ接続されている（図１中ではその一部のみを
示している）。
【００２８】半導体チップ２０の、半導体チップ３０と
対向する側の面２１ｂ（以下、基板下面２１ｂと称す
る）上には、集積回路２３が形成されている。この集積
回路２３も集積回路２２と同様に、中央部に回路領域が
形成されており、周辺部には外部と電気的に接続するた
めの複数のパッド２５が、シリコン基板２１の周囲に沿
って形成されている。これらのパッド２５は、半田バン
プ２９を介して、半導体チップ３０に形成されたパッド
３４に、それぞれ接続されている。
【００２９】半導体チップ３０も、半導体チップ２０と
同様に、シリコン基板３１の両面に集積回路３２，３３
が形成された構造を有している。図４に半導体チップ３
０の半導体チップ２０側から見た図（ａ），およびプリ
ント配線基板１２側から見た図（ｂ）を示す。シリコン
基板３１の半導体チップ２０側の面３１ａ（以下、基板
上面３１ａと称する）上には集積回路３２が形成されて
いる。図４（ａ）に示すように、集積回路３２の中央部
は各素子が形成された回路領域であり、回路領域の周辺
部には集積回路３２に接続された複数のパッド３４が、
この回路領域を取り囲むように形成されている。前述し
たように、各パッド３４は、半田バンプ２９を介して、
半導体チップ２０の基板下面２１ｂ上に形成された集積
回路２３のパッド２５に、それぞれ接続されている。
【００３０】また、集積回路３２には、パッド３４を取
り囲む位置にパッド３５が形成されている。各パッド３
５は、前述したように、金属細線２８を介して半導体チ
ップ２０の基板上面２１ａに形成された集積回路２２の
パッド２４と、それぞれ接続されている。そして、集積
回路３２のパッド３５の外側部分には、さらに、この集
積回路３２を外部に接続するための複数のパッド３６が
形成されている。各パッド３６は、金属細線３８を介し
てパッケージ１１のプリント配線基板１２上に形成され
たパッド１４に、それぞれ接続されている。
【００３１】シリコン基板３１のプリント配線基板１２
側の面３１ｂ（以下、基板下面３１ｂと称する）上に
も、集積回路３３が形成されている。図４（ｂ）に示す
ように、集積回路３３の中央部は回路領域であり、この
回路領域の周辺に、この集積回路３３を外部に接続する
ための複数のパッド３７が形成されている。これら各パ
ッド３７は半田バンプ３９を介してプリント配線基板１
２上の各パッド１３に、それぞれ接続されている。
【００３２】パッケージ１１は、半導体チップ２０，３
０を載置するためのプリント配線基板１２と、このプリ
ント配線基板１２の内面（プラスチック封止材１６で封
止された側の面）上に形成された複数のパッド１３，１
４と、プリント配線基板１１の外面（内面の反対側の
面）上に形成された半田ボール１５と、半導体素子２
０，３０を保護するためのプラスチック封止材１６とを
備える。プリント配線基板１２の内面上には、複数のパ
ッド１３が、このプリント配線基板１２の外縁の内側に
並べて形成されている。また、プリント配線基板１２上
には、複数のパッド１４がパッド１３の周囲を取り囲む
ように形成されている。前述したように、各パッド１３
は、半田バンプ３９を介して、半導体チップ３０の基板
下面３１ｂに形成された各パッド３７に、それぞれ接続
されている。また、パッド１４についても前述のよう
に、半導体チップ３０の基板上面３１ａ上に形成された
パッド３６と、金属細線３８を介して接続されている。
【００３３】プリント配線基板１２の外面上には、外部
回路と接続するための複数の半田ボール１５（外部接続
端子）が形成されている。これら各半田ボール１５はプ
リント配線基板１２内に形成された基板内配線（図示せ
ず）により、プリント配線基板１２の各パッド１３，１
４と接続されている。従って、各半導体チップ２０，３
０に形成された集積回路２２，２３，３２，および３３
は、この半田ボール１５を介して外部回路と電気的に接
続され得る状態となっている。
【００３４】そして、半導体チップ２０，３０およびプ
リント配線基板１２の半導体チップ２０，３０が載置さ
れた面はプラスチック封止材１６によって封止されてい
る。このプラスチック封止材１６により、半導体チップ
２０，３０および配線基板１２の各パッド１３，１４
は、外的環境から保護されている。すなわち、このパッ
ケージ１１は、従来のＢＧＡパッケージとほぼ同様な構
造を有しており、プリント配線基板１２上に半導体チッ
プ２０，３０が積層された構造となっている。
【００３５】このように、本実施形態の半導体装置で
は、シリコン基板２１，３１の両面上に集積回路２２，
２３，３２，および３３が形成されている。従って、同
一のシリコン基板上に従来の２倍の集積回路を形成する
ことができる。よって、従来の構造の集積回路の構造お
よびパッケージ構造をほとんど変えることなく、実装密
度を向上させることができる。また、シリコン基板２
１，３１の両面に集積回路２２，２３，３２，および３
３を形成することで、基板材料のシリコンを有効利用す
ることができるので、材料コストを削減することができ
る。さらに、本実施形態の半導体装置によれば、異種材
料、異種プロセスにより形成されたＬＳＩを組み合わせ
た半導体チップを製造することができるので、新機能デ
バイスを作製できる可能性が高くなる。
【００３６】また、これらシリコン基板２１，３１の両
面に形成された集積回路２２，２３，３２，および３３
は、金属細線２８，３８や半田バンプ２９，３９を介し
て互いに接続されている。そして、集積回路３２および
３３がプリント配線基板１２の各パッド１３，１４に直
接的に接続されている。これにより、各集積回路２２，
２３に形成された素子間の信号配線長が短縮される。従
って、素子間の信号伝搬遅延やノイズ、信号エネルギー
の減衰などの問題が減少されるため、従来よりも半導体
装置の電気的特性が向上する。
【００３７】また、シリコン基板の両面に集積回路が形
成された半導体チップ２０，３０をプリント配線基板１
２上に積層することにより、実装密度をさらに向上させ
ることができる。
【００３８】次に、上記のような半導体装置の製造方法
を説明する。図５に本実施形態の半導体チップの製造方
法の工程図を示す。以下、シリコン基板の両面上に集積
回路を備える半導体チップの製造方法を説明する。半導
体装置の製造工程においては、通常、予めその一方の面
が鏡面研磨されたシリコン基板６１（ベアウェハ）を用
いる（図５（ａ））。まず、シリコン基板６１（ベアウ
ェハ）の研磨された面６１ａ上に、通常のＬＳＩ製造工
程を用いて、集積回路６２を形成する（図５（ｂ））。
このとき、通常の工程では、回路形成が行われた後に、
シリコン基板６１上に膜の平坦化および回路保護のため
の保護膜（パッシベーション膜、以下「ＰＶ膜」と表記
する）が形成され、このＰＶ膜をエッチングしてボンデ
ィングパッド部分の窓開けが行われる。しかし、ここで
は、形成された集積回路を汚れから保護するために、Ｐ
Ｖ膜のエッチングは行われない。
【００３９】次に、片面に回路が形成されたシリコン基
板６１を反転させ、面６１ａの反対側の面６１ｂを鏡面
研磨し（図５（ｃ））、この面６１ｂ上にも通常のＬＳ
Ｉ製造工程により集積回路６３を形成する（図５
（ｄ））。このように、シリコン基板６１の両面上に集
積回路６２，６３を形成した後に、集積回路６３上のＰ
Ｖ膜のエッチングを行って、ボンディングパッド部分の
窓開けを行う（図５（ｅ））。すると、図５（ｆ）の上
面図に示すように、集積回路の周辺部分にＡｌ電極によ
る複数のパッド６５が露出される。シリコン基板６１の
面６１ａ上に形成された集積回路６２に関しても同様
に、ＰＶ膜のエッチングを行い、複数のパッド６４を露
出させる。このようにして、半導体チップ２０，３０が
製造される。
【００４０】次に、半導体チップ３０の基板上面３１ａ
側と半導体チップ２０の基板下面２１ａ側を対向させる
ように、半導体チップ３０上に半導体チップ２０を載置
する。そして、接続されるべき各パッド２５と各パッド
３４とをリフロー方式を用いて半田バンプ２９により半
田付けする。そして、半導体チップ２０の集積回路２２
に各パッド２４と半導体チップ３０の集積回路３２の各
パッド３５とを、金属細線２８を用いてそれぞれワイヤ
・ボンディングすることにより接続する。
【００４１】次に、半導体チップ２０を載置した半導体
チップ３０をプリント配線基板１２上に載置し、半導体
チップ３０の集積回路３３の各パッド３７と接続される
べき各パッド１３とをリフロー・半田付けにより接続す
る。そして、集積回路３２の各パッド３６と接続される
べき各パッド１４とを金属細線３８によりワイヤ・ボン
ディングする。そして、プリント配線基板１２に装着さ
れた半導体チップ２０，３０をプラスチック封止材１６
により樹脂封止する。
【００４２】このように、本実施形態の製造方法におい
ては、シリコンウェハの片面上に集積回路を形成した
後、ＰＶ膜のエッチングを行わずにこのシリコンウェハ
の反対面にも集積回路を形成する。これにより、反対面
上に回路形成を行うときにも、先に形成された集積回路
を汚れ等から保護することができるため、シリコンウェ
ハの両面上に容易に集積回路を形成することができる。
【００４３】＜第２実施形態＞第２実施形態の半導体装
置は、半導体チップ２０，３０を、その片面上に集積回
路が形成された２枚のシリコン基板を貼り合わせること
により、シリコン基板の両面上に集積回路を備える半導
体チップを形成することを特徴とし、他の部分を第１実
施形態と同一とする。
【００４４】図６は、第２実施形態による半導体装置に
用いられる半導体チップの縦断面図である。シリコン基
板７１の一方の面上には、集積回路７２が形成されてい
る。また、シリコン基板７３の一方の面上にも、集積回
路７４が形成されている。これらシリコン基板７１とシ
リコン基板７３の集積回路７２，７４が形成されていな
い面同士を互いに貼り合わせることにより、シリコン基
板の両面上に集積回路を備える半導体チップ７０が構成
されている。本第２実施形態では、第１実施形態の半導
体チップ２０，３０の代わりにこのような半導体チップ
７０が用いられている。
【００４５】図７は、本発明の第２実施形態による半導
体装置を構成する半導体チップ７０の製造方法を示す断
面図である。以下、本実施形態の半導体チップ７０の製
造方法を説明する。第１実施形態は、１枚のシリコン基
板を用いて、その両面に集積回路を形成するものである
が、本第２実施形態は、２枚のシリコン基板を用いて半
導体装置を製造することを特徴とする。
【００４６】まず、図７（ａ）に示すシリコン基板７１
の鏡面研磨された面７１ａ上に、通常のＬＳＩ製造工程
を用いて集積回路７２を形成する（図７（ｂ））。次
に、このシリコン基板７１の集積回路７２が形成されて
いない面７１ｂをバックグラインドすることにより、シ
リコン基板７１の厚さを小さくする。そして、このバッ
クグラインドされた面７１ｂ上に金蒸着を行う（図７
（ｃ））。
【００４７】シリコン基板７１と、このシリコン基板７
１と同様にその片面上に集積回路７４が形成されたシリ
コン基板７３とを、それらの集積回路７２，７４が形成
された面をそれぞれ外側に向け、金蒸着がなされた面同
士を加熱圧着する。このようにして、シリコン基板の両
面上に集積回路を備える半導体チップ７０を得ることが
できる。
【００４８】以下、上記のように製造された半導体チッ
プ７０同士の接続方法やプラスチック封止材による樹脂
封止工程，およびプリント配線基板への実装方法は、第
１実施形態の半導体装置の製造方法に記載されたものと
同様であるので、これらの説明を省略する。
【００４９】このように、本実施形態の半導体装置の製
造方法によれば、その片面上に集積回路が形成された２
枚のシリコンウェハを貼り合わせることにより、シリコ
ン基板の両面上に集積回路を備える半導体装置を製造す
ることができる。このため、本発明の半導体装置を、通
常の（シリコン基板の片面のみに集積回路を備える）半
導体装置を製造する場合と同様に製造することができ
る。
【００５０】＜第３実施形態＞第３実施形態による半導
体装置は、図８に示すように、上段に重ねられる半導体
チップ４０における他方のチップに対向する面上に集積
回路を形成し、その反対側の面上にチップから発生する
熱を外部に放出するためのヒートスプレッダ（放熱板）
を設置することを特徴とし、他の部分を第１実施形態と
同一とする。
【００５１】すなわち、第３実施形態による半導体装置
は、パッケージ１１’と半導体チップ４０，５０とを備
える。半導体チップ４０（第２の半導体チップ）を構成
するシリコン基板４１（第２の半導体基板）における半
導体チップ５０側の面上には、第１実施形態の半導体チ
ップ２０と同様に、集積回路４２（第３の集積回路）が
形成されている。この集積回路４２には、外部と電気的
に接続するための複数のパッド４５が形成されており、
各パッド４５は半田バンプ４９を介して半導体チップ５
０のパッド５４にそれぞれ接続されている。
【００５２】シリコン基板４１の反対側の面上には、こ
のシリコン基板４１のほぼ全面上にわたってヒートスプ
レッダ４３（放熱板）が装着されている。このヒートス
プレッダ４３は、０．３〜０．５ｍｍの厚さを有する銅
板である。銅は熱伝導性が高いため、シリコン基板４１
上に装着することにより半導体チップ４０，５０から発
生する熱を効率よく外部に放出することができる。
【００５３】半導体チップ５０（第１の半導体チップ）
は、シリコン基板５１（第１の半導体基板）の両面上に
集積回路５２，５３（第１および第２の集積回路）が形
成されている。シリコン基板５１の半導体チップ４０と
対向する面上に形成された集積回路５２には、複数のパ
ッド５４および複数のパッド５６が形成されている。前
述のように、このパッド５４は、バンプ４９を介してパ
ッド４５と接続されることにより、半導体チップ４０の
集積回路４２と接続されている。また、集積回路５２を
外部回路に接続するためのパッド５６は、金属細線５８
を介してプリント配線基板１２上のパッド１４に接続さ
れている。
【００５４】半導体基板５１のプリント配線基板１２側
の面上に形成された集積回路５３には、複数のパッド５
７が形成されており、各パッド５７は、半田バンプ５９
を介してプリント配線基板１２の各パッド１３にそれぞ
れ接続されている。
【００５５】プリント配線基板１２上には、複数のパッ
ド１３および複数のパッド１４が形成されている。前述
のように、各パッド１３には半田バンプ５９を介して半
導体チップ５０に形成された集積回路５３のパッド５７
が、パッド１４には金属細線５８を介して半導体チップ
５０に形成された集積回路５２のパッド５４が、それぞ
れ接続されている。これらパッド１３，１４は、プリン
ト配線基板１２の内部に形成された配線（図示せず）を
介してこのプリント基板１２の外面上に形成された半田
ボール１５（外部接続端子）にそれぞれ接続されること
により、外部回路と接続され得る状態となっている。ま
た、各チップ４０，５０はプラスチック封止材により封
止されているが、半導体チップ４０におけるシリコン基
板４１上のヒートスプレッダが装着された部分は、放熱
のためにプラスチック封止材の外部に露出された状態と
なっている。
【００５６】本発明の各実施形態においては、シリコン
基板の両面に集積回路を形成し、このような半導体チッ
プを積層することによってパッケージ内における素子の
密度を向上させている。このため、各素子から発生する
熱量も多くなる。この熱により各チップの温度が上昇す
ると、素子の信頼性が低下する。また、パッケージ内の
温度が上昇すると、熱膨張率の違いにより異種材料同士
の界面に応力が生じ、クラックの発生などの不良の原因
となる。従って、上記各実施形態のような実装密度の高
い半導体装置では、素子の放熱が重要となる。そこで、
本実施形態のように、シリコン基板４１の片面上に集積
回路４２を形成し、もう一方の面上にヒートスプレッダ
４３を装着した半導体チップ４０を、シリコン基板５１
両面に集積回路５２，５３が形成された半導体チップ５
０と組み合わせて用いることにより、各素子から発生す
る熱を効率よくパッケージ１６’の外部に放出すること
ができる。従って、素子の発熱による各半導体チップの
信頼性の低下やパッケージ内の熱応力の発生を低減する
ことができる。従って、本実施形態によれば、実装密度
が高く、しかも信頼性の高い半導体装置を提供すること
ができる。
【００５７】以下、本実施形態の半導体装置の製造方法
を説明する。まず、通常のＬＳＩ製造工程により、シリ
コン基板４１の一方の面上に集積回路４２を形成する。
そして、このシリコン基板４１の集積回路４２が形成さ
れた面の裏面上に、銅板からなるヒートスプレッダ４３
を装着する。このようにして、半導体チップ４０が製造
される。
【００５８】半導体チップ５０の製造方法は、第１実施
形態のシリコン基板の両面上に集積回路を有する半導体
チップの製造方法と同様であるので、説明を省略する。
また、半導体チップ４０および半導体チップ５０の各パ
ッド同士の接続方法やプラスチック封止材による樹脂封
止工程，およびプリント配線基板への実装方法は、第１
実施形態の半導体装置の製造方法に記載されたものと同
様であるので、これらの説明を省略する。
【００５９】＜変形例＞上記各実施形態においては種々
の変更が可能である。例えば、第１および第２実施形態
においては、半導体チップ２０，３０（あるいは７０）
を同一パッケージ１１内で積層させた構造としている
が、プリント配線基板１２に載置される半導体チップの
数は単数であっても良いし、３以上の半導体チップが積
層されたものであっても良い。第３実施形態において
も、シリコン基板の両面に集積回路が形成された半導体
チップ５０が複数積層されたものであってもよい。
【００６０】また、第２実施形態では、シリコン基板７
１，７３の裏面（集積回路が形成されていない面）に金
蒸着を行い、加熱圧着を行うことによりこれらシリコン
基板同士の接着を行っているが、これに限らず、他の金
属を基板に蒸着することによりシリコン基板同士の接着
を行ってもよいし、接着剤等を用いて接着してもよい。
【００６１】また、第３実施形態においては、ヒートス
プレッダとして０．３〜０．５ｍｍ厚の銅板を用いてい
るが、これに限らず、タングステンあるいは銅とタング
ステンの合金からなる板を用いてもよい。また、ヒート
スプレッダは、パッケージ外部に露出された状態とされ
ているが、プラスチック封止材によりパッケージ内部に
封止されたものであってもよいし、ヒートスプレッダの
一部のみがパッケージ外部に露出されたものであっても
よい。また、第３実施形態の半導体チップ５０は、第２
実施形態のように、その片面上に集積回路が形成された
２枚のシリコン基板を貼り合わされてなるものであって
もよい。
【００６２】さらに、上記各実施形態ともに、プラスチ
ック封止材による封止の形態は、トランスファモール
ド，液状樹脂，アンダーフィルのいずれかによるもので
あってもよいし、あるいはこれらの組み合わせでもよ
い。また、上記各実施形態において、パッケージ形態は
ＢＧＡパッケージとしているが、これに限らず他のプラ
スチックパッケージであってもよいし、セラミックパッ
ケージ等であってもよい。
【００６３】さらに、上記各実施形態では、シリコン基
板を用いた半導体装置が用いられているが、他の半導体
基板を用いた半導体装置であってもよいことは当然であ
る。
【００６４】
【発明の効果】本発明によれば、実装密度が高く、信頼
性の高い半導体装置を提供することができる。また、こ
のような半導体装置を容易に、しかも安価に製造するこ
とができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態による半導体装置の縦
断面図
【図２】 本発明の第１実施形態による半導体装置に用
いられる半導体チップの縦断面図
【図３】 図１の半導体チップ２０をＡの方向から見た
平面図（ａ），および半導体チップ３０側から見た平面
図
【図４】 図１の半導体チップ３０を半導体チップ２０
側から見た平面図（ａ），およびプリント配線基板１２
側から見た図
【図５】 本発明の第１実施形態による半導体装置の製
造方法を示す工程図
【図６】 本発明の第２実施形態による半導体装置に用
いられる半導体チップの縦断面図
【図７】 本発明の第２実施形態による半導体装置の製
造方法を示す工程図
【図８】 本発明の第３実施形態による半導体装置の縦
断面図
【図９】 従来技術の半導体装置の縦断面図
【符号の説明】
１１，１１’ パッケージ １２ プリント配線基板 １３，１４，２４，２５，３４〜３７，４５，５４，５
６，５７，６５ パッド １５ 半田ボール １６，１６’ プラスチック封止材 ２０，３０，４０，５０，７０ 半導体チップ ２１，３１，４１，５１，６１，７１，７３ シリコン
基板 ２２，２３，３２，３３，４２，５２，５３，６２，６
３，７２，７４ 集積回路 ２８，３８，５８ 金属細線 ２９，３９，４９，５９ 半田バンプ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の一方の面上に第１の集積回路
    を有するとともに前記半導体基板の他方の面上に第２の
    集積回路を有する半導体チップを備えることを特徴とす
    る半導体装置。
  2. 【請求項２】前記半導体チップを載置するとともに前記
    第１および第２の集積回路の各電極と電気的に接続する
    ための配線が形成された配線基板と、 前記第１および第２の集積回路を外部回路に接続するた
    めに、前記配線と電気的に接続された状態で前記配線基
    板の前記半導体チップが載置された面の反対面上に形成
    された複数の外部接続端子と、 前記配線基板の前記半導体チップが載置された面ととも
    に前記半導体チップを保護する封止材とをさらに備える
    ことを特徴とする請求項１の半導体装置。
  3. 【請求項３】前記半導体チップの数は複数であり、 前記各半導体チップは前記配線基板上に積層されている
    ことを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】前記複数の半導体チップにそれぞれ形成さ
    れた前記各集積回路は互いに電気的に接続されており、 前記集積回路のうちの一部の集積回路のみが前記配線基
    板に形成された配線に直接接続されていることを特徴と
    する請求項３記載の半導体装置。
  5. 【請求項５】半導体基板の一方の面上に第１の集積回路
    を有するとともに前記半導体基板の他方の面上に第２の
    集積回路を有する第１の半導体チップと、 前記第１の半導体チップ上に積層された第２の半導体チ
    ップであって、半導体基板の前記第１の半導体チップに
    対向する面上に第３の集積回路を有するとともに、前記
    半導体基板の前記第３の集積回路が形成された面の裏面
    上に放熱板を有する第２の半導体チップと、 前記第１および第２の半導体チップを載置するとともに
    前記第１ないし第３の集積回路の各電極と電気的に接続
    するための配線が形成された配線基板と、 前記第１ないし第３の集積回路を外部回路に接続するた
    めに、前記配線と電気的に接続された状態で前記配線基
    板の前記半導体チップが載置された面の反対面上に形成
    された複数の外部接続端子と、 前記配線基板の前記半導体チップが載置された面ととも
    に前記半導体チップを保護する封止材と、を備えること
    を特徴とする半導体装置。
  6. 【請求項６】前記放熱板は前記封止材の外部に露出され
    ていることを特徴とする請求項５記載の半導体装置。
  7. 【請求項７】前記第１ないし第３の集積回路は互いに電
    気的に接続されており、 前記第１ないし第３の集積回路のうちの一部の集積回路
    のみが前記配線基板に形成された配線に直接接続されて
    いることを特徴とする請求項５または請求項６に記載の
    半導体装置。
  8. 【請求項８】前記第１の半導体チップの数は複数であ
    り、 前記複数の第１の半導体チップは前記配線基板上に互い
    に積層されており、 前記第２の半導体チップは前記複数の半導体チップの最
    上層に積層されていることを特徴とする請求項５ないし
    請求項７のいずれかに記載の半導体装置。
  9. 【請求項９】半導体基板の両面上に集積回路を備える半
    導体装置の製造方法であって、 半導体基板の一方の面上に第１の集積回路を形成する第
    １の回路形成工程と、 前記第１の集積回路上にこの集積回路を保護するための
    第１の保護膜を形成する第１の保護膜形成工程と、 前記半導体基板の他方の面上に第２の集積回路を形成す
    る第２の回路形成工程と、 前記第２の集積回路上にこの集積回路を保護するための
    第２の保護膜を形成する第２の保護膜形成工程と、 前記第１および第２の保護膜を除去することにより、外
    部回路との電気的接続を行うためのパッドを前記集積回
    路表面に露出させるパッド露出工程と、を備えることを
    特徴とする半導体装置の製造方法。
  10. 【請求項１０】半導体基板の両面上に集積回路を備える
    半導体装置の製造方法であって、 第１の半導体基板の一方の面上に集積回路を形成する第
    １の集積回路形成工程と、 第２の半導体基板の一方の面上に集積回路を形成する第
    ２の集積回路形成工程と、 前記第１の半導体基板の前記第１の集積回路が形成され
    た面の裏面と第２の半導体基板の前記第２の集積回路が
    形成された面の裏面とを互いに貼り合わせる基板貼着工
    程と、を備えることを特徴とする半導体装置の製造方
    法。
  11. 【請求項１１】前記基板貼着工程は前記第１および第２
    の半導体基板の前記他方の面上に金蒸着を行った後に前
    記他方の面同士を互いに加熱圧着する工程であることを
    特徴とする請求項１０記載の半導体装置の製造方法。
JP01460898A 1998-01-27 1998-01-27 半導体装置の製造方法 Expired - Fee Related JP3547303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01460898A JP3547303B2 (ja) 1998-01-27 1998-01-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01460898A JP3547303B2 (ja) 1998-01-27 1998-01-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11214448A true JPH11214448A (ja) 1999-08-06
JP3547303B2 JP3547303B2 (ja) 2004-07-28

Family

ID=11865927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01460898A Expired - Fee Related JP3547303B2 (ja) 1998-01-27 1998-01-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3547303B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284097A (ja) * 2000-03-29 2001-10-12 Hitachi Medical Corp 高電圧スイッチ回路及びこれを用いたｘ線装置
US6472738B2 (en) 2000-09-08 2002-10-29 Fujitsu Quantum Devices Limited Compound semiconductor device
US6580092B2 (en) 2001-01-15 2003-06-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor chip, semiconductor device, and process for producing a semiconductor device
US6706557B2 (en) 2001-09-21 2004-03-16 Micron Technology, Inc. Method of fabricating stacked die configurations utilizing redistribution bond pads
US6791195B2 (en) 2000-04-24 2004-09-14 Nec Electronics Corporation Semiconductor device and manufacturing method of the same
US7064444B2 (en) 2003-04-26 2006-06-20 Samsung Electronics Co., Ltd. Multi-chip ball grid array package
JP2007201469A (ja) * 2006-01-23 2007-08-09 Samsung Electro Mech Co Ltd 半導体パッケージ用プリント基板及びその製造方法
JP2011014565A (ja) * 2009-06-30 2011-01-20 Fujitsu Ltd マルチチップモジュールおよびプリント基板ユニット並びに電子機器
JP2014523644A (ja) * 2011-06-22 2014-09-11 ペレグリン セミコンダクター コーポレイション 選択基板の両面に部品を有する集積回路、及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4497640B2 (ja) * 2000-03-29 2010-07-07 株式会社日立メディコ 高電圧スイッチ回路及びこれを用いたｘ線装置
JP2001284097A (ja) * 2000-03-29 2001-10-12 Hitachi Medical Corp 高電圧スイッチ回路及びこれを用いたｘ線装置
US6791195B2 (en) 2000-04-24 2004-09-14 Nec Electronics Corporation Semiconductor device and manufacturing method of the same
US6472738B2 (en) 2000-09-08 2002-10-29 Fujitsu Quantum Devices Limited Compound semiconductor device
US6580092B2 (en) 2001-01-15 2003-06-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor chip, semiconductor device, and process for producing a semiconductor device
US6706557B2 (en) 2001-09-21 2004-03-16 Micron Technology, Inc. Method of fabricating stacked die configurations utilizing redistribution bond pads
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US7064444B2 (en) 2003-04-26 2006-06-20 Samsung Electronics Co., Ltd. Multi-chip ball grid array package
JP2007201469A (ja) * 2006-01-23 2007-08-09 Samsung Electro Mech Co Ltd 半導体パッケージ用プリント基板及びその製造方法
JP2011014565A (ja) * 2009-06-30 2011-01-20 Fujitsu Ltd マルチチップモジュールおよびプリント基板ユニット並びに電子機器
US8395904B2 (en) 2009-06-30 2013-03-12 Fujitsu Limited Multichip module, printed circuit board unit, and electronic apparatus
JP2014523644A (ja) * 2011-06-22 2014-09-11 ペレグリン セミコンダクター コーポレイション 選択基板の両面に部品を有する集積回路、及びその製造方法
JP2017098573A (ja) * 2011-06-22 2017-06-01 ペレグリン セミコンダクター コーポレイション 選択基板の両面に部品を有する集積回路、及びその製造方法
US9947688B2 (en) 2011-06-22 2018-04-17 Psemi Corporation Integrated circuits with components on both sides of a selected substrate and methods of fabrication
JP2020047956A (ja) * 2011-06-22 2020-03-26 ピーセミ コーポレーションｐＳｅｍｉ Ｃｏｒｐｏｒａｔｉｏｎ 選択基板の両面に部品を有する集積回路、及びその製造方法

Also Published As

Publication number Publication date
JP3547303B2 (ja) 2004-07-28

Similar Documents

Publication Publication Date Title
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
EP0734065B1 (en) Chip sized semiconductor device and multi-chip-sized semiconductor device
US6734553B2 (en) Semiconductor device
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP3701542B2 (ja) 半導体装置およびその製造方法
US7138706B2 (en) Semiconductor device and method for manufacturing the same
JP2974552B2 (ja) 半導体装置
JP4454181B2 (ja) 半導体装置
JP2000077563A (ja) 半導体装置およびその製造方法
US7605020B2 (en) Semiconductor chip package
KR20030018642A (ko) 스택 칩 모듈
JP2003197856A (ja) 半導体装置
JP3547303B2 (ja) 半導体装置の製造方法
JP3529050B2 (ja) 半導体装置の製造方法
JPH0855875A (ja) 半導体装置
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP2006093679A (ja) 半導体パッケージ
JP3628991B2 (ja) 半導体装置及びその製造方法
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
JP3529507B2 (ja) 半導体装置
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JPH07111278A (ja) 樹脂封止パッケージおよび電子回路装置
TWI790054B (zh) 天線整合式封裝結構
US20220238425A1 (en) Semiconductor package structure
JP4175339B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040413

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees