JP2011014565A - マルチチップモジュールおよびプリント基板ユニット並びに電子機器 - Google Patents

マルチチップモジュールおよびプリント基板ユニット並びに電子機器 Download PDF

Info

Publication number
JP2011014565A
JP2011014565A JP2009154641A JP2009154641A JP2011014565A JP 2011014565 A JP2011014565 A JP 2011014565A JP 2009154641 A JP2009154641 A JP 2009154641A JP 2009154641 A JP2009154641 A JP 2009154641A JP 2011014565 A JP2011014565 A JP 2011014565A
Authority
JP
Japan
Prior art keywords
metal
metal body
pad
metal pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009154641A
Other languages
English (en)
Other versions
JP5316261B2 (ja
Inventor
Takayoshi Matsumura
貴由 松村
Kenji Koyae
健二 小八重
Shuichi Takeuchi
周一 竹内
哲也 ▲高▼橋
Tetsuya Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009154641A priority Critical patent/JP5316261B2/ja
Priority to US12/821,938 priority patent/US8395904B2/en
Publication of JP2011014565A publication Critical patent/JP2011014565A/ja
Application granted granted Critical
Publication of JP5316261B2 publication Critical patent/JP5316261B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】短絡の発生を抑制しつつ導通を維持することができるマルチチップモジュールおよびプリント基板ユニット並びに電子機器を提供する。
【解決手段】金属バンプ２３では、アルミニウムに対する第２金属体２８の金銀合金の拡散速度は第１金属体２７の金の拡散速度より小さく設定される。したがって、第１金属体２７に比べて第２金属体２８と金属パッド２４との間で金属間化合物の成長は抑制される。隣接する金属パッド２２、２４への金属間化合物のはみ出しは抑制される。短絡の発生は抑制される。しかも、第２金属体２８は金銀合金から形成されることから、第２金属体２８と金属パッド２２、２４との間で金属間化合物の生成は抑制される。たとえ第１金属体２７と金属パッド２２、２４との間でカーケンドールボイドが形成されても、金属パッド２２、２４との間では第２金属体２８で導通が維持される。
【選択図】図３

Description

本発明は、マルチチップモジュールおよびプリント基板ユニット並びに電子機器に関する。
マルチチップモジュール（ＭＣＭ）では、パッケージ基板上で半導体チップが二段以上に積み重ねられる。上側の上チップは下側の下チップ上に例えばフリップチップ実装される。下チップの導電パッド上に上チップの導電バンプが受け止められる。導電バンプは上チップの導電パッドに予め接合される。導電バンプは例えば金（Ａｕ）から形成される。導電パッドは例えばアルミニウム（Ａｌ）から形成される。上チップおよび下チップの間にはアンダーフィル材が充填される。アンダーフィル材の働きで上チップは下チップに固定される。
特開２００７−１２９２２０号公報 特開平７−１６９７９７号公報 特開２００１−８５４７０号公報
マルチチップモジュールでは、導電バンプの金が導電パッドのアルミニウム中に拡散していく。こうして金およびアルミニウムの間で金属間化合物が生成される。金属間化合物が成長に基づき例えば隣接する導電パッドに接触すると、導電パッド同士は短絡してしまう。その一方で、金の拡散速度とアルミニウムの拡散速度との差により、導電パッドおよび導電バンプの間にはいわゆるカーケンドールボイドといった空隙が形成されてしまう。空隙の拡大に基づき導電パッドおよび導電バンプの間で抵抗値の上昇や導通の断絶が生じてしまう。
本発明は、上記実状に鑑みてなされたもので、短絡の発生を抑制しつつ導通を維持することができるマルチチップモジュールおよびプリント基板ユニット並びに電子機器を提供することを目的とする。
上記目的を達成するために、マルチチップモジュールの一具体例は、パッケージ基板と、前記パッケージ基板上にフリップチップ接合され、表面に第１金属パッドが配設される第１半導体素子と、前記第１金属パッドに向き合わせられる第２金属パッドが底面に配設される第２半導体素子と、相互に向き合う前記第１金属パッドおよび前記第２金属パッドに接合される導電バンプとを備え、前記導電バンプは、第１金属体と、前記第１金属体の拡散速度よりも拡散速度が小さい第２金属体とから形成される。
以上のように開示のマルチチップモジュールおよびプリント基板ユニット並びに電子機器によれば、短絡の発生を抑制しつつ導通を維持することができる。
本発明に係る電子機器の一具体例すなわちサーバコンピュータ装置の外観を概略的に示す。 本発明の第１実施形態に係るマルチチップモジュールすなわちＬＳＩチップモジュールの構造を概略的に示す断面図である。 金属バンプの構造を概略的に示す部分拡大断面図である。 図３の４−４線に沿った断面図である。 金属パッド上に第１金属体を接合する工程を概略的に示す断面図である。 金属パッド上に第１金属体を接合する工程を概略的に示す断面図である。 金属パッド上に第２金属体を接合する工程を概略的に示す断面図である。 金属パッド上に第２金属体を接合する工程を概略的に示す断面図である。 金属パッド上に金属バンプを形成する工程を概略的に示す断面図である。 ＬＳＩチップ上にＬＳＩチップを接合する工程を概略的に示す断面図である。 本発明の第２実施形態に係るＬＳＩチップモジュールの構造を概略的に示す断面図である。 図１１の１２−１２線に沿った断面図であり、一具体例に係る導電バンプの配置および導電パッドの形状を概略的に示す。 図１２に対応し、他の具体例に係る導電バンプの配置および導電パッドの形状を概略的に示す。 図１２に対応し、さらに他の導電バンプの配置および導電パッドの形状を概略的に示す。 図１２に対応し、さらに他の導電バンプの配置および導電パッドの形状を概略的に示す。
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
図１は本発明に係る電子機器の一具体例すなわちサーバコンピュータ装置１１の外観を概略的に示す。サーバコンピュータ装置１１は筐体１２を備える。筐体１２内には収容空間が区画される。収容空間にはマザーボードが配置される。マザーボードには例えばプリント基板ユニットやメインメモリが実装される。プリント基板ユニットは、例えば複数の半導体素子を有するマルチチップモジュール（ＭＣＭ）を備える。プリント基板ユニットは、例えば一時的にメインメモリに保持されるソフトウェアプログラムやデータに基づき様々な演算処理を実行する。こういったサーバコンピュータ装置１１は例えばラックに搭載される。
図２は、本発明の一具体例に係るプリント基板ユニットすなわちＬＳＩ（大規模集積回路）チップパッケージ１３の構造を概略的に示す。ＬＳＩチップパッケージ１３はパッケージ基板１４を備える。パッケージ基板１４は例えばプラスチック樹脂等の有機基板から形成される。パッケージ基板１４の表面には本発明の第１実施形態に係るマルチチップモジュール（ＭＣＭ）１５が実装される。マルチチップモジュール１５は下側の第１半導体素子すなわちＬＳＩチップ１６を備える。ＬＳＩチップ１６はパッケージ基板１４の表面に平行に広がる。ＬＳＩチップ１６は例えばシリコンから形成される。マルチチップモジュール１５は導電組立体を構成する。
マルチチップモジュール１５は、ＬＳＩチップ１６の輪郭の内側でパッケージ基板１４の表面に配置される複数の金属バンプ１７を備える。マルチチップモジュール１５は金属バンプ１７でパッケージ基板１４上に例えばフリップチップ接合される。金属バンプ１７は例えばＢＧＡ（ボールグリッドアレイ）ボールから形成される。金属バンプ１７は端子バンプ群を構成する。金属バンプ１７ははんだ材から形成される。例えばはんだ材にはいわゆる無鉛はんだが用いられる。無鉛はんだは例えば錫（Ｓｎ）、銀（Ａｇ）および銅（Ｃｕ）の合金で構成される。金属バンプ１７は、パッケージ基板１４の表面に支持される金属パッド１８と、ＬＳＩチップ１６の裏面に支持される金属パッド１９とを接続する。金属パッド１８、１９は例えば銅といった金属材料から形成される。
金属バンプ１７はパッケージ基板１４上で封止される。すなわち、ＬＳＩチップ１６とパッケージ基板１４との間で金属バンプ１７を含む空間は固体のアンダーフィル材２０で満たされる。アンダーフィル材２０は例えば熱硬化性樹脂材料から形成される。前述の金属バンプ１７およびアンダーフィル材２０の働きでマルチチップモジュール１５はパッケージ基板１４の表面に固定される。その一方で、マルチチップモジュール１５が実装されるパッケージ基板１４は、マザーボードのプリント配線板（図示されず）上に実装される。実装にあたって、例えばボールグリッドアレイが用いられればよい。
マルチチップモジュール１５は、ＬＳＩチップ１６の表面に実装される上側の第２半導体素子すなわちＬＳＩチップ２１を備える。ＬＳＩチップ２１はＬＳＩチップ１６に平行に広がる。ＬＳＩチップ２１は例えばシリコンから形成される。ＬＳＩチップ１６の表面には複数の金属パッド２２が支持される。金属パッド２２上には導電バンプすなわち金属バンプ２３が配置される。金属バンプ２３上にＬＳＩチップ２１の底面すなわち裏面に支持される金属パッド２４が受け止められる。金属バンプ２３は金属パッド２２、２４に接合される。金属パッド２４は金属パッド２２に向き合う。ここでは、金属パッド２４は金属パッド２２に１対１で対応する。金属パッド２２、２４は例えばアルミニウムといった金属材料から形成される。
ＬＳＩチップ１６、２１内には複数の入出力信号線が形成される。個々の入出力信号線は金属バンプ１７、２３に接続される。こうして入出力信号線はＬＳＩチップ１６、２１から引き出される。金属バンプ２３はＬＳＩチップ１６上で封止される。すなわち、ＬＳＩチップ２１とＬＳＩチップ１６との間で金属バンプ２３を含む空間は固体のアンダーフィル材２５で満たされる。アンダーフィル材２５は例えば熱硬化性樹脂材料から形成される。なお、ＬＳＩチップ２１は第１支持体を構成する。ＬＳＩチップ１６は第２支持体を構成する。金属バンプ２３および金属パッド２２、２４は接合部品を構成する。
図３に示されるように、金属バンプ２３は第１金属体２７および第２金属体２８を備える。第２金属体２８は筒状に形成される。第２金属体２８は金属パッド２２、２４に接合される。第２金属体２８は、金属パッド２２、２４で閉じられる１対の開放端２９ａ、２９ｂを有する中空空間３１を区画する。中空空間３１に柱状の第１金属体２７が満たされる。第１金属体２７は金属パッド２２、２４に接合される。図４を併せて参照し、第２金属体２８は、金属パッド２２、２４の間で第１金属体２７の外周を途切れなく取り囲む。金属パッド２２、２４上で金属バンプ２３周りに第２金属体２８の露出は回避される。こうして金属バンプ２３は、第１金属体２７の外周面を第２金属体２８が覆って形成される２重バンプから形成される。
第１金属体２７は、金属パッド２２、２４のアルミニウムに対して第１拡散速度で拡散する金属材料から形成される。ここでは、第１金属体２７は金から形成される。金の第１金属体２７はアルミニウムの金属パッド２２、２４との間で十分な接合強度が確保される。その一方で、第２金属体２８は、金属パッド２２、２４の金属材料すなわちアルミニウムに対して第１拡散速度より小さい第２拡散速度で拡散する金属材料から形成される。この金属材料には例えば金および銀を含む合金が含まれる。合金には例えば金銀合金が含まれる。ここでは、第２金属体２８は例えば８０金２０銀合金から形成される。
以上のようなマルチチップモジュール１５では、ＬＳＩチップ１６の稼働に基づき金属バンプ２３や金属パッド２２、２４は高温に曝される。このとき、金属バンプ２３の金は金属パッド２２、２４のアルミニウム中に拡散していく。第２金属体２８の金銀合金の第２拡散速度は第１金属体２７の金の第１拡散速度より小さく設定されることから、第１金属体２７に比べて第２金属体２８と金属パッド２４との間で金属間化合物すなわち金アルミニウム合金の成長は抑制される。その結果、隣接する金属パッド２２、２４への金属間化合物のはみ出しは抑制される。短絡の発生は抑制される。こうしたマルチチップモジュール１５は金属パッド２２、２４のピッチの狭小化に大いに貢献することができる。
加えて、第１金属体２７および第２金属体２８はともに金属パッド２２、２４に接合される。前述のように、第２金属体２８は金銀合金から形成されることから、第２金属体２８と金属パッド２２、２４との間で金属間化合物の生成は抑制される。したがって、たとえ第１金属体２７と金属パッド２２、２４との間でカーケンドールボイドといった空隙が形成されても、第２金属体２８で導通が維持される。その結果、例えば金属バンプ２３が金単体で形成される場合に比べて、金属バンプ２３と金属パッド２２、２４との間で導通は長い期間にわたって維持される。このとき、固体のアンダーフィル材２５は導通の維持を補強することができる。
次に、マルチチップモジュール１５の製造方法を説明する。まず、ＬＳＩチップ２１が製造される。ＬＳＩチップ２１の裏面には金属パッド２４が配列される。金属パッド２４の形成にあたって例えばスパッタリングが実施される。その後、図５に示されるように、キャピラリ３５が用意される。キャピラリ３５内には金ワイヤ３６が配置される。金ワイヤ３６に基づきキャピラリ３５の先端には金ボール３７が形成される。金ボール３７は金属パッド２４に押し付けられる。このとき、キャピラリ３５から金ボール３７に超音波振動が作用する。その結果、金属パッド２４上に金ボール３７が超音波接合される。その後、図６に示されるように、キャピラリ３５の上昇に基づき金ワイヤ３６から金ボール３７が切り離される。こうして金属パッド２４上に第１金属体２７が接合される。
図７に示されるように、キャピラリ３８が用意される。キャピラリ３８内には金銀合金ワイヤ３９が配置される。金銀合金ワイヤ３９に基づきキャピラリ３８の先端に形成される金銀合金ボール４１は金属パッド２４上で第１金属体２７に覆い被さる。金銀合金ボール４１には超音波振動が作用する。その結果、第１金属体２７の外周面の周りで金属パッド２４上に金銀合金ボール４１が接合される。図８に示されるように、キャピラリ３８の上昇に基づきキャピラリ３８の先端から金銀合金ボール４１は切り離される。こうして金属パッド２４上に第２金属体２８が超音波接合される。その後、図９に示されるように、加工に基づき第２金属体２８の先端の尖りが取り除かれると、第２金属体２８内で第１金属体２７が露出する。こうして金属パッド２４上に金属バンプ２３が接合される。
図１０に示されるように、ＬＳＩチップ２１はＬＳＩチップ１６上に配置される。ＬＳＩチップ１６の表面には金属パッド２２が予め形成される。金属パッド２２上に金属バンプ２３が位置決めされる。ＬＳＩチップ２１はＬＳＩチップ１６に向かって押し付けられる。このとき、ＬＳＩチップ２１には超音波振動が作用する。その結果、金属バンプ２３は金属パッド２２上に超音波接合される。その後、ＬＳＩチップ２１およびＬＳＩチップ１６の間には例えば液体のアンダーフィル材２５が塗布される。アンダーフィル材２５は加熱に基づき硬化する。その結果、アンダーフィル材２５はＬＳＩチップ１６上にＬＳＩチップ２１を固定する。こうしてマルチチップモジュール１５が製造される。
以上のような製造方法では、アンダーフィル材２５の塗布に先立ってＬＳＩチップ２１は金属バンプ２３でＬＳＩチップ１６上に実装される。金の第１金属体２７は金銀合金の第２金属体２８の接合強度よりも大きな接合強度で金属パッド２２、２４に接合される。その結果、ＬＳＩチップ２１は第１金属体２７の働きで十分な接合強度でＬＳＩチップ１６に接合される。アンダーフィル材２５の塗布にあたってマルチチップモジュール１５が運搬されても、ＬＳＩチップ１６、２１の接合は維持される。その一方で、第２金属体２８は第１金属体２７の接合強度よりも小さな接合強度で金属パッド２２、２４に接合されるものの、ＬＳＩチップ１６、２１の接合はアンダーフィル材２５で補強される。
図１１は本発明の第２実施形態に係るマルチチップモジュール１５ａの構造を概略的に示す。マルチチップモジュール１５ａは、前述と同様に、パッケージ基板１４上に実装される。このマルチチップモジュール１５ａでは、図１２を併せて参照し、第１金属体２７および第２金属体２８は相互に離隔して配置される。第２金属体２８は金属パッド４２、４３に個別に接合される。金属パッド４３は金属パッド４２に向き合う。第１金属体２７は金属パッド４４、４５に個別に接続される。金属パッド４５は金属パッド４４に向き合う。ＬＳＩチップ１６の表面に沿って第２金属体２８は第１金属体２７と交互に配置される。金属パッド４２〜４５はＬＳＩチップ１６の表面やＬＳＩチップ２１の裏面にそれぞれ支持される。
ＬＳＩチップ２１の裏面では、金属パッド４３、４５は相互に一体化される。こうして第１金属体２７および第２金属体２８に接合される１組の金属パッド４３、４５で前述の金属パッド２４が形成される。同様に、ＬＳＩチップ１６の表面では、金属パッド４２、４４は相互に一体化される。こうして第１金属体２７および第２金属体２８に接合される１組の金属パッド４２、４４で前述の金属パッド２２が形成される。金属パッド２４は例えば矩形の輪郭を規定する。金属パッド２２は金属パッド２４の輪郭と同一の輪郭を規定する。
金属パッド２４は例えばＬＳＩチップ２１の裏面に平行な第１方向Ｄ１に延びる。金属パッド２４上で第１金属体２７および第２金属体２８は第１方向Ｄ１に交互に配列される。金属パッド２４は第１方向Ｄ１に直交する第２方向Ｄ２に配列される。ここでは、任意の金属パッド２４上の第２金属体２８は、この任意の金属パッド２４に隣接する金属パッド２４上の第１金属体２７に隣り合う。反対に、任意の金属パッド２４上の第１金属体２７は、この任意の金属パッド２４に隣接する金属パッド２４上の第２金属体２８に隣り合う。こうして第１金属体２７および第２金属体２８は第２方向Ｄ２に交互に配列される。その他、前述のマルチチップモジュール１５と均等な構成や構造には同一の参照符号が付される。
以上のようなマルチチップモジュール１５ａでは、同一の金属パッド２２、２４に１組の第１金属体２７および第２金属体２８が接合される。したがって、金属間化合物に基づき例えば第１金属体２７と金属パッド２２、２４との間でカーケンドールボイドが形成されても、第２金属体２８に基づき導通は維持される。しかも、第１金属体２７には第２金属体２８が隣接する。第２金属体２８と金属パッド２２、２４との間で金属間化合物の生成は抑制されることから、第２金属体２８が金から形成される場合に比べて、隣接する金属パッド２２、２４への金属間化合物のはみ出しは抑制される。短絡の発生は抑制される。その他、マルチチップモジュール１５ａの製造にあたって、前述の製造方法と同一の作用効果が実現される。
図１３に示されるように、マルチチップモジュール１５ａでは、第２方向Ｄ２に規定される金属パッド４３の幅Ｗ１は、同様に第２方向Ｄ２に規定される金属パッド４５の幅Ｗ２より小さく規定される。その一方で、第１方向Ｄ１に規定される金属パッド４３、４５の幅はほぼ等しく設定される。その結果、金属パッド４５の面積は金属パッド４３の面積より大きく設定される。金属パッド４５では、第１金属体２７は金属パッド４５の幅方向の中央位置に配置されることが好ましい。なお、金属パッド２２は金属パッド２４と同様に形成される。その他、前述のＬＳＩチップパッケージ１５と均等な構成や構造には同一の参照符号が付される。
こうしたマルチチップモジュール１５ａでは、金属間化合物に基づき例えば第１金属体２７と金属パッド２２、２４との間でカーケンドールボイドが形成されても、第２金属体２８に基づき導通は維持される。しかも、金属パッド４５では比較的に大きな面積が確保されることから、第１金属体２７と金属パッド４５の輪郭との間で比較的に大きな距離が確保される。隣接する金属パッド２２、２４への金属間化合物のはみ出しは抑制される。加えて、第２金属体２８と金属パッド２２、２４との間で金属間化合物の生成は抑制されることから、第２金属体２８が金から形成される場合に比べて、隣接する金属パッド２２、２４への金属間化合物のはみ出しは抑制される。短絡の発生は抑制される。
図１４に示されるように、金属パッド２４は、金属パッド４３、４５を相互に接続する配線パターン５１を備える。配線パターン５１は例えば第１方向Ｄ１に延びる。配線パターン５１はアルミニウムといった金属材料から形成される。配線パターン５１は金属パッド４３、４５に一体化される。金属パッド４３、４５は例えば多角形すなわち八角形の輪郭を規定する。金属パッド４５は金属パッド４３の相似形に形成される。第１方向Ｄ１に規定される幅および第２方向Ｄ２に規定される幅は金属パッド４３より金属パッド４５で大きく形成される。第２方向Ｄ２に規定される配線パターン５１の幅は、同様に第２方向Ｄ２に規定される金属パッド４３の幅より小さく設定されればよい。
図１４から明らかなように、第２方向Ｄ２に複数対の金属パッド２２、２４が配列される。各対の金属パッド２２、２４では、第２金属体２８、２８同士を結ぶ線分の中間点に対して金属パッド２２、２４同士は点対称に形成される。こうして金属パッド４３は第２方向Ｄ２に配列される。同様に、金属パッド４５は第２方向Ｄ２に配列される。金属パッド４５の配列同士の間に金属パッド４３の配列が配置される。なお、金属パッド２２は金属パッド２４と同様に形成される。その他、前述のＬＳＩチップパッケージ１５と均等な構成や構造には同一の参照符号が付される。
こうしたマルチチップモジュール１５ａでは、金属間化合物に基づき例えば第１金属体２７と金属パッド２２、２４との間でカーケンドールボイドが形成されても、第２金属体２８に基づき導通は維持される。しかも、金属パッド４５では比較的に大きな面積が確保されることから、第１金属体２７と金属パッド４５の輪郭との間で比較的に大きな距離が確保される。隣接する金属バンプ２２、２４への金属間化合物のはみ出しは抑制される。加えて、第２金属体２８と金属パッド２２、２４との間で金属間化合物の生成は抑制されることから、第２金属体２８が金から形成される場合に比べて、隣接する金属パッド２２、２４への金属間化合物のはみ出しは抑制される。短絡の発生は抑制される。その他、図１５に示されるように、金属パッド４３、４５は円形の輪郭を規定してもよい。
１１ 電子機器（サーバコンピュータ装置）、１５ マルチチップモジュール（ＬＳＩチップモジュール）、１６ 支持体・第１半導体素子（ＬＳＩチップ）、２１ 支持体・第２半導体素子（ＬＳＩチップ）、２２ 第１金属パッド、２３ 導電バンプ（金属バンプ）、２４ 第２金属パッド、２５ 樹脂（アンダーフィル材）、２７ 第１金属体、２８ 第２金属体。

Claims (8)

  1. マルチチップモジュールであって、
    パッケージ基板と、
    前記パッケージ基板上にフリップチップ接合され、表面に第１金属パッドが配設される第１半導体素子と、
    前記第１金属パッドに向き合わせられる第２金属パッドが底面に配設される第２半導体素子と、
    相互に向き合う前記第１金属パッドおよび前記第２金属パッドに接合される導電バンプとを備え、
    前記導電バンプは、
    第１金属体と、
    前記第１金属体の拡散速度よりも拡散速度が小さい第２金属体とから形成されることを特徴とするマルチチップモジュール。
  2. 請求項１に記載のマルチチップモジュールにおいて、前記導電バンプは、前記第１金属体の外周面を前記第１金属体の拡散速度よりも拡散速度が小さい前記第２金属体で覆って形成される２重バンプであることを特徴とするマルチチップモジュール。
  3. 請求項１に記載のマルチチップモジュールにおいて、同一の前記第１金属パッドまたは同一の前記第２金属パッドに前記第１金属体および前記第２金属体が形成されることを特徴とするマルチチップモジュール。
  4. 請求項３に記載のマルチチップモジュールにおいて、同一の前記第１金属パッドまたは同一の前記第２金属パッドでは、前記第１金属体が接合される部分の幅が、前記第２金属体が接合される部分の幅より大きく形成されることを特徴とするマルチチップモジュール。
  5. 請求項１〜４のいずれか１項に記載のマルチチップモジュールにおいて、前記第１金属パッドおよび前記第２金属パッドはアルミニウムから形成され、前記第１金属体は金から形成され、前記第２金属体は金および金を含む合金から形成されることを特徴とするマルチチップモジュール。
  6. 請求項１〜５のいずれか１項に記載のマルチチップモジュールにおいて、前記第１半導体素子および前記第２半導体素子の間で前記第１金属体および前記第２金属体を含有する空間は熱硬化性樹脂で満たされることを特徴とするマルチチップモジュール。
  7. プリント基板ユニットであって、
    パッケージ基板と、前記パッケージ基板上にフリップチップ接合され、表面に第１金属パッドが配設される第１半導体素子と、前記第１金属パッドに向き合わせられる第２金属パッドが底面に配設される第２半導体素子と、相互に向き合う前記第１金属パッドおよび前記第２金属パッドに接合される導電バンプとを有し、前記導電バンプは、第１金属体と、前記第１金属体の拡散速度よりも拡散速度が小さい第２金属体とから形成されるマルチチップモジュールと、
    前記マルチチップモジュールが実装されるプリント基板とを備えることを特徴とするプリント基板ユニット。
  8. 請求項７に記載のプリント基板ユニットが搭載されていることを特徴とする電子機器。
JP2009154641A 2009-06-30 2009-06-30 マルチチップモジュールおよびプリント基板ユニット並びに電子機器 Expired - Fee Related JP5316261B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009154641A JP5316261B2 (ja) 2009-06-30 2009-06-30 マルチチップモジュールおよびプリント基板ユニット並びに電子機器
US12/821,938 US8395904B2 (en) 2009-06-30 2010-06-23 Multichip module, printed circuit board unit, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009154641A JP5316261B2 (ja) 2009-06-30 2009-06-30 マルチチップモジュールおよびプリント基板ユニット並びに電子機器

Publications (2)

Publication Number Publication Date
JP2011014565A true JP2011014565A (ja) 2011-01-20
JP5316261B2 JP5316261B2 (ja) 2013-10-16

Family

ID=43380497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009154641A Expired - Fee Related JP5316261B2 (ja) 2009-06-30 2009-06-30 マルチチップモジュールおよびプリント基板ユニット並びに電子機器

Country Status (2)

Country Link
US (1) US8395904B2 (ja)
JP (1) JP5316261B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3340293A1 (de) * 2016-12-20 2018-06-27 Siemens Aktiengesellschaft Halbleitermodul mit stützstruktur auf der unterseite

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187228A (ja) * 1989-12-18 1991-08-15 Casio Comput Co Ltd 半田バンプの形成方法
JPH04214631A (ja) * 1990-12-12 1992-08-05 Matsushita Electron Corp バンプ電極の形成方法
JPH04258131A (ja) * 1991-02-13 1992-09-14 Fujitsu Ltd 半田バンプ形成方法及び半田ボール
JPH04266037A (ja) * 1991-02-20 1992-09-22 Matsushita Electric Ind Co Ltd 半導体素子の実装構造体
JPH05129303A (ja) * 1991-10-31 1993-05-25 Nec Corp ハンダバンプ構造および形成方法
JPH05160185A (ja) * 1991-12-04 1993-06-25 Tanaka Denshi Kogyo Kk 半導体素子用のＰｄ極細線
JPH05190599A (ja) * 1992-01-08 1993-07-30 Matsushita Electric Ind Co Ltd 半導体装置の組立方法
JPH06151440A (ja) * 1992-11-11 1994-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装体
JPH07142488A (ja) * 1993-11-15 1995-06-02 Nec Corp バンプ構造及びその製造方法並びにフリップチップ実装 構造
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
JPH11214448A (ja) * 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2003249520A (ja) * 2003-02-17 2003-09-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2006186279A (ja) * 2004-12-28 2006-07-13 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3262657B2 (ja) 1993-12-14 2002-03-04 株式会社日立製作所 ボンディング方法及びボンディング構造
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
JP2001085470A (ja) 1999-09-16 2001-03-30 Fujitsu Ltd 半導体装置及びその製造方法
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
TW200607030A (en) * 2004-08-04 2006-02-16 Univ Nat Chiao Tung Process for protecting solder joints and structure for alleviating electromigration and joule heating in solder joints
US7279409B2 (en) 2005-10-31 2007-10-09 Freescale Semiconductor, Inc Method for forming multi-layer bumps on a substrate
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187228A (ja) * 1989-12-18 1991-08-15 Casio Comput Co Ltd 半田バンプの形成方法
JPH04214631A (ja) * 1990-12-12 1992-08-05 Matsushita Electron Corp バンプ電極の形成方法
JPH04258131A (ja) * 1991-02-13 1992-09-14 Fujitsu Ltd 半田バンプ形成方法及び半田ボール
JPH04266037A (ja) * 1991-02-20 1992-09-22 Matsushita Electric Ind Co Ltd 半導体素子の実装構造体
JPH05129303A (ja) * 1991-10-31 1993-05-25 Nec Corp ハンダバンプ構造および形成方法
JPH05160185A (ja) * 1991-12-04 1993-06-25 Tanaka Denshi Kogyo Kk 半導体素子用のＰｄ極細線
JPH05190599A (ja) * 1992-01-08 1993-07-30 Matsushita Electric Ind Co Ltd 半導体装置の組立方法
JPH06151440A (ja) * 1992-11-11 1994-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装体
JPH07142488A (ja) * 1993-11-15 1995-06-02 Nec Corp バンプ構造及びその製造方法並びにフリップチップ実装 構造
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
JPH11214448A (ja) * 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2003249520A (ja) * 2003-02-17 2003-09-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2006186279A (ja) * 2004-12-28 2006-07-13 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法

Also Published As

Publication number Publication date
US8395904B2 (en) 2013-03-12
US20100328917A1 (en) 2010-12-30
JP5316261B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
US7173330B2 (en) Multiple chip semiconductor package
US6841881B2 (en) Semiconductor device and a method of manufacturing the same
US20180130769A1 (en) Substrate Based Fan-Out Wafer Level Packaging
JP2013538012A (ja) 熱管理を伴う積層半導体チップデバイス
KR20060079754A (ko) 반도체 패키지용 칩 패드가 라우트된 리드 프레임
JP2009239256A (ja) 半導体装置及びその製造方法
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
JP2009054747A (ja) 半導体装置及びその製造方法
US20240145346A1 (en) Semiconductor device with through-mold via
TW202331959A (zh) 製造半導體封裝的方法以及使用其製造的半導體封裝
US20220149003A1 (en) Flip-chip on leadframe having partially etched landing sites
TWI566340B (zh) 半導體封裝及製造其之方法
US20090127706A1 (en) Chip structure, substrate structure, chip package structure and process thereof
JP4494249B2 (ja) 半導体装置
KR100839075B1 (ko) 아이씨 패키지 및 그 제조방법
JP5973470B2 (ja) 半導体装置
JP2009130048A (ja) 半導体装置及び電子装置
JP5316261B2 (ja) マルチチップモジュールおよびプリント基板ユニット並びに電子機器
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2000349228A (ja) 積層型半導体パッケージ
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
US20070235862A1 (en) Hybrid flip-chip and wire-bond connection package system
US10991648B1 (en) Redistribution layer structure and semiconductor package
JP2006202997A (ja) 半導体装置およびその製造方法
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees