JP3311215B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3311215B2 JP3311215B2 JP25092895A JP25092895A JP3311215B2 JP 3311215 B2 JP3311215 B2 JP 3311215B2 JP 25092895 A JP25092895 A JP 25092895A JP 25092895 A JP25092895 A JP 25092895A JP 3311215 B2 JP3311215 B2 JP 3311215B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- carrier
- semiconductor device
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 229910000679 solder Inorganic materials 0.000 claims description 198
- 229920005989 resin Polymers 0.000 claims description 182
- 239000011347 resin Substances 0.000 claims description 182
- 230000005496 eutectics Effects 0.000 claims description 93
- 238000012360 testing method Methods 0.000 claims description 71
- 238000002844 melting Methods 0.000 claims description 43
- 230000008018 melting Effects 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 15
- 230000009477 glass transition Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 description 28
- 230000004907 flux Effects 0.000 description 25
- 238000002474 experimental method Methods 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 18
- 238000005520 cutting process Methods 0.000 description 17
- 229910045601 alloy Inorganic materials 0.000 description 15
- 239000000956 alloy Substances 0.000 description 15
- 230000003014 reinforcing effect Effects 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 14
- 239000000523 sample Substances 0.000 description 14
- 229910052718 tin Inorganic materials 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910020816 Sn Pb Inorganic materials 0.000 description 12
- 229910020922 Sn-Pb Inorganic materials 0.000 description 12
- 229910008783 Sn—Pb Inorganic materials 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 12
- 230000008646 thermal stress Effects 0.000 description 12
- KFZMGEQAYNKOFK-UHFFFAOYSA-N isopropyl alcohol Natural products CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 11
- 239000010453 quartz Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010587 phase diagram Methods 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000012779 reinforcing material Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 229910000905 alloy phase Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- -1 isopropyl alcohol solvent Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- QCDWFXQBSFUVSP-UHFFFAOYSA-N 2-phenoxyethanol Chemical compound OCCOC1=CC=CC=C1 QCDWFXQBSFUVSP-UHFFFAOYSA-N 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 235000010290 biphenyl Nutrition 0.000 description 2
- 239000004305 biphenyl Substances 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000012459 cleaning agent Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 150000003950 cyclic amides Chemical class 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229960005323 phenoxyethanol Drugs 0.000 description 2
- 229920002857 polybutadiene Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 2
- 229920001342 Bakelite® Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 229910017802 Sb—Ag Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910018726 Sn—Ag—Sb Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000004637 bakelite Substances 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
- H01L2224/81011—Chemical cleaning, e.g. etching, flux
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0133—Ternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0134—Quaternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
アレイ型の半導体装置と、ボールグリッドアレイ型の半
導体装置の組み立て方法とに関する。
(Ball Grid Array :BGA)型の半導体装置の断面図
である。
プ1があり、このチップ1は、ハンダバンプ2により、
チップキャリア3に電気的に接続されている。チップキ
ャリア3に電気的に接続されたハンダバンプ2は、チッ
プキャリア3に設けられている図示せぬ配線を介し、バ
ンプ型の電極4に電気的に接続されている。これによ
り、チップ1が、外部端子として機能しているハンダバ
ンプ型の電極4に接続される。この種の装置は、丸いバ
ンプ型の電極4がチップキャリア3の裏面に行列状に配
置されていることから、ボールグリッドアレイ型と呼ば
れている。
体装置は、ランドグリッドアレイ(Land Grid Array :
LGA)の一つ、と言える。ランドグリッドアレイ型の
半導体装置は、外部端子としてリードの代わりに、装置
の裏面に外部端子としてのパッドを並べ、多端子化の要
求に対応させた半導体装置である。
体装置に属しているボールグリッドアレイ型の半導体装
置の利点は、その外部端子と図示せぬ実装回路基板と
を、ハンダバンプ型の電極4を溶かすだけで接続できる
ことである。この利点により、ボールグリッドアレイ型
の半導体装置は、実装が容易な装置として知られてい
る。
リッドアレイ型の一つの例であるが、その特徴は、チッ
プ1とチップキャリア3との電気的な接続をハンダバン
プ2により行っていることにある。通常は、チップ1と
チップキャリア3とはボンディングワイヤにより電気的
に接続される。
ボンディングワイヤによって電気的に接続すると、チッ
プキャリア3の大きさを、チップ1の大きさよりも、か
なり大きくしなくてはいけない。
は、ワイヤに代えて、チップ1とチップキャリア3とを
ハンダバンプ2によって接続することで、チップキャリ
ア3の大きさを、チップ1の大きさとほぼ同等とし、装
置の小型化を図っている。
をハンダバンプによって接続し、装置の小型化が図られ
た装置は、例えば特願平3−22337号などに開示さ
れている。
ップキャリア3とを接続するためのハンダバンプ2に、
高融点ハンダ材料を使用する必要があった。
レイ型の半導体装置100を、実装回路基板200に実
装する、実装工程を示す断面図である。
に装置100を実装するとき、そのハンダバンプ型の電
極4は、熱が与えられることによって溶かされる。この
とき、ハンダバンプ2の融点を、ハンダバンプ型の電極
4の融点を高くしておかないと、ハンダバンプ2が大き
く歪んだり、最悪の場合には、チップ1が、チップキャ
リア3から離脱することさえ予想される。
ンダバンプ2の融点を、ハンダバンプ型の電極4の融点
よりも高くしておくのである。
金の状態図である。Sn−Pb系合金は、ハンダの材料
として良く知られている。
ンプ型の電極4にはSn63wt.%/Pb37wt.
%の共晶ハンダを用い、また、ハンダバンプ2にはSn
3wt.%/Pb97wt.%のハンダを用いること
で、融点差を得ている。
t.%/Pb37wt.%の共晶ハンダの融点は約18
3℃、Sn3wt.%/Pb97wt.%のハンダの融
点は約320℃である。
A点は鉛の融点、D点はスズの融点である。上記A点、
E点、D点をそれぞれ結ぶ線は液相線である。
チップ1とチップキャリア3とをハンダバンプ2によっ
て接続し、装置の小型化が図られたボールグリットアレ
イ型の装置では、ハンダバンプ2の融点を、外部端子と
なるハンダバンプ型の電極4の融点よりも高くしなけれ
ばならない。
ンプ2を溶かしてチップ1をチップキャリア3に接続す
るときの、例えば320℃以上の高温工程に耐えられる
材料で構成される必要がある。
つ例えば320℃以上の高温工程に耐えられる材料は、
現在のところ、アルミナセラミックなど、セラミック系
の高価な材料しかなく、製造コストが著しく高くなって
いる。
ので、その第1の目的は、ボールグリッドアレイ型、あ
るいはそれに準じた外部端子を有し、装置の小型化とと
もに製造コストを減ずることが可能な構造を有し、チッ
プの端子とチップキャリアの接続用端子とを互いに電気
的に接続するための接続体に、長い寿命を持たせること
が可能な半導体装置を提供することにある。
成するとともに、装置を実装回路基板に実装する前に、
ボールグリッドアレイ型、あるいはそれに準じた外部端
子を傷めずに済む半導体装置を提供することにある。
るいは第2の目的を達成するとともに、連続製造が可能
でスループットの短縮を図れる構造を持つ、半導体装置
を提供することにある。
るために、この発明では、半導体集積回路チップと、前
記チップと電気的に接続される接続用端子、および前記
接続用端子に電気的に接続されたバンプ型の外部端子を
有するチップキャリアと、前記チップの端子と前記チッ
プキャリアの接続用端子とを互いに電気的に接続するた
めの接続体とを具備する。そして、前記バンプ型の外部
端子と前記接続体とを互いに同種のバンプ材料により構
成するとともに、前記チップと前記チップキャリアとの
間に、前記チップを前記チップキャリアに固定するため
の固定体を充填しており、前記バンプ材料としては、そ
の融点が、前記樹脂系基板の耐熱温度より低い材料から
選び、前記固定体は、そのガラス転移温度が前記バンプ
材料の融点より低く、熱膨張係数が20ppm/℃乃至
75ppm/℃の範囲、ヤング率が3000MPa乃至
9500MPaの範囲にあるものから選ばれた樹脂を含
むことを特徴としている。また、この発明では、半導体
集積回路チップと、前記チップと電気的に接続される接
続用端子と、この接続用端子に電気的に接続されたバン
プ型の外部端子とを有する樹脂系チップキャリアと、前
記チップの端子と前記樹脂系チップキャリアの接続用端
子とを互いに電気的に接続するための接続体とを具備す
る。そして、前記バンプ型の外部端子と前記接続体とは
互いに同種の共晶ハンダ材料からなり、その融点が前記
樹脂系チップキャリアの耐熱温度より低い材料から構成
され、かつ前記チップと前記樹脂系チップキャリアとの
間に、前記接続体を封止する様に、前記チップを前記樹
脂系チップキャリアに固定するための樹脂が充填されて
いる。更に、前記樹脂は、そのガラス転移温度が前記バ
ンプ材料の融点より低く、熱膨張係数が20ppm/℃
乃至75ppm/℃の範囲、ヤング率が3000MPa
乃至9500MPaの範囲にあるものから選ばれている
ことを特徴としている。
明では、前記チップキャリア、または樹脂系チップキャ
リアに、前記チップをテストするときに使用されるテス
ト用端子を設けたことを特徴としている。
明では、前記チップキャリアを、樹脂系基板としたこと
を特徴としている。
明する。
るボールグリッドアレイ(Ball Grid Array :BGA)
型の半導体装置の断面図、図2は、スズ(Sn)−鉛
(Pb)系合金の状態図である。
チップを示す図で、(a)図はキャリア接続面の平面
図、(b)図は(a)図のb−b線に沿う断面図であ
る。図4は、図1に示すチップキャリアを示す図で、
(a)図はチップ接続面の平面図、(b)図は実装面の
平面図、(c)図は(a)図および(b)図中のc−c
線に沿う断面図である。
する。
端子化が要求されるようなロジックデバイスが集積され
た半導体集積回路チップ10があり、このチップ10の
キャリア接続面には、パッド12が形成されている。チ
ップ10のキャリア接続面は、シリコン酸化膜(SiO
2 )14により覆われており、このシリコン酸化膜(S
iO2 )14には、パッド12の表面を露出させるため
の窓が形成されている。窓から露出されたパッド12各
々の表面上には、例えばニッケル(Ni)などを含むバ
リアメタル層16を介してハンダバンプ18が形成され
ている。ハンダバンプ18は、チップ10の接続面に、
行列状に配置される。
に、上記チップ10を載せるためのチップキャリア20
があり、このチップキャリア20のチップ接続面には、
上記チップ10のパッド12それぞれに対応されたチッ
プ接続用パッド22が形成されている。チップ接続用パ
ッド22各々の表面上には、例えばニッケル(Ni)な
どを含むバリアメタル層26を介してハンダバンプ28
が形成されている。
に、チップキャリア20の実装面には、上記チップ接続
用パッド22に、チップキャリア20内に形成されたキ
ャリア内配線層30を介して電気的に接続された実装回
路基板接続用パッド32が形成されている。キャリア内
配線層30は、チップキャリア20のチップ接続面上に
形成され、チップ接続用パッド22に接続されるチップ
接続表面配線層(図示せず)、チップキャリア20の実
装面上に形成され、実装回路基板接続用パッド32に接
続される実装表面配線層(図示せず)、チップキャリア
20内に形成される内部配線層、チップキャリア20に
形成されたスルーホールを介して、上記チップ接続表面
配線層と上記内部配線層とを互いに接続する垂直方向配
線層、同様にスルーホールを介して、上記内部配線層と
上記実装面配線層とを互いに接続する垂直方向配線層な
どにより構成されている。
は、上記チップ接続用パッド22と同様に、例えばニッ
ケル(Ni)などを含むバリアメタル層36を介してハ
ンダバンプ38が形成されている。ハンダバンプ38
は、チップキャリア20の実装面に、行列状に配置され
ていて、外部端子としてのハンダバンプ型の電極40を
構成している。これにより、ボールグリッドアレイ型の
半導体装置が得られるようにされている。
一つの例は、Sn−Pb系合金のなかで融点が最も低い
Sn63wt.%/Pb37wt.%の共晶ハンダであ
る。これは、上記ハンダバンプ18、ハンダバンプ28
と同種の材料である。
42は、上記チップ10が載せられる区域を示してい
る。
ダバンプ18と、チップキャリア20に形成されたハン
ダバンプ28とは、互いに同種の材料が選ばれていて、
その材料は、スズ(Sn)−鉛(Pb)系ハンダであ
る。その組成の好ましい一つの例は、Sn−Pb系合金
のなかで融点が最も低くなるSn63wt.%/Pb3
7wt.%の共晶ハンダである。選ばれるハンダの材料
は、チップキャリア20の耐熱性により変えることがで
きるが、Sn−Pb系ハンダを用いるときには、その融
点を低く抑えるために、共晶組成近傍、一例としてはS
n63±10wt.%/Pb37±10wt.%程度の
組成のものが良い。この範囲のSn−Pb系ハンダであ
れば、図2の状態図に示すように、その融点を約220
℃以下にでき、チップ10およびチップキャリア20に
与える熱衝撃を小さくできる。
チップキャリア20には、アルミナセラミック基板より
安価なプリント基板が用いられている。この発明では、
チップ10とチップキャリア20との接続に、上述した
融点の低い共晶ハンダを使うために、チップキャリア2
0に安価なプリント基板を用いることが可能になってい
る。プリント基板は、樹脂系の基板に導電性配線パター
ンがプリントされたものである。プリント基板の樹脂の
好ましい一つの例はガラスエポキシ系樹脂であるが、そ
の他、ポリイミド系樹脂、フェノ−ル系樹脂、BTレジ
ン、ベークライトなども使用することができる。
ップキャリア20とを、ハンダバンプ18とハンダバン
プ28とを互いに合致させる。合致されたハンダバンプ
18およびハンダバンプ28に、約183℃以上、例え
ば220℃で約2秒間、熱を与え、それぞれ溶かす。こ
の後、温度を下げてハンダを固化させる。ハンダを固化
させることで、図1に示すように、チップ10のパッド
12とチップキャリア20のチップ接続用パッド22と
を互いに電気的に接続する導電性接続体44を形成す
る。さらに接続用導電体44を形成した後、チップ10
とチップキャリア20との間の空間に樹脂を充填するこ
とで、樹脂層46を形成する。樹脂層46を形成する樹
脂の一つの例は、ポリイミド系熱硬化性樹脂である。
ず、接続用導電体44が、ハンダバンプ18とハンダバ
ンプ28とをそれぞれ溶すことで得ている。このため、
接続用導電体44の組成は、Sn63wt.%/Pb3
7wt.%の共晶である。
のみで形成することで、異なった金属どうしの境界がな
い。
晶組織になり、異なった金属組成の境界もない。
ンプ28をそれぞれ溶かして接続用導電体44を得るた
めに、その形状は、球体のものとなる。
ストレス、特に熱的なストレスに、非常に強いものを得
ることができる。
る。
ッドを他の導電体に接続する方法は、一般にフリップチ
ップ実装として良く知られている。中でもチップのパッ
ドに高融点ハンダバンプを取り付けた、C4(Controll
ed Collapse Chip Connection )技術は、特に有名であ
る。C4技術については、米国特許第4,825,28
4号や、Microelectronics Packaging Handbook, Van N
ostrand Reinhold, New York, 1989, p.368 に開示され
ている。
ための図で、(a)図および(b)図はそれぞれ接続工
程順に示した断面図である。
パッド300には、高融点ハンダバンプ302が形成さ
れている。高融点ハンダは、Sn3wt.%/Pb97
wt.%の組成である。この高融点ハンダバンプ302
を、セラミック基板の接続用パッド304の上に来るよ
うに位置を決める。
に、高融点ハンダバンプ302をリフローする。この
後、温度を常温に戻し、リフローされた高融点ハンダバ
ンプ302を固化させる。
0と接続用パッド304とを導電性接続体306によ
り、互いに接続することができる。この導電性接続体3
06は、Sn3wt.%/Pb97wt.%である高融
点ハンダで形成され、異なった金属どうしの境界はな
い。
%の合金は共晶ではないので、液相線以下(融点以下)
に温度が下がると、まず、α相、Sn−Pb合金では、
Pbの結晶が析出し、その後に、α+β相、Sn−Pb
合金では、SnとPbとが混じりあった結晶がでてくる
(図2のSn−Pb合金の状態図を参照)。このため、
その結晶組織には、純粋なPbだけの結晶と、SnとP
bとが混じり合った結晶とが混在するようになる。この
ため、ハンダバンプ内に組成、即ち合金相が異なった領
域が分布する。このように合金相が異なった領域が分布
すると、熱的なストレスに対する強度が低下する可能性
がある。特に熱的なストレスに対する強度の低下は、多
端子化および微細化が進み、導電性接続体306が微細
化されてきたときに顕著になり、接続不良をもたらす、
と推測される。
実施の形態のような温度220℃という、低温でのハン
ダリフローは、実現することもできない。
の図で、(a)図および(b)図はそれぞれ接続工程順
に示した断面図である。
説明するための図で、(a)図および(b)図はそれぞ
れ接続工程順に示した断面図である。
(a)において説明した形と全く同じものである高融点
ハンダバンプ302を有したチップがある。また、セラ
ミック基板に代えてエポキシ系樹脂により構成されると
ともに接続用パッド304を有した樹脂基板がある。こ
の樹脂基板の接続用パッド304の上には、低融点の共
晶ハンダバンプ308が形成されている。高融点ハンダ
バンプ302の位置を、図5(a)において説明したよ
うに決めた後、図6(b)に示すように、共晶ハンダバ
ンプ308をリフローする。この後、温度を常温に戻
し、リフローされた共晶ハンダバンプ308を固化させ
る。
ンダバンプ308をリフローすることで、パッド300
と接続用パッド304とを互いに接続できるために、低
温での接続を実現でき、チップを接続するための基板に
樹脂系のものを使用することができる。なお、このよう
なC4技術は、Proceedings of ECTC, 1993, IEEE, p.1
82〜p.186 に開示されている。
4とを互いに接続する導電性接続体306には、Sn3
wt.%/Pb97wt.%の合金と、Sn63wt.
%/Pb37wt.%の合金との境界310を生ずる。
ンダリフローを実現することができるものの、パッド3
00と接続用パッド304とを互いに接続する導電性接
続体306に、異なった金属どうしの境界310を生ず
るために、熱的なストレス、および電気的なストレスに
弱くなってしまう。特に境界310は、熱応力による疲
労破壊を生じやすい部分であり、熱的なストレスに対す
る強度の低下が懸念される。
造プロセスのゆらぎ、という問題がある。他のC4技術
を用いて半導体製造装置を製造するとき、製造プロセス
のゆらぎによって、図7(a)に示すように、共晶ハン
ダバンプ308が、設計値よりも小さく形成されること
が、希ではあるが起こる可能性がある。
れた導電性接続体306では、図7(b)に矢印Aに示
されているような、くびれが発生する。共晶ハンダバン
プ308が小さいと共晶ハンダの量が少なくなり、高融
点ハンダバンプ302の全てを、共晶ハンダによって覆
うことができなくなるためである。このくびれの部分に
は、応力が集中しやすい。導電性接続体306に応力が
集中しやすい部分があると、導電性接続体306の強度
は、さらに悪化すると予想される。
接続体306にくびれを生じたものは、ある程度選別す
ることができるが、もし、加速試験を通過してしまって
出荷されるようなことがあると、装置の信頼性に影響す
る。
に矢印Aに示されるようなくびれが生ずることがない構
造であることが望まれるところである。
る装置のチップとプリント基板との電気的な接続を説明
するための図で、(a)図および(b)図はそれぞれ接
続工程順に示した断面図である。
び(b)において説明した形と全く同じものである共晶
ハンダバンプ18を有したチップ10と、図4(a)お
よび(c)において説明した形と全く同じものである共
晶ハンダバンプ28を有したプリント基板20がある。
共晶ハンダバンプ18の位置を決めた後、図8(b)に
示すように、共晶ハンダバンプ18、28の双方をリフ
ローする。この後、温度を常温に戻し、リフローされた
共晶ハンダバンプ18、28を固化させ、導電性接続体
44を得る。
的な接続であると、共晶ハンダバンプ18、28をそれ
ぞれリフローすることで、パッド12と接続用パッド2
2とを互いに接続する。したがって、低温での接続を実
現できる。
ストレスに、構造的に強い球体となる。
3wt.%/Pb37wt.%の共晶ハンダのみで構成
されるので、異なった金属どうしの境界もない。
t.%の合金は共晶であるので、液相線以下(融点以
下)に温度が下がっても、α相、即ちPbの結晶が先に
析出することはなく、α+β相、即ちSnとPbとが混
じりあった結晶がでてくる(図2のSn−Pb合金の状
態図を参照)。したがって、合金相が異なった領域が分
布することもない。
る装置が持つ導電性接続体44では、熱的なストレス
に、非常に強いものを得ることができる。
いので、図7(b)に矢印Aに示されるようなくびれが
生ずることがない構造でもあり、歩留りも良く、装置の
信頼性も高くなる。
および導電性接続体44を構成するハンダとしては、上
記Sn63wt.%/Pb37wt.%のSn−Pb系
共晶ハンダの他、以下のようなものも使用することがで
きる。
48wt.%のIn(インジウム)−Sn(スズ)系共
晶ハンダ、Bi58wt.%/Sn42wt.%のBi
(ビスマス)−Sn(スズ)系共晶ハンダ、Sn91w
t.%/Zn9wt.%のSn(スズ)−Zn(亜鉛)
系共晶ハンダ、Sn96.5wt.%/Ag3.5w
t.%のSn(スズ)−Ag(銀)系共晶ハンダ、Sn
95wt.%/Sb5wt.%のSn(スズ)−Sb
(アンチモン)系共晶ハンダなどを使うことができる。
25wt.%/Sb10wt.%のSn−Ag−Sb系
共晶ハンダ、Sn95.5wt.%/Cu4.0wt.
%/Ag0.5wt.%のSn−Cu(銅)−Ag系共
晶ハンダなどを使うことができる。
2wt.%/Sb0.8wt.%/Ag0.2wt.%
のSn−Cu−Sb−Ag系共晶ハンダなどを使うこと
ができる。
n−Pb系共晶ハンダと同様に、±10%程度の範囲な
らば許容できる。
性を示す図、図10は、温度とハンダバンプ(導電性接
続体44)の歪みとの関係を示す図である。
は、樹脂層46を、チップ10とチップキャリア20と
の間の空間に、上記導電性接続体44の周囲を囲うよう
に設けている。この樹脂層46を構成する樹脂には、図
9に示すようなヤング率E、熱膨張係数α、並びに図1
0に示すようなガラス転移点Tgを持つ4つの樹脂A、
B、C、Dを用いた。
の一つは、チップ10とチップキャリア20との間の空
間をコートしてチップ10をチップキャリア20に固定
し、図示せぬ実装回路基板への実装するときのハンダリ
フロー時に、導電性接続体44が歪むことを防止すると
ともに、チップ10とチップキャリア20との間に働
く、熱応力を緩和し、導電性接続体44の劣化を防ぐこ
とである。
46の樹脂は、図9および図10に示すように、熱膨張
係数αを20ppm/℃〜78ppm/℃、ガラス転移
点Tgを100〜200℃、ヤング率Eが3000MP
a〜9500MPa(室温)に調整されたものを選ん
だ。
はガラス状態である樹脂が、ゴム状弾性を示し出す温度
のことである。
B、C、Dはそれぞれ、ポリイミド系熱硬化性樹脂であ
る。樹脂の各特性はそれぞれ、ポリイミドをベースにポ
リブタジエンを混合し、さらにフィラーとして破砕状石
英および球状石英をそれぞれ含ませ、これらの量を調節
することで、上記の範囲となるようにした。
含有量については、石英の含有量を、40wt.%以
下、例えば38wt.%程度とした。これは、石英の含
有量が40wt.%以上となると、樹脂の充填性が悪く
なり、チップ10とチップキャリア20との間の空間、
特にチップ10の中央部分の下の空間にボイドが発生し
たことによる。
よび球状石英を樹脂に40wt.%〜75wt.%の範
囲で含有させることについては、米国特許第4,99
9,699号に開示がある。
接続体44)の歪みとの関係が4つの樹脂A、B、C、
Dについてそれぞれ示されている。
いる装置では、樹脂層46がない装置に比べ、温度の上
昇に伴ったハンダバンプ(導電性接続体44)の歪みが
小さくなる。導電性接続体44の歪みが小さくなると、
半導体装置を図示せぬ実装回路基板に実装するときのハ
ンダリフロー時に、チップ10とチップキャリア20と
の接続不良が発生する可能性を低減でき、信頼性を向上
させることができる。
さくして、より信頼性を向上させるためには、図10に
示すように、ガラス転移点Tgが、チップキャリア20
のガラス転移点Tg(約150℃)よりも高い樹脂C、
Dを選ばれることが好ましい。導電性接続体44の歪み
をより小さくできるのは、ガラス転移点Tgが、導電性
接続体44の融点、この実施の形態ではPb−Sn系ハ
ンダの融点よりも高い樹脂Dである。この場合には、温
度が、導電性接続体44の融点に達しても、導電性接続
体44に急激な歪みの増加がない。
との関係を示す図である。図11において、樹脂層46
を持たない装置の実験結果は“○”印によりプロットさ
れ、樹脂層46を持つ装置の実験結果は“□”印により
プロットされている。
示されている。
の実験であり、第2の実験は、樹脂の種類を固定し、ハ
ンダバンプ(導電性接続体44)の高さを変化させた実
験、第3の実験は、ハンダバンプ44の高さを固定し、
樹脂の種類を変化させた実験、第4の実験は、第2の実
験に準ずるもので、チップキャリアの材料を樹脂からセ
ラミックに変化させた実験である。
るが、樹脂層46を持たない装置では、樹脂層46を持
つ装置に比較して、ハンダバンプが歪み易くなる傾向が
ある。
る。
30μm、50μm、80μmにした3つ装置を使用し
た。これらの装置では、樹脂層46の樹脂に、上記樹脂
A(E=3479MPa、α=74ppm/℃)を用
い、チップキャリア20には、基材樹脂がエポキシ系で
あるFR−4と呼ばれるものをそれぞれ用いた。
ダバンプ44の高さhが、30μm、50μm、80μ
mと高まるにつれて、ハンダバンプ44が歪み難くなる
傾向が認められた。この傾向からは、ハンダバンプ44
を歪み難くするためには、ハンダバンプ44の高さh
を、ある程度高くすると良い、ということが分かる。こ
れは、ハンダバンプ44の高さhをある程度高くするこ
とで、チップ10とチップキャリア20との熱膨脹差を
吸収するためのハンダバンプのひずみが少なくて済む、
あるいはチップ10とチップキャリア20との間の空間
の容積がある程度大きくなり、樹脂層46の機械的な強
度が高まる、あるいはハンダバンプ44の容積がある程
度大きくなることで、ハンダバンプ44自体の機械的な
強度が高まる、これらの要因によって、ハンダバンプ4
4が歪み難くなる、と推測される。この実験では、ハン
ダバンプの高さhは、一つの例として、80μm程度が
好ましい、という結果が得られている。
る。
プの高さhを、好ましいとされた値、即ち80μmで固
定し、樹脂層46の樹脂を、上記樹脂B(E=5867
MPa、α=41ppm/℃)、上記樹脂C(E=60
50MPa、α=36ppm/℃)、上記樹脂D(E=
9408MPa、α=23ppm/℃)とした3つの装
置を使用した。これら3つの装置のチップキャリア20
にはFR−4を用いた。
脂C、樹脂Dの順で、ハンダバンプ44が歪み難くな
り、図10に示した関係が装置レベルで確認された。
る。
20μm、40μmにした2つの装置が使用された。こ
の2つの装置の樹脂層46の樹脂には樹脂Aが、また、
チップキャリア20にはアルミナセラミックが用いられ
た。
を、樹脂系のものからセラミック系のものに代えても、
第2の実験と同様なる結果を得ることができた。
20にセラミック系のものを使用することもできる。例
えばアルミナセラミックや、窒化アルミニウム(Al
N)などである。チップキャリア20にセラミック系の
ものを使用すると、チップキャリア20が樹脂系のもの
よりは、製造コストはかさむ。
ンダとし、かつ樹脂層46を形成することにより、熱的
なストレスおよび電気的なストレスに強い装置が得られ
る、という効果は、図11にも示されているように維持
することができる。
は、石英だけでなく、他の材料を用いることもできる。
例えば窒化アルミニウム(AlN、熱膨張係数α=2.
9ppm/℃)である。窒化アルミニウムをフィラーに
用いたときには、その含有量が75wt.%以上にされ
たとき、樹脂の熱膨張係数αが40ppm/℃以下にす
ることができる。
wt.%以上であると、石英のときと同じように、樹脂
の充填性の悪化が認められた。この充填性の悪化を解消
するために、窒化アルミニウムの粒径を0.5μm以下
にそろえた。これにより、充填性を改善することができ
た。
ミドの他、エポキシ樹脂、ブダジエン樹脂、ビフェニー
ル系樹脂なども用いることが可能である。
少なく、チップ10と、チップキャリア20のチップ接
続面上に形成されているソルダーマスクとしてのレジス
ト(図示せず)との密着性を良くすることができる。
グリッドアレイ型の半導体装置であると、導電性接続体
44を共晶ハンダで構成することにより、チップ10と
チップキャリア20とを低温で接続できるとともに、熱
的なストレスおよび電気的なストレスの双方に強い、装
置を得ることができる。
の間の空間に樹脂層46を形成することにより、導電性
接続体44がひずみ難くなり、上記熱的なストレスおよ
び電気的なストレスに対する強度を、さらに高めること
ができる。
グリッドアレイ型の半導体装置を、実装基板に実装する
状態を示した断面図である。
係るボールグリッドアレイ型の半導体装置150では、
チップ10とチップキャリア20との間の空間に樹脂層
46が形成されていることによって、ハンダバンプ型の
電極40を実装基板200の接続用端子202に、ハン
ダリフロー法を用いて接続するとき、これら電極40と
同様な共晶ハンダでなる導電性接続体44が大きく歪ん
だり、あるいはチップ10がチップキャリア20から離
脱したりする問題を解消することができる。
ボールグリッドアレイ型の半導体装置の、より具体的な
製造方法について説明する。
1の実施の形態に係るボールグリッドアレイ型の半導体
装置を、製造工程順に示した断面図である。
ア接続面側に形成されているバリアメタル層16上に、
電解メッキ法を用いて、共晶ハンダバンプ18を形成す
る。次に、共晶ハンダバンプ18の表面にフラックスを
塗布する。このフラックスには、日本アルファメタルズ
のR5002、千住金属工業の7200A、日本ハンダ
のラピックスRなどを使える。基本的に、ロジンを主成
分とする無ハロゲン系のフラックスが使用されることが
好ましい。
行われるバンプ接続時に使われるフラックスに、例えば
水溶性で、かつ活性度の高いフラックスが使用されると
きには、省略することもできる。次に、200℃以上の
温度で、共晶ハンダをリフローし、共晶ハンダバンプ1
8を球状にする。共晶ハンダバンプ18を球状にするの
は、接続時のハンダの濡れ性を向上させるためである。
共晶ハンダバンプ18の表面に、フラックスを塗布す
る。参照符号50により示される部分は、フラックスの
層である。このフラックスには、上述のR5002、7
200A、ラピックスR、あるいは日本アルファメタル
ズのR5003を、環状アミド溶剤や、イソプロピルア
ルコール溶剤、エチレングリコールモノフェニールエー
テルなどの溶剤を用いて、固形分が6%〜50%になる
ように薄めて使用する。
ア20のチップ接続面側に形成されているバリアメタル
層26上に、無電解メッキ法を用いて、共晶ハンダバン
プ28を形成する。次に、共晶ハンダバンプ28の表面
にフラックスを塗布する。このフラックスには、共晶ハ
ンダバンプ18と同様、R5002、7200A、ラピ
ックスRなどが使われ、基本的に、ロジンを主成分とす
る無ハロゲン系のフラックスが使用されることが好まし
い。
後に行われるバンプ接続時に使われるフラックスに、例
えば水溶性で、かつ活性度の高いフラックスが使用され
るときには、省略することもできる。次に、200℃以
上の温度で、共晶ハンダをリフローし、共晶ハンダバン
プ28を球状にする。共晶ハンダバンプ28を球状にす
るのは、共晶ハンダバンプ18と同様に、接続時のハン
ダの濡れ性を向上させるためである。
のキャリア接続面と、チップキャリア20のチップ接続
面とを対向させ、共晶ハンダバンプ18と共晶ハンダバ
ンプ28とが互いに対向するように位置を決める。
ンプ18と共晶ハンダバンプ28とを互いに接触させ
る。この状態では、図示はされないがフラックスの層5
0により、チップ10がチップキャリア20に仮止めさ
れた状態となる。仮止めされた状態のまま、チップ10
とチップキャリア20とを搬送して、リフロー用の炉の
中に投入する。次に、炉の温度を220℃、リフロー時
間を約2秒として、共晶ハンダバンプ18および共晶ハ
ンダバンプ28をそれぞれ溶かし、導電性接続体44を
形成する。この時の炉の温度は、共晶ハンダの融点であ
る183℃から、部材の熱容量と耐熱性とを考慮した2
55℃までの範囲に設定されるのが良い。また、リフロ
ー時間は、ハンダの融点を越える温度として、1秒以上
設定されれば、ハンダを溶かすことができ、導電性接続
体44を形成することができる。リフロー時間は、基板
の耐熱性にもよるが、最大20秒程度まで設定すること
が可能である。次に、層50を構成していたフラックス
を、洗浄剤、例えばイソプロピルアルコール、EC−
7、またはテクノケアなどを用いて除去する。
チップキャリア20との間の空間に、例えば上述したポ
リイミド系熱硬化性樹脂を充填する。次に、充填された
樹脂を固化させるために、例えば温度が100℃に設定
されたオーブンにより、1〜4時間キュアする。これに
よって、樹脂層46が形成される。
ア20の実装面側に形成されているバリアメタル層36
上に共晶のハンダボールを溶融して固着し、球状の共晶
ハンダバンプ40を形成する。共晶ハンダバンプ40
は、バリアメタル層36上にクリームハンダを印刷した
後、印刷されたクリームハンダをリフローし、球状にす
ることでも形成することができる。
体44を得て、さらに樹脂層46を形成した後、外部端
子となる共晶ハンダバンプ40を形成する。このため、
導電性接続体44を形成するときの熱を、共晶ハンダバ
ンプ40を受けることがない。このため、共晶ハンダバ
ンプ40が溶けて、その形がくずれたり、あるいは共晶
ハンダバンプ40どうしが短絡してしまうことがない。
形態に係るボールグリッドアレイ型の半導体装置を、他
の製造方法にしたがって工程順に示した断面図である。
3、図14を参照して説明した方法にしたがって、球状
の共晶ハンダバンプ18を形成し、球状化された共晶ハ
ンダバンプ18の表面に、環状アミド溶剤や、イソプロ
ピルアルコール溶剤、エチレングリコールモノフェニー
ルエーテルなどの溶剤を用いて固形分が6%〜50%に
なるように薄められた、上述のR5002、R500
3、7200A、ラピックスRよりなるフラックスの層
50を形成する。
して説明した方法にしたがって、チップキャリア20の
チップ接続面側に形成されているバリアメタル層26上
に、球状の共晶ハンダバンプ28を形成する。さらに、
図17を参照して説明した方法にしたがって、チップキ
ャリア20の実装面側に形成されているバリアメタル層
36上に球状の共晶ハンダバンプ40を形成する。
のキャリア接続面と、チップキャリア20のチップ接続
面とを対向させ、共晶ハンダバンプ18と共晶ハンダバ
ンプ28とが互いに対向するように位置を決める。
して説明した方法にしたがって、共晶ハンダバンプ18
と共晶ハンダバンプ28とを互いに接触させ、炉の温度
を220℃、リフロー時間を約2秒として、共晶ハンダ
バンプ18および共晶ハンダバンプ28をそれぞれ溶か
し、導電性接続体44を形成する。この後、層50を構
成していたフラックスを、洗浄剤、例えばイソプロピル
アルコール、EC−7、またはテクノケアなどを用いて
除去する。
して説明した方法にしたがって、チップ10とチップキ
ャリア20との間の空間に、例えば上述したポリイミド
系熱硬化性樹脂を充填し、充填された樹脂をキュアし固
化させて樹脂層46を形成する。
クスに接する共晶ハンダバンプ18、28と、フラック
スに接しない(塗布されていない)共晶ハンダバンプ4
0とで、濡れ性が相違することを利用し、共晶ハンダバ
ンプ40をくずすことなく、共晶ハンダバンプ18、2
8のみを溶かして、チップ10をチップキャリア20に
接続するようにしたものである。
濡れ性が良くなり、流動性が増す。したがって、フラッ
クスに接している共晶ハンダバンプ18、28と、フラ
ックスが塗布されていない共晶ハンダバンプ40とに同
じ熱を与えると、共晶ハンダバンプ40が球状の形を維
持し続けている間に、共晶ハンダバンプ18、28の
み、共晶ハンダの流動性を大きくさせることができる。
したがって、共晶ハンダバンプ40の形をくずすことな
く、導電性接続体44を形成することができる。
に、共晶ハンダバンプ40を形成する際に熱工程が取り
込まれずに済み、チップ10の熱履歴を軽減できること
である。
プ10の半導体基板の内部に形成された拡散層のプロフ
ァイルが乱れる可能性を小さくでき、チップ10に、微
細な素子を集積することができる。
明した製造方法は、この発明に係るボールグリッドアレ
イ型の半導体装置のチップに、大規模な集積回路を組み
込むことに好適な製造方法である。
ボールグリッドアレイ型の半導体装置について説明す
る。
ドアレイ型の半導体装置の主要な目的は、装置の組み立
てをより簡単に行え、組み立てのスループットを向上さ
せようとするものである。また、他の目的は、外部端子
となる半田バンプ40が傷まないようにすることであ
る。
を準備し、この一枚の樹脂板に、後にチップキャリア2
0となる部分を複数設定し、ハンダバンプ28および4
0の形成工程とチップ10の接続工程とを、複数の装置
で一括して行えるようにして、組み立てを簡単化し、組
み立てのスループットを向上させている。
係るボールグリッドアレイ型の半導体装置を示す図で、
(a)図は実装面から見た平面図、(b)図は(a)図
中のb−b線に沿う断面図である。
板60があり、この樹脂板60は、チップキャリア20
となるキャリア予定部20´が複数、短冊状の樹脂板の
長軸方向に沿って一列に並んで設定されている。樹脂板
60には、チップキャリアの切り離しを容易にするため
の切断用溝62が、キャリア予定部20´の4つの角を
除いたところに設けられている。キャリア予定部20´
は、4つの角がそれぞれ、図示せぬ切断用金型により、
切り落とされることによって、各チップキャリア20に
分離される。
扱いを行いやすくするために、図示せぬ搬送ツールの爪
が掛けられるツーリングホール64が、樹脂板60の長
辺に沿って形成されている。このツーリングホール64
は、搬送に用いられるだけでなく、例えば切断用金型の
位置合わせ、およびテスト用ジグの位置合わせなどにも
利用することができる。
は、樹脂板60に、TAB方式に使われる、フレキシブ
ルなテープではなく、ある程度の厚みを有していて、フ
レキシブルなテープより、ねじれ難く、かつたわみ難い
ものとしている。このような樹脂板60の変形し難い性
質を利用し、この第2の実施の形態では、樹脂板60の
チップ接続面(チップ搭載面)上に、テスト用端子70
を設けるようにしている。樹脂板60は、フレキシブル
なテープに比べれば変形が少なく、テスタのソケット電
極、またはプローブを、テスト用端子70に、精度良く
接触させることが可能にできたためである。
極を有した装置は、例えば特公平6−103704号な
どに開示されている。
´内に配置され、キャリア予定部20´を切り落とす
前、切り落とした後のいずれでも、チップ10の中に形
成されている集積回路をテストすることが可能にされて
いる。さらにテスト用端子70は、樹脂層46により覆
われないように形成され、樹脂層46を形成した後で
も、テストできるようにされている。
係るボールグリッドアレイ型の半導体装置を、樹脂板6
0から分離した状態を示す図で、(a)図は、チップ搭
載面から見た平面図、(b)図は(a)図からチップを
取り除いたときの平面図である。
キャリア予定部20´が、樹脂板60から分離された
後、テスト用端子70はチップキャリア20の上に残っ
ており、かつ樹脂層46により覆われることなく、露出
されている。
符号66により示される部分は、装置の向きを示すイン
デックスである。インデックス66の形は、図25
(a)および(b)に示されるような四角形の他、図2
6(a)に示すような円弧状に切り抜かれた形や、図2
6(b)に示すような孔であったりしても良い。
装置であると、複数の装置を一括して組み立てていくこ
とが可能となり、スループットを向上させることができ
る。さらに、外部端子となるハンダバンプ40とは別
に、テスト用端子70を設けるようにすれば、テスト時
に、ハンダバンプ40に、テスト信号をテスト用端子7
0に供給するためのテスト信号供給端子、またはプロー
ブを接触させずに済む。このため、繊細なハンダバンプ
40が傷つくこともない。
44ごとに、一つ一つ形成される必要はない。チップ1
0にロジック系の集積回路を集積したときには、チップ
10から引き出す電極のパッド数が200程度になる。
このようなパッド数は、チップ10にメモリ系の集積回
路を集積したときに比べ、はるかに多い。
路を集積したときには、チップのテスト手法として知ら
れている、JTAG(Joint Test Action Group )など
を利用し、テスト用端子70の数を削減することが望ま
しい。このようにすれば、チップ10から引き出す電極
のパッド数が多いときでも、テスト用端子70を、チッ
プ10の外周に、一列に配置することができ、チップキ
ャリア20のサイズの増加を抑制することができる。
装置には、チップキャリア20に、コストが低く、かつ
切断用金型で容易に切断できる、樹脂系のものが用いら
れることが好ましい。例えばチップキャリア20にセラ
ミック系のものが用いられても構わないが、チップキャ
リア20に、セラミック系のものを使用したときには、
コストが高く、切断も容易でなくなる。
に切断できるので、半導体装置の向きを示すインデック
ス66も形成しやすい。しかも、インデックス66は、
切断用金型に、図25(a)および(b)に示す四角形
や、図26(a)に示す円弧、あるいは図26(b)に
示す孔に応じた型を設けることで、キャリア予定部20
´を樹脂板60から打ち抜くと同時に得ることができ
る。もちろん図25〜図26に示す形の他にも、様々な
形のインデックスを作ることができる。
0´の切り離しは、メーカ側、ユーザ側の双方で行うこ
とができる。切り離す時期の選択は、ユーザ側の要求に
応じて決定することができる。
側が切断用金型を準備しなくて済み、ユーザ側のコスト
的な負担を軽減できることである。
複数の装置が、一つの樹脂板60に繋ぎとめられている
ので、大量輸送が行いやすくなることである。
側で好みの形に成型可能という利点もある。この場合、
ユーザ側で、インデックス66を、装置の向きを示すだ
けでなく、実装基板との位置決め用のための孔、あるい
は形に整えることも可能である。
ボールグリッドアレイ型の半導体装置をテストするのに
好適なテスタについて説明する。
断面図である。
り、このテストジグ72には、第2の実施の形態に係る
半導体装置160が挿入される挿入孔74が設けられて
いる。ソケット電極76は、挿入孔74の底部に固定さ
れている。
形成されているチップ10の搭載面から挿入孔74に挿
入される。これによって、テスト用端子70が、ソケッ
ト電極76に接触される。この後、テスト信号を、ソケ
ット電極76を介してチップ10に供給し、チップ10
の電気的なテストを、周知の方式にしたがって行う。テ
ストが終了したら、テストジグ72から、半導体装置1
60を取り出す。
60を、半導体装置160のチップ10の搭載面を下に
した状態で、挿入孔74に、例えば落とし込むことで、
テスト用端子70と、挿入孔74の底部に設けられたソ
ケット電極76とが接触される。このため、外部端子と
なるハンダバンプ40には、ソケット電極76だけでな
く、テストジグ72も接触することがなく、ハンダバン
プ40が傷つく可能性が小さい。
断面図である。
あり、このテストジグ72´には、第2の実施の形態に
係る半導体装置160が載置される載置孔75が設けら
れている。載置孔75は、半導体装置160の縁の部分
のみを支持する浅い孔75aと、半導体装置160のハ
ンダバンプ40がテストジグ72´に接触しないように
するための深い孔75bとからなっている。
の移動が可能なように形成されており、半導体装置16
0が浅い孔75aの中に載置された後、テスト用端子7
0に上下方向に移動してきて接触される。この後、テス
ト信号を、ソケット電極76を介してチップ10に供給
し、チップ10の電気的なテストを、周知の方式にした
がって行う。テストが終了したら、ソケット電極76´
を上下方向に動かして、テストジグ72´から、半導体
装置160を取り出す。
がテストジグ72´に接触しないようにするための深い
孔75bを有していることにより、図27に示したテス
タと同様、ソケット電極76´およびテストジグ72´
それぞれが、ハンダバンプ40に接触することがなくな
る。よって、ハンダバンプ40を傷つき難くすることが
できる。
断面図である。
に接続されているプローブ77がある。このプローブ7
7は、第2の実施の形態に係る半導体装置160にテス
ト信号を供給するとともに、半導体装置160を支持す
る。プローブ77は、半導体装置160を支持するため
に、テスト用端子70に接触され、かつ半導体装置16
0を支持する先端部分から根元の部分に向かって太くさ
れ、その剛性が高められている。その剛性は、半導体装
置160を支持したとき、ねじれ、およびたわみがそれ
ぞれ、実質的に問題のない範囲まで軽減できる程度に設
定される。
を、半導体装置160のチップ10の搭載面を下にした
状態で、テスト用端子70をプローブ77に接触させる
と同時に、半導体装置160を支持する。このため、外
部端子となるハンダバンプ40が、プローブ77や、図
示せぬテストジグに接触することがなく、第1、第2の
テスタと同様にハンダバンプ40が傷つく可能性を小さ
くできる。
ボールグリッドアレイ型の半導体装置について説明す
る。
ドアレイ型の半導体装置は、第2の実施の形態に準ずる
もので、テスト用端子が、別の形状とされたものであ
る。
係るボールグリッドアレイ型の半導体装置を、樹脂板6
0から分離した状態を示す図で、(a)図は、チップ搭
載面から見た平面図、(b)図は(a)図からチップを
取り除いたときの平面図である。
テスト用端子は、例えば図25(a)、(b)に示した
ような、配線よりも面積の広い四角形状にされる必要は
必ずしもなく、導電性接続体44とハンダバンプ40と
を互いに接続するキャリア内配線を部分的に、樹脂層4
6から露出させ、この露出されたキャリア内配線の部分
をテスト端子70´とするようにしても良い。
ボールグリッドアレイ型の半導体装置について説明す
る。
係るボールグリッドアレイ型の半導体装置の断面図であ
る。
は、樹脂層46の外側に形成しなくても、樹脂層46の
内側、あるいは樹脂層46によって被覆されるようにし
ても良い。この場合には、テスト用端子70が樹脂層4
6によって隠されてしまうので、チップ10のテスト
は、樹脂層46を形成する前に行われる。そして、テス
トは、キャリア予定部20´が樹脂板60から切り離さ
れる前に行われることが良い。このようにすると、テス
ト後、樹脂層46を、樹脂板60に繋ぎとめられている
複数の装置で一括して形成することができ、効率が良
い。
イ型の半導体装置に好適である樹脂板について説明す
る。
の実施の形態に使用される樹脂板60では、TAB方式
などに使われるフレキシブルなテープに比べ、厚みがあ
り、変形し難いものであった。そして、樹脂板60の厚
みは、厚くすればするほど、変形し難くすることがで
き、テスト用端子70とテスタのソケット電極、または
プローブとの接触精度が良くなってくる。
めに、樹脂板60の厚みを厚くしていくと、今度は、キ
ャリア予定部20´を樹脂板60から切り離すための切
断が難しくなってくる。
は、上記の点を解消し、テスト用端子70とテスタのソ
ケット電極、またはプローブとの接触精度を良好とさせ
つつ、キャリア予定部20´を樹脂板60から切り離す
ための切断を容易にすることが可能であり、この発明の
第2〜第4の実施の形態に係るボールグリッドアレイ型
の半導体装置に、特に好適な樹脂板を提供することにあ
る。
る。
めに、厚みが0.6mm〜0.9mm程度に設定された
樹脂板60aがある。切断が容易になる樹脂板60aの
厚みは、樹脂の種類によって種々変わるが、エポキシ系
の樹脂では、厚みが0.6mm〜0.9mm程度が望ま
しい。この例では、樹脂板60aはエポキシ系とし、そ
の厚みは0.6mmに設定した。図中、参照符号68に
より示される破線は、切断箇所を示している。
に、ねじれ、たわみ、そりなどの問題が起こりやすくな
る。そこで、樹脂板60aの縁に沿って、チップ接続面
に補強材80-1を、実装面に補強材80-2を形成し、樹
脂板60aを補強している。この例では、補強材80-
1、80-2をそれぞれ、厚みが1.2mmでエポキシ系
の樹脂で形成した。
で引き出されていて、テスト用端子70は、樹脂体60
の中で、最も変形し難い領域に形成されるようにした。
60aの縁に沿って、補強材80-1、80-2がそれぞれ
形成されていることによって、樹脂板60aを変形し難
くでき、テスト用端子70とテスタのソケット電極、ま
たはプローブとの接触精度を良好とすることができる。
0aから切り離すための切断は、樹脂体60aの厚み
を、例えば0.6mm程度まで薄くなっていることによ
り、容易できる。特に切断の時に、切断用金型にかける
荷重を小さくできる。よって、この発明の第2〜第4の
実施の形態に係るボールグリッドアレイ型の半導体装置
に、特に好適な樹脂板60aを得ることができる。
る。
0が、チップ10が持つ4つの辺のうちの2つの辺に対
応させて形成されている。この第2の樹脂板60bで
は、チップ10が持つ4つの辺の全てに対応させて形成
されている。
は、厚み0.6mmで、エポキシ系の樹脂板60bの切
断箇所68の周囲を囲んで、チップ接続面に補強材82
-1を、実装面に補強材82-2をそれぞれ形成し、樹脂板
60を補強している。この例では、補強材80-1、80
-2をそれぞれ、厚みが1.2mmでエポキシ系の樹脂で
形成した。
同様、補強材80-1の上まで引き出され、テスト用端子
70が、樹脂体60bの中で、最も変形し難い領域に形
成されるようにした。
難くでき、テスト用端子70とテスタのソケット電極、
またはプローブとの接触精度を良好にできると同時に、
キャリア予定部20´を樹脂板60から切り離すための
切断を容易できる。
る。
0-2がそれぞれ、樹脂板60aと一体に形成され、同様
に、第2の樹脂板60bでは補強材82-1、82-2がそ
れぞれ、樹脂板60bと一体に形成されている。
れても、それぞれ別の部材とされても良い。この第3の
樹脂板60cでは、補強材84-1、84-2を、樹脂板6
0cに着脱自在に形成している。補強材84-1、84-2
はそれぞれ、第1、第2の樹脂板のときと同様に、厚み
が1.2mmでエポキシ系の樹脂で形成した。
-2は、ビスとワッシャ、あるいはボルトとナットのよう
な止め具86-1、86-2を使用して、樹脂板60cに止
められている。止め具86-1、86-2は、樹脂板60c
のツーリングホール64を介して、樹脂板60cを、補
強材84-1と84-2とによって挟み込む。
に被せられるために、樹脂板60cのチップ接続面上に
形成されているテスト用端子70が補強材84-1によっ
て隠されてしまう。このため、補強材84-1の、テスト
用端子70に対応する部分には、テスタのソケット電
極、またはプローブをテスト用端子70に接触できるよ
うに、テスト用端子70を補強材84-1から露出させる
ための窓88が設けられている。
70とテスタのソケット電極、またはプローブとの接触
精度を良好にできると同時に、キャリア予定部20´を
樹脂板60から切り離すための切断を容易できる。
ば、ボールグリッドアレイ型、あるいはそれに準じた外
部端子を有し、装置の小型化とともに製造コストを減ず
ることが可能な構造を有し、チップの端子とチップキャ
リアの接続用端子とを互いに電気的に接続するための接
続体に、長い寿命を持たせることが可能な半導体装置
と、装置を回路基板に実装する前に、ボールグリッドア
レイ型、あるいはそれに準じた外部端子を傷めずに済む
半導体装置と、連続製造が可能でスループットの短縮を
図れる構造を持つ半導体装置とを提供することができ
る。
ルグリッドアレイ型の半導体装置の断面図。
図で、(a)図はキャリア接続面の平面図、(b)図は
(a)図のb−b線に沿う断面図。
(a)図はチップ接続面の平面図、(b)図は実装面の
平面図、(c)図は(a)図および(b)図中のc−c
線に沿う断面図。
図で、(a)図および(b)図はそれぞれ接続工程順に
示した断面図。
で、(a)図および(b)図はそれぞれ接続工程順に示
した断面図。
で、(a)図および(b)図はそれぞれ接続工程順に示
した断面図。
のチップとプリント基板との電気的な接続を説明するた
めの図で、(a)図および(b)図はそれぞれ接続工程
順に示した断面図。
図。
図。
関係を示す図。
装置を、実装基板に実装する状態を示した断面図。
装置の、一製造工程における断面図。
装置の、一製造工程における断面図。
装置の、一製造工程における断面図。
装置の、一製造工程における断面図。
装置の、一製造工程における断面図。
装置の、一製造工程における断面図。
装置の、一製造工程における断面図。
装置の、一製造工程における断面図。
装置の、一製造工程における断面図。
装置の、一製造工程における断面図。
装置の、一製造工程における断面図。
ボールグリッドアレイ型の半導体装置を示す図で、
(a)図は実装面から見た平面図、(b)図は(a)図
中のb−b線に沿う断面図。
ボールグリッドアレイ型の半導体装置を、樹脂板から分
離した状態を示す図で、(a)図はチップ搭載面から見
た平面図、(b)図は(a)図からチップを取り除いた
ときの平面図。
(a)図は円弧状のインデックスを示す図、(b)図は
孔状のインデックスを示す図。
図。
図。
図。
ボールグリッドアレイ型の半導体装置を、樹脂板から分
離した状態を示す図で、(a)図はチップ搭載面から見
た平面図、(b)図は(a)図からチップを取り除いた
ときの平面図。
ボールグリッドアレイ型の半導体装置の断面図。
半導体装置の断面図。
半導体装置を、実装回路基板に実装する工程を示す断面
図。
リコン酸化膜、16…バリアメタル層、18…ハンダバ
ンプ、20…チップキャリア、22…チップ接続用パッ
ド、26…バリアメタル層、28…ハンダバンプ、30
…キャリア内配線層、32…実装回路基板接続用パッ
ド、36…バリアメタル層、40…ハンダバンプ、44
…導電性接続体、46…樹脂層、50…フラックスの
層、60…樹脂板、62…切断用溝、64…ツーリング
ホール、66…インデックス、70…テスト用端子、7
2…テストジグ、74…挿入孔、75…載置孔、76…
ソケット電極、77…プローブ、80-1、80-2…補強
材、82-1、82-2…補強材、84-1、84-2…補強
材、86-1、86-2…止め具、88…窓。
Claims (5)
- 【請求項1】 半導体集積回路チップと、 前記チップと電気的に接続される接続用端子と、この接
続用端子に電気的に接続されたバンプ型の外部端子を有
するチップキャリアと、 前記チップの端子と前記チップキャリアの接続用端子と
を互いに電気的に接続するための接続体とを備え、 前記バンプ型の外部端子と前記接続体とが互いに同種の
バンプ材料により構成され、かつ前記チップと前記チッ
プキャリアとの間に、前記チップを前記チップキャリア
に固定するための固定体が充填されており、 前記バンプ材料は、その融点が、前記樹脂系基板の耐熱
温度より低い材料から選ばれ、 前記固定体は樹脂を含み、この樹脂は、そのガラス転移
温度が前記バンプ材料の融点より低く、熱膨張係数が2
0ppm/℃乃至75ppm/℃の範囲、ヤング率が3
000MPa乃至9500MPaの範囲にあるものから
選ばれて いることを特徴とする半導体装置。 - 【請求項2】 前記チップキャリアに、前記チップをテ
ストするときに使用されるテスト用端子が設けられてい
ることを特徴とする請求項1に記載の半導体装置。 - 【請求項3】 前記チップキャリアは、樹脂系基板であ
ることを特徴とする請求項1および請求項2いずれかに
記載の半導体装置。 - 【請求項4】 半導体集積回路チップと、 前記チップと電気的に接続される接続用端子と、この接
続用端子に電気的に接続されたバンプ型の外部端子とを
有する樹脂系チップキャリアと、 前記チップの端子と前記樹脂系チップキャリアの接続用
端子とを互いに電気的に接続するための接続体とを備
え、 前記バンプ型の外部端子と前記接続体とは互いに同種の
共晶ハンダ材料からなり、その融点が前記樹脂系チップ
キャリアの耐熱温度より低い材料から構成され、かつ前
記チップと前記樹脂系チップキャリアとの間に、前記接
続体を封止する様に、前記チップを前記樹脂系チップキ
ャリアに固定するための樹脂が充填され ており、 前記樹脂は、そのガラス転移温度が前記バンプ材料の融
点より低く、熱膨張係数が20ppm/℃乃至75pp
m/℃の範囲、ヤング率が3000MPa乃至9500
MPaの範囲にあるものから選ばれていることを特徴と
する 半導体装置。 - 【請求項5】 前記樹脂系チップキャリアに、前記チッ
プをテストするときに使用されるテスト用端子が設けら
れていることを特徴とする請求項4に記載の半導体装
置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25092895A JP3311215B2 (ja) | 1995-09-28 | 1995-09-28 | 半導体装置 |
TW085111628A TW348308B (en) | 1995-09-28 | 1996-09-23 | BGA type semiconductor device and process for making the same |
KR1019960042430A KR100272154B1 (ko) | 1995-09-28 | 1996-09-25 | 반도체장치 및 그 제조방법 |
US08/721,012 US5998861A (en) | 1995-09-28 | 1996-09-26 | Semiconductor device having ball grid array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25092895A JP3311215B2 (ja) | 1995-09-28 | 1995-09-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0992685A JPH0992685A (ja) | 1997-04-04 |
JP3311215B2 true JP3311215B2 (ja) | 2002-08-05 |
Family
ID=17215111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25092895A Expired - Fee Related JP3311215B2 (ja) | 1995-09-28 | 1995-09-28 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5998861A (ja) |
JP (1) | JP3311215B2 (ja) |
KR (1) | KR100272154B1 (ja) |
TW (1) | TW348308B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101918139B1 (ko) | 2011-04-21 | 2018-11-13 | 테세라, 인코포레이티드 | 성형된 저 cte 유전체를 갖는 인터포저 |
US10748840B2 (en) | 2008-05-09 | 2020-08-18 | Invensas Corporation | Chip-size, double side connection package and method for manufacturing the same |
US11031362B2 (en) | 2017-04-21 | 2021-06-08 | Invensas Corporation | 3D-interconnect |
US12040284B2 (en) | 2021-11-12 | 2024-07-16 | Invensas Llc | 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3500032B2 (ja) * | 1997-03-13 | 2004-02-23 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
JP3081559B2 (ja) * | 1997-06-04 | 2000-08-28 | ニッコー株式会社 | ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置 |
US6448665B1 (en) * | 1997-10-15 | 2002-09-10 | Kabushiki Kaisha Toshiba | Semiconductor package and manufacturing method thereof |
JPH11204692A (ja) * | 1998-01-19 | 1999-07-30 | Oki Electric Ind Co Ltd | 半導体装置 |
JPH11340265A (ja) * | 1998-05-22 | 1999-12-10 | Sony Corp | 半導体装置及びその製造方法 |
JP3681542B2 (ja) * | 1998-07-01 | 2005-08-10 | 富士通株式会社 | プリント回路基板および多段バンプ用中継基板 |
JP4564113B2 (ja) * | 1998-11-30 | 2010-10-20 | 株式会社東芝 | 微粒子膜形成方法 |
JP4130508B2 (ja) * | 1999-01-22 | 2008-08-06 | 富士通株式会社 | 半田接合方法及び電子装置の製造方法 |
JP2000260792A (ja) * | 1999-03-10 | 2000-09-22 | Toshiba Corp | 半導体装置 |
JP4058198B2 (ja) * | 1999-07-02 | 2008-03-05 | 富士通株式会社 | 半導体装置の製造方法 |
JP3334693B2 (ja) | 1999-10-08 | 2002-10-15 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3450238B2 (ja) | 1999-11-04 | 2003-09-22 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2003518743A (ja) * | 1999-12-21 | 2003-06-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ |
KR100398716B1 (ko) * | 2000-06-12 | 2003-09-19 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 모듈 및 반도체 장치를 접속한 회로 기판 |
JP3613167B2 (ja) * | 2000-10-12 | 2005-01-26 | 株式会社村田製作所 | パッド電極の接続状態の検査方法 |
US6564986B1 (en) * | 2001-03-08 | 2003-05-20 | Xilinx, Inc. | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board |
US6486554B2 (en) | 2001-03-30 | 2002-11-26 | International Business Machines Corporation | Molded body for PBGA and chip-scale packages |
DE10124770C1 (de) * | 2001-05-21 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat |
US6762489B2 (en) | 2001-11-20 | 2004-07-13 | International Business Machines Corporation | Jogging structure for wiring translation between grids with non-integral pitch ratios in chip carrier modules |
US6911726B2 (en) * | 2002-06-07 | 2005-06-28 | Intel Corporation | Microelectronic packaging and methods for thermally protecting package interconnects and components |
US6680530B1 (en) | 2002-08-12 | 2004-01-20 | International Business Machines Corporation | Multi-step transmission line for multilayer packaging |
US20040245648A1 (en) * | 2002-09-18 | 2004-12-09 | Hiroshi Nagasawa | Bonding material and bonding method |
JP4110992B2 (ja) | 2003-02-07 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
JP2004349495A (ja) | 2003-03-25 | 2004-12-09 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 |
US7218007B2 (en) * | 2004-09-28 | 2007-05-15 | Intel Corporation | Underfill material to reduce ball limiting metallurgy delamination and cracking potential in semiconductor devices |
JP2006210852A (ja) * | 2005-01-31 | 2006-08-10 | Toshiba Corp | 表面実装型回路部品を実装する回路基板及びその製造方法 |
US20070045845A1 (en) * | 2005-08-31 | 2007-03-01 | Anand Lal | Ball grid array interface structure and method |
TWI286829B (en) * | 2006-01-17 | 2007-09-11 | Via Tech Inc | Chip package |
JP4830744B2 (ja) | 2006-09-15 | 2011-12-07 | パナソニック株式会社 | 電子部品実装用接着剤及び電子部品実装構造体 |
US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
JP2008226926A (ja) * | 2007-03-08 | 2008-09-25 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体装置および半導体装置の製造方法 |
US20100052122A1 (en) * | 2008-08-27 | 2010-03-04 | Advanced Semiconductor Engineering, Inc. | Wire bodning package structure |
JP5029587B2 (ja) * | 2008-12-09 | 2012-09-19 | パナソニック株式会社 | 電子部品実装構造および電子部品実装方法 |
KR101565551B1 (ko) | 2009-01-07 | 2015-11-03 | 삼성전자 주식회사 | 플립칩 실장체 및 상기 플립칩 실장 방법 |
JP5316261B2 (ja) * | 2009-06-30 | 2013-10-16 | 富士通株式会社 | マルチチップモジュールおよびプリント基板ユニット並びに電子機器 |
JP2011018749A (ja) * | 2009-07-08 | 2011-01-27 | Olympus Corp | 電子装置と電子装置の製造方法 |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US9137903B2 (en) | 2010-12-21 | 2015-09-15 | Tessera, Inc. | Semiconductor chip assembly and method for making same |
JP5509295B2 (ja) * | 2012-11-02 | 2014-06-04 | パナソニック株式会社 | 半導体装置 |
JP6219695B2 (ja) * | 2013-11-27 | 2017-10-25 | 京セラ株式会社 | 配線基板およびそれを備えた半導体装置 |
JP6387522B2 (ja) * | 2014-12-03 | 2018-09-12 | パナソニックIpマネジメント株式会社 | 実装構造体 |
TWI609465B (zh) * | 2015-12-17 | 2017-12-21 | 頎邦科技股份有限公司 | 散熱封裝構造 |
US11127706B2 (en) * | 2018-09-28 | 2021-09-21 | Intel Corporation | Electronic package with stud bump electrical connections |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62136865A (ja) * | 1985-12-11 | 1987-06-19 | Hitachi Ltd | モジユ−ル実装構造 |
US4999699A (en) * | 1990-03-14 | 1991-03-12 | International Business Machines Corporation | Solder interconnection structure and process for making |
JPH0430544A (ja) * | 1990-05-28 | 1992-02-03 | Hitachi Ltd | 半導体集積回路装置 |
JP3150351B2 (ja) * | 1991-02-15 | 2001-03-26 | 株式会社東芝 | 電子装置及びその製造方法 |
US5334857A (en) * | 1992-04-06 | 1994-08-02 | Motorola, Inc. | Semiconductor device with test-only contacts and method for making the same |
JPH06295935A (ja) * | 1993-04-07 | 1994-10-21 | Hitachi Ltd | 半導体パッケージ |
EP0657932B1 (en) * | 1993-12-13 | 2001-09-05 | Matsushita Electric Industrial Co., Ltd. | Chip package assembly and method of production |
JPH07193184A (ja) * | 1993-12-27 | 1995-07-28 | Fujitsu Ltd | マルチチップモジュールの製造方法及びマルチチップモジュール |
KR100194130B1 (ko) * | 1994-03-30 | 1999-06-15 | 니시무로 타이죠 | 반도체 패키지 |
JP3233535B2 (ja) * | 1994-08-15 | 2001-11-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5542174A (en) * | 1994-09-15 | 1996-08-06 | Intel Corporation | Method and apparatus for forming solder balls and solder columns |
US5710695A (en) * | 1995-11-07 | 1998-01-20 | Vlsi Technology, Inc. | Leadframe ball grid array package |
-
1995
- 1995-09-28 JP JP25092895A patent/JP3311215B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-23 TW TW085111628A patent/TW348308B/zh not_active IP Right Cessation
- 1996-09-25 KR KR1019960042430A patent/KR100272154B1/ko not_active IP Right Cessation
- 1996-09-26 US US08/721,012 patent/US5998861A/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10748840B2 (en) | 2008-05-09 | 2020-08-18 | Invensas Corporation | Chip-size, double side connection package and method for manufacturing the same |
KR101918139B1 (ko) | 2011-04-21 | 2018-11-13 | 테세라, 인코포레이티드 | 성형된 저 cte 유전체를 갖는 인터포저 |
US11031362B2 (en) | 2017-04-21 | 2021-06-08 | Invensas Corporation | 3D-interconnect |
US11929337B2 (en) | 2017-04-21 | 2024-03-12 | Invensas Llc | 3D-interconnect |
US12040284B2 (en) | 2021-11-12 | 2024-07-16 | Invensas Llc | 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna |
Also Published As
Publication number | Publication date |
---|---|
KR100272154B1 (ko) | 2000-12-01 |
US5998861A (en) | 1999-12-07 |
TW348308B (en) | 1998-12-21 |
JPH0992685A (ja) | 1997-04-04 |
KR970017920A (ko) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3311215B2 (ja) | 半導体装置 | |
JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
US4825284A (en) | Semiconductor resin package structure | |
JP2994375B2 (ja) | モジュ―ル・アセンブリ及びリワ―クのための相互接続構造及びプロセス | |
US6689678B2 (en) | Process for fabricating ball grid array package for enhanced stress tolerance | |
US7078822B2 (en) | Microelectronic device interconnects | |
US7397114B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
US6879041B2 (en) | Semiconductor device with joint structure having lead-free solder layer over nickel layer | |
JP3262497B2 (ja) | チップ実装回路カード構造 | |
US6610591B1 (en) | Methods of ball grid array | |
US6297559B1 (en) | Structure, materials, and applications of ball grid array interconnections | |
JP4731495B2 (ja) | 半導体装置 | |
JPH11150135A (ja) | 熱伝導性が良好な導電性ペースト及び電子部品 | |
US6559390B1 (en) | Solder connect assembly and method of connecting a semiconductor package and a printed wiring board | |
KR100367314B1 (ko) | 반도체 장치 및 그의 제조방법 | |
US7910402B2 (en) | Semiconductor device and fabrication method thereof | |
JPH0817972A (ja) | 部品の接続構造及びその製造方法 | |
JP2713994B2 (ja) | パッケージ構造体 | |
KR100642229B1 (ko) | 반도체 장치 및 반도체 장치의 실장 구조물 | |
JP2002026073A (ja) | 半導体装置およびその製造方法 | |
JPH11330678A (ja) | 半田接合方法及び回路基板並びにその回路基板を用いた電子装置 | |
JP2001332641A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 | |
JPH0680701B2 (ja) | ピン付チツプキヤリア | |
JPH09270444A (ja) | 基板間の接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |