JP3150351B2 - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法

Info

Publication number
JP3150351B2
JP3150351B2 JP02233791A JP2233791A JP3150351B2 JP 3150351 B2 JP3150351 B2 JP 3150351B2 JP 02233791 A JP02233791 A JP 02233791A JP 2233791 A JP2233791 A JP 2233791A JP 3150351 B2 JP3150351 B2 JP 3150351B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
electronic device
envelope
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02233791A
Other languages
English (en)
Other versions
JPH04260358A (ja
Inventor
田 陽 一 蛭
地 泰 弘 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP02233791A priority Critical patent/JP3150351B2/ja
Publication of JPH04260358A publication Critical patent/JPH04260358A/ja
Priority to US08/262,337 priority patent/US5461197A/en
Application granted granted Critical
Publication of JP3150351B2 publication Critical patent/JP3150351B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子装置及びその製造方
法に係わり、特に電子部品の封止構造に関する。
【０００２】
【従来の技術】半導体チップ等の電子部品は、樹脂等に
より封止された状態でプリント配線基板上に実装され
る。例えば、図７に示されたものは、半導体チップ７１
のパッドがリードフレーム７３にワイヤ７２によって接
続された状態で、樹脂７０により封止された構造となっ
ている。図８では、半導体チップ８１がリードフレーム
８２にボンディングワイヤ８３により接続された状態
で、セラミックパッケージ８５によって封止されてい
る。また図９に示されたようなＴＡＢによる実装もあ
る。この場合には、銅から成るパターン９２が形成され
たポリイミドフィルム９３に、パッド上にバンプ９１が
形成された半導体チップ９０が接合された状態で、プリ
ント配線基板に実装される。
【０００３】最近では、チップオンボード（ＣＯＢ）と
称される実装も存在する。これは図１０（ａ）及び
（ｂ）に示されるように、セラミックやガラスエポキシ
樹脂等から成る基板１０１の両面に、パッド上にバンプ
を形成された半導体チップ１０２が直接実装される。ま
た図１１のように、配線層が多層に積層されたセラミッ
ク基板１１１上に半導体チップ１１２が実装されたもの
も存在する。あるいは、図１２に示されたようにフレキ
シブル樹脂１２１上に半導体チップ１２２が搭載された
ものも用いられている。これらのパッケージ構造に関し
ては、以下の文献に記載されている。
【０００４】１） 二瓶公志 他編；半導体実装技術ハ
ンドブック，p117,P142 （株）サイエンスフォーラム，
昭和61年。
【０００５】２） （株）日立制作所半導体事業所編；
表面実装形LSI パッケージの実装技術とその信頼性向
上，p33 応用技術出版，1989年． ３）Microelectronics Packaging Handbook ，P368．e
d.by Rav R.Tummale and Fuglne J.Rymaszewski,Van Na
strandReinhold,1989.
【０００６】
【発明が解決しようとする課題】しかし、このような従
来の電子装置には次のような問題があった。先ず、半導
体チップ等を封止する工程に時間がかかることが挙げら
れる。また、近年のデバイス技術の進歩により実現され
るに至った高機能集積回路では、５００ピン以上という
ような多数の端子を必要とする。このため、パッケージ
が大型化し製造が困難になりつつある。ＴＡＢによる実
装では、このパッケージの大型化を抑制する効果がある
程度得られるが、それでもパッケージの寸法は半導体チ
ップの１．５〜３倍を必要とする。
【０００７】このような問題を解決するために、上述し
たＣＯＢ実装が考案され、試験的に用いられ始めてい
る。ところが、この実装方法では基板に実装するまでの
間、半導体チップを全く封止していない状態で保管しな
ければならない。このため、半導体チップに水分や塵埃
等が侵入して信頼性が低下する問題があった。また基板
に実装した後で、半導体チップの表面をポッティング樹
脂により封止するが、基板と樹脂との間に隙間が存在
し、やはり水分等の侵入を防ぐことはできなかった。
【０００８】本発明は上記事情に鑑みてなされたもの
で、パッケージの小型化が可能で、かつ信頼性が高い電
子装置及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の電子装置は、第
１の外部バンプ端子を有する半導体チップと、前記第１
の外部バンプ端子に対応した位置に形成され、前記第１
の外部バンプ端子の寸法以上の大きさを有する穴と、一
方の表面に形成され、前記穴より大きい寸法を有する第
２の外部バンプ端子と、前記穴と前記第２の外部バンプ
端子とを接続する配線を含む回路パターンとを有し、前
記第２の外部バンプ端子が前記穴及び前記配線を介して
前記第１の外部バンプ端子と接続された状態で前記半導
体チップを搭載した基板と、少なくとも前記半導体チッ
プと前記基板との隙間、並びに前記半導体チップ及び前
記基板の側面を封止した外囲器とを備え、前記第１の外
部バンプ端子と、前記第２の外部バンプ端子とが異なる
位置に形成されていることを特徴とする。
【００１０】
【００１１】
【００１２】
【００１３】外囲器は、有機樹脂から成るものであって
もよい。
【００１４】そして有機樹脂には、無機材料が含まれて
いるのが好ましい。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【作用】半導体チップが基板に搭載された状態で外囲器
により封止されており、また外部接続端子としてバンプ
が用いられていることから、小型化が達成される。半導
体チップが外囲器により封止された状態にあるため、水
分等の侵入が防止され、高い信頼性が確保される。ま
た、半導体チップが基板に搭載されていることから、強
度性が向上する。さらに、基板に半導体チップの第１の
外部バンプ端子に対応する位置に形成された基板の穴
と、基板の第２の外部バンプ端子とを接続する配線を含
む回路パターンが形成されていることから、半導体チッ
プの第１の外部バンプ端子と基板の第２の外部バンプ端
子とが位置が一致している必要がない。このため、回路
設計に変更が生じたような場合、基板の回路パターンを
変更するだけで、既存の半導体チップの流用が可能とな
る。
【００２６】
【００２７】
【００２８】
【００２９】外囲器を有機樹脂により形成することがで
きる。この有機樹脂に無機材料が含まれていると、熱抵
抗が低下し、放熱性が向上する。
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。本実施例による電子装置は、厚さが０．
５mm以下の外囲器に半導体チップを封止したパッケージ
構造を有する点に特徴がある。
【００３７】図１（ａ）に第１の実施例による電子装置
のパッケージ構造を示す。半導体チップ１０のパッド上
にバンプ１１が形成されており、その表面が有機系樹脂
からなる外囲器１５により覆われている。
【００３８】この電子装置は、次のような方法により製
造される。先ず図１（ｂ）のように、半導体チップ１０
のパッド上に、高さが７０〜１５０mmになるようにバン
プ１１が形成される。この後、図１（ｃ）のように半導
体チップ１０が真空チャック１４上に搭載される。真空
チャック１４によって、半導体チップ１０が矢印Ａの方
向に１０００〜６５００rpm の回転数で回転し、ノズル
１３からは粘度が約１．５Pa.Sのポリイミド樹脂が流出
してスピンコートされる。これにより、半導体チップ１
０の表面には、ポリイミド樹脂から成る外囲器１５が５
〜５０μｍの厚さに形成される。
【００３９】ここで、外囲器１５にはエポキシ樹脂やシ
リコーン樹脂、あるいはポリフェニレンサルファイドを
用いてもよい。またこれらの有機樹脂に、溶融石英やア
ルミナ、窒化アルミニウム等の無機材料を含ませると、
熱抵抗が減少し放熱性が向上する。
【００４０】図２に、本実施例による第２の実施例を示
す。第１の実施例では、半導体チップの表面及び側面が
外囲器で覆われていた。これに対し第２の実施例では、
半導体チップ１０のバンプ２１が形成された表側と側面
だけでなく、裏面側も含む全面が外囲器２２により封止
されている。
【００４１】この装置は、次のような方法により製造さ
れる。図２（ｂ）に示されたように、半導体チップ２０
のパッド上にバンプ２１が形成される。図２（ｃ）のよ
うに、半導体チップ２０の裏面側が真空チャック２３に
より固定され、スピンコートが行われて樹脂２２ａで表
側が封止される。この後、図２（ｄ）のように半導体チ
ップ２０の表側が真空チャック２３で固定され、裏面側
が樹脂２２ｂで封止される。この樹脂２２ａ及び２２ｂ
から成る外囲器２２により、半導体チップのバンプ２１
以外の全面が封止される。
【００４２】本発明の第３の実施例は、図３に示される
ように放熱フィンが設けられている。半導体チップ３０
のバンプ３１が形成されていない裏面側のうち、中央に
樹脂３２により覆われていない部分がある。この部分に
放熱フィン３４が取り付けられ、半導体チップ３０から
発生した熱が放熱されるようになっている。
【００４３】この実施例では、半導体チップ３１のバン
プを除く全面を樹脂３２で覆った後裏面側の中央部分を
除去し、放熱フィン３４をＡｕ‐Ｇｅ系半田かポリイミ
ド系接着剤により矢印Ｂの方向に取り付けることによっ
て製造することが可能である（図３（ｂ））。あるい
は、図３（ｃ）に示されたように、半導体チップ３０の
裏面側に予め放熱フィン３５を取り付けた後、スピンコ
ートを行って樹脂３２ａ及び３２ｂで覆ってもよい。
【００４４】図４（ａ）に、本発明の第４の実施例によ
る装置の構造を示す。本実施例では、半導体チップ４１
が基板４０に接合されており、強度性が向上している。
基板４０には、有機材料の他に、酸化アルミニウム（Ａ
l2Ｏ3 ），窒化アルミニウム（Ａl Ｎ），アルミニウム
（Ａl ），鉄（Ｆe ）等の金属を用いることが可能であ
る。基板４０に接合された半導体チップ４１の表面を、
ポッティング樹脂４３が覆って封止している。
【００４５】この実施例における製造方法は、次のよう
である。図４（ｂ）のように、基板４０上にポリイミド
系の接着剤により半導体チップ４１が接合され、基板４
０が真空チャック４４で固定される。この状態で、ノズ
ル４５からポッティング樹脂が流出して半導体チップ４
１の表側が覆われる。
【００４６】ここで、基板４０は半導体チップ４１と同
一の大きさにすることもできる。しかし、この図４に示
されているように、半導体チップ４１よりもやや大きく
した方が、より確実に半導体チップ４１を樹脂４３で封
止することができる。
【００４７】図５（ａ）に、本発明の第５の実施例によ
る装置のパッケージ構造を示す。基板５０の表面にバン
プ５１が形成されており、この部分には穴５２が開孔さ
れている。そして半導体チップ５３のバンプ５４と、基
板５０の穴５２の位置とが一致するように、基板５０に
半導体チップ５３が実装される。この状態で、ポッティ
ング樹脂から成る外囲器５７によって、半導体チップ５
３が封止されている。
【００４８】この装置を製造する方法は、次のようであ
る。図５（ｂ）のように、先ず半導体チップ５３の表側
が、基板５０の接続用パッド５１が形成されていない面
に実装される。この状態で、容器５５へ半導体チップ５
３が矢印Ｃの方向に入れられ、表面に樹脂５６が塗布さ
れる。この樹脂５６には、１．０Ｐａ．Ｓ程度の低粘度
の樹脂を用いることができる。ＣＯＢ実装では、このよ
うな低粘度の樹脂を用いることは難しい。しかし本実施
例では、半導体チップ５３がプリント配線基板に実装さ
れていない状態で塗布されるため、低粘度の樹脂を用い
ることができ、隙間のない確実な封止が可能となる。
【００４９】図６（ａ）に、本発明の第６の実施例を示
す。Ｕ型の断面形状を有する外囲器６２の表面に接続用
パッド６３が形成されており、接続用パッド６３の形成
された位置に穴６４が開孔されている。この外囲器６２
の底面に、穴６４とバンプ６１の位置が一致するよう
に、半導体チップ６０が搭載されている。外囲器６２の
上面は、金属から成る薄板６５が圧着されて封止されて
いる。外囲器６２には、例えば厚さ０．５mmの熱硬化性
樹脂やセラミック等を用いることができる。薄板６５に
は、厚さ０．１mmのアルミニウム（Ａl ）や、銅（Ｃu
），鉄（Ｆe ），Ｎi （ニッケル），あるいはこれら
の合金の使用が可能である。
【００５０】本実施例による電子装置は、次のようにし
て製造される。図６（ｂ）に示されるように、外囲器６
２の底面に半導体チップ６０が載置される。図６（ｃ）
のように、外囲器６２の端部６２ａが台６７に固定され
る。この状態で、この端部６２ａと薄板６５とに、圧接
用ツール１０６によって圧力が加えられて、圧着され
る。ここで、外囲器６２と薄板６５で封止された内部空
間に、不活性ガスを充填させた場合には、半導体チップ
の配線層等に腐食が生じるのを防止することができる。
不活性ガスの代わりに還元性のガスを用いた場合には、
バンプの腐食防止により大きな効果が得られる。
【００５１】このように、第１実施例ないし第６の実施
例は、いずれも外部接続用の端子が設けられ、厚さが薄
い外囲器によって半導体チップが封止されている点に特
徴がある。このため、従来の電子装置が抱えていた、パ
ッケージ寸法の大型化や、封止工程時間の増大、封止さ
れていない半導体チップに水分等が侵入することによる
信頼性の低下といった問題が、全て解決される。
【００５２】先ず上述した実施例では、外囲器の表面
に、半導体チップのパッドが露出しているか、あるいは
このパッドと同一位置に、外部接続用のパッドが設けら
れている。このため、外囲器の大きさを半導体チップよ
りわずかに大きい程度に抑えることが可能である。例え
ば、５００ピンを有するセラミックパッケージでは５cm
四方の大きさになる。これに対し本実施例によれば、同
等の機能を有する装置を１．５cm〜２．０cm四方の大き
さで提供することができる。
【００５３】また本実施例による方法で電子装置を製造
した場合には、半導体チップのパッド上へのバンプの形
成と、樹脂による封止とで基本的な製造が可能であるた
め、工程時間が短縮される。
【００５４】従来のＣＯＢ実装では、半導体チップを基
板に直接実装するため寸法の増大を抑制することはでき
るが、実装までの間に水分等が侵入し信頼性が損なわれ
るという問題があった。これに対し、本実施例では半導
体チップが封止されるため、高い信頼性を確保すること
ができる。
【００５５】さらに本実施例では、半導体チップを封止
する外囲器の厚みが薄いため、従来のパッケージよりも
端子の長さを大幅に短縮することができる。この結果、
リードのインダクタンスやキャパシタンスが低減され、
高速動作が可能となる。
【００５６】また図５に示された第５の実施例では、基
板５０に回路パターンを形成することで、半導体チップ
５４のパッドと異なる位置に基板５０にバンプ５１を形
成することができる。これにより、設計変更が生じた場
合にも基板５０に設けるバンプ５１の配置を変えるのみ
で、既存の半導体チップ５３を流用することが可能とな
り、コスト低減が達成される。
【００５７】上述した実施例はいずれも一例であり、本
発明を限定するものではない。例えば、実施例では半導
体チップを封止していたが、トランジスタや抵抗体等の
電子部品を封止するものであってもよい。
【００５８】
【発明の効果】以上説明したように本発明の電子装置
は、半導体チップが基板に搭載された状態で外囲器によ
り封止されており、また外部接続端子としてバンプ端子
が用いられていることから、小型化が達成される。半導
体チップが外囲器により封止された状態にあるため、水
分等の侵入が防止され、高い信頼性が確保される。ま
た、半導体チップが基板に搭載されていることから強度
性が向上し、さらに、基板において、半導体チップの第
１の外部バンプ端子に対応して形成された穴と第２の外
部バンプ端子とを接続する配線を含む回路パターンが形
成されていることから、半導体チップの第１の外部バン
プ端子と基板の第２の外部バンプ端子とが位置が一致し
ている必要がないため、回路設計に変更が生じたような
場合、基板の回路パターンを変更するだけで、既存の半
導体チップの流用が可能である。
【００５９】
【図面の簡単な説明】
【図１】本発明の第１の実施例による電子装置のパッケ
ージ構造及びその製造方法を示した工程別縦断面図。
【図２】本発明の第２の実施例による電子装置のパッケ
ージ構造及びその製造方法を示した工程別縦断面図。
【図３】本発明の第３の実施例による電子装置のパッケ
ージ構造及びその製造方法を示した工程別縦断面図。
【図４】本発明の第４の実施例による電子装置のパッケ
ージ構造及びその製造方法を示した工程別縦断面図。
【図５】本発明の第５の実施例による電子装置のパッケ
ージ構造及びその製造方法を示した工程別縦断面図。
【図６】本発明の第６の実施例による電子装置のパッケ
ージ構造及びその製造方法を示した工程別縦断面図。
【図７】従来の電子装置のパッケージ構造を示した斜視
断面図。
【図８】従来の電子装置のパッケージ構造を示した縦断
面図。
【図９】従来の電子装置のパッケージ構造を示した縦断
面図。
【図１０】従来のＣＯＢ実装方法による電子装置のパッ
ケージ構造を示した斜視図。
【図１１】従来のＣＯＢ実装方法による電子装置のパッ
ケージ構造を示した斜視図。
【図１２】従来のＣＯＢ実装方法による電子装置のパッ
ケージ構造を示した斜視図。
【符号の説明】
１０ 半導体チップ １１ バンプ １２ ポッティング樹脂 １３ ノズル １４ 真空チャック １５ 外囲器 ３４ 放熱フィン ４０ 基板 ６５ 薄板 ６６ 圧接用ツール
フロントページの続き (56)参考文献 特開 昭58−21833（ＪＰ，Ａ) 特開 昭63−127557（ＪＰ，Ａ) 特開 昭63−95637（ＪＰ，Ａ) 特開 平１−198040（ＪＰ，Ａ) 実開 平２−131348（ＪＰ，Ｕ) 実開 平２−102738（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 23/12 H01L 21/56

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の外部バンプ端子を有する半導体チッ
    プと、 前記第１の外部バンプ端子に対応した位置に形成され、
    前記第１の外部バンプ端子の寸法以上の大きさを有する
    穴と、一方の表面に形成され、前記穴より大きい寸法を
    有する第２の外部バンプ端子と、前記穴と前記第２の外
    部バンプ端子とを接続する配線を含む回路パターンとを
    有し、前記第２の外部バンプ端子が前記穴及び前記配線
    を介して前記第１の外部バンプ端子と接続された状態で
    前記半導体チップを搭載した基板と、 少なくとも前記半導体チップと前記基板との隙間、並び
    に前記半導体チップ及び前記基板の側面を封止した外囲
    器とを備え、 前記第１の外部バンプ端子と、前記第２の外部バンプ端
    子とが異なる位置に形成されていることを特徴とする電
    子装置。
  2. 【請求項２】前記外囲器は、有機樹脂から成るものであ
    ることを特徴とする請求項１記載の電子装置。
  3. 【請求項３】前記外囲器は、無機材料が含まれているこ
    とを特徴とする請求項２記載の電子装置。
JP02233791A 1991-02-15 1991-02-15 電子装置及びその製造方法 Expired - Fee Related JP3150351B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP02233791A JP3150351B2 (ja) 1991-02-15 1991-02-15 電子装置及びその製造方法
US08/262,337 US5461197A (en) 1991-02-15 1994-06-17 Electronic device having a chip with an external bump terminal equal or smaller than a via hole on a board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02233791A JP3150351B2 (ja) 1991-02-15 1991-02-15 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH04260358A JPH04260358A (ja) 1992-09-16
JP3150351B2 true JP3150351B2 (ja) 2001-03-26

Family

ID=12079890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02233791A Expired - Fee Related JP3150351B2 (ja) 1991-02-15 1991-02-15 電子装置及びその製造方法

Country Status (2)

Country Link
US (1) US5461197A (ja)
JP (1) JP3150351B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245360A (ja) * 1994-03-02 1995-09-19 Toshiba Corp 半導体パッケージおよびその製造方法
JPH07302858A (ja) * 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
KR0139694B1 (ko) * 1994-05-11 1998-06-01 문정환 솔더 볼을 이용한 반도체 패키지 및 그 제조방법
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JPH08111587A (ja) * 1994-10-11 1996-04-30 Fujitsu Ltd 配線板構造及びその製造方法並びに半導体装置
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
JP3376203B2 (ja) 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP2806348B2 (ja) * 1996-03-08 1998-09-30 日本電気株式会社 半導体素子の実装構造及びその製造方法
JPH09260436A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置
JP3863213B2 (ja) * 1996-03-27 2006-12-27 株式会社ルネサステクノロジ 半導体装置
US5773895A (en) * 1996-04-03 1998-06-30 Intel Corporation Anchor provisions to prevent mold delamination in an overmolded plastic array package
US5700723A (en) * 1996-05-15 1997-12-23 Lsi Logic Corporation Method of packaging an integrated circuit
KR100239695B1 (ko) * 1996-09-11 2000-01-15 김영환 칩 사이즈 반도체 패키지 및 그 제조 방법
US5973393A (en) * 1996-12-20 1999-10-26 Lsi Logic Corporation Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
US5889332A (en) * 1997-02-21 1999-03-30 Hewlett-Packard Company Area matched package
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US5972734A (en) * 1997-09-17 1999-10-26 Lsi Logic Corporation Interposer for ball grid array (BGA) package
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6184463B1 (en) 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP2002534546A (ja) 1999-01-08 2002-10-15 ザ ダウ ケミカル カンパニー 良好な接着性および靭性を有する低誘電率ポリマーおよび該ポリマーから作製された物品
US6885522B1 (en) 1999-05-28 2005-04-26 Fujitsu Limited Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US7951648B2 (en) * 2008-07-01 2011-05-31 International Business Machines Corporation Chip-level underfill method of manufacture
JP5671681B2 (ja) * 2009-03-05 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 積層型半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3512051A (en) * 1965-12-29 1970-05-12 Burroughs Corp Contacts for a semiconductor device
JPS5238884A (en) * 1975-09-23 1977-03-25 Mitsubishi Electric Corp Method of forming bump of flip chips
US4888450A (en) * 1981-12-11 1989-12-19 At&T Bell Laboratories Circuit board fabrication leading to increased capacity
JPS58127354A (ja) * 1982-01-25 1983-07-29 Shin Etsu Chem Co Ltd 半導体素子封止用樹脂組成物
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4654248A (en) * 1985-12-16 1987-03-31 Gte Communication Systems Corporation Printed wiring board with zones of controlled thermal coefficient of expansion
KR910004643B1 (ko) * 1987-10-31 1991-07-09 고려화학 주식회사 고분자 수지재의 반도체봉지용 충격완화제 제조방법
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
JPH02189926A (ja) * 1989-01-18 1990-07-25 Nec Corp 半導体集積回路装置
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
US5019673A (en) * 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits

Also Published As

Publication number Publication date
US5461197A (en) 1995-10-24
JPH04260358A (ja) 1992-09-16

Similar Documents

Publication Publication Date Title
JP3150351B2 (ja) 電子装置及びその製造方法
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP3890947B2 (ja) 高周波半導体装置
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
KR100231589B1 (ko) 반도체장치 및 그 실장구조
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JP2974552B2 (ja) 半導体装置
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6323065B1 (en) Methods for manufacturing ball grid array assembly semiconductor packages
JPH08255965A (ja) マイクロチップモジュール組立体
JP3301355B2 (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
KR100606295B1 (ko) 회로 모듈
JP2000311960A (ja) 半導体装置
JP3312611B2 (ja) フィルムキャリア型半導体装置
JP2691352B2 (ja) 電子部品塔載装置
JPH08148647A (ja) 半導体装置
JPH10256413A (ja) 半導体パッケージ
JP2006073554A (ja) 回路装置およびその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
KR100207901B1 (ko) 멀티칩 장착용 고방열 패키지의 제조 방법
JP3314139B2 (ja) 半導体装置
JP3149836B2 (ja) 半導体装置
KR100230919B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees