JP3301355B2 - 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 - Google Patents
半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法Info
- Publication number
- JP3301355B2 JP3301355B2 JP20442497A JP20442497A JP3301355B2 JP 3301355 B2 JP3301355 B2 JP 3301355B2 JP 20442497 A JP20442497 A JP 20442497A JP 20442497 A JP20442497 A JP 20442497A JP 3301355 B2 JP3301355 B2 JP 3301355B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- tape
- semiconductor chip
- hole
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 174
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000011888 foil Substances 0.000 claims description 23
- 229920001971 elastomer Polymers 0.000 claims description 9
- 239000000806 elastomer Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 1
- 238000003825 pressing Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
れに用いられるＴＡＢテープに関し、特に、ＣＳＰ（Ｃ
ｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）構造の半導体装
置及びそれに用いられるＴＡＢテープの構造に関するも
のである。
れに用いられるＴＡＢテープに関し、特に、ＣＳＰ（Ｃ
ｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）構造の半導体装
置及びそれに用いられるＴＡＢテープの構造に関するも
のである。
【０００２】
【従来の技術】半導体装置のパッケージングにおいて、
従来のＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造の半導
体装置は、例えば米国特許第５０６８７１２号明細書に
記載されているように、高密度実装が可能であること、
半導体チップおよび半導体装置の設計の自由度が高いこ
となどから、１６ＭＤＲＡＭなどの基本構造として広く
採用されているが、ＬＳＩ（半導体大規模集積回路）等
半導体チップのボンディングパッドと半導体装置用リー
ドフレームのインナーリードとは、金線等のボンディン
グワイヤを用いて接続している。この接続法すなわち金
線等のボンディングワイヤを用いた熱圧着ボールボンデ
ィング法によれば、ボンディングワイヤの先端を加熱し
てボールを形成する加熱ツールの寸法や、ボンディング
ワイヤを掴んで移動したりボンディングワイヤの先端に
形成されたボールを半導体チップのボンディングパッド
に向けて圧着するキャピラリー等のツールの寸法等によ
り制限されるために、ボンディングパッドのピッチを１
００μｍ以下にすることが困難であった（このため配線
の設計に限界があった）。
従来のＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造の半導
体装置は、例えば米国特許第５０６８７１２号明細書に
記載されているように、高密度実装が可能であること、
半導体チップおよび半導体装置の設計の自由度が高いこ
となどから、１６ＭＤＲＡＭなどの基本構造として広く
採用されているが、ＬＳＩ（半導体大規模集積回路）等
半導体チップのボンディングパッドと半導体装置用リー
ドフレームのインナーリードとは、金線等のボンディン
グワイヤを用いて接続している。この接続法すなわち金
線等のボンディングワイヤを用いた熱圧着ボールボンデ
ィング法によれば、ボンディングワイヤの先端を加熱し
てボールを形成する加熱ツールの寸法や、ボンディング
ワイヤを掴んで移動したりボンディングワイヤの先端に
形成されたボールを半導体チップのボンディングパッド
に向けて圧着するキャピラリー等のツールの寸法等によ
り制限されるために、ボンディングパッドのピッチを１
００μｍ以下にすることが困難であった（このため配線
の設計に限界があった）。
【０００３】また、従来のＴＡＢ（Ｔａｐｅ Ａｕｔｏ
ｍａｉｔｅｄ Ｂｏｎｄｉｎｇ）における、ＬＳＩ等半
導体チップのボンディングパッドとＴＡＢテープのリー
ドとの接続方法は、半導体チップのボンディングパッド
に金などのバンプを形成し、これに対応する金属リード
に錫メッキを施し、金錫合金接合方法により接続してい
た（日経ＢＰ社発行、ＶＬＳＩパッケージング技術
（下）ｐ７４〜９７参照）。この方法によれば、ボンデ
ィングパッドのピッチを５０〜１００μｍにすることが
できるが、半導体ピッチの前工程（ウエハーの微細加
工）でバンプを形成する必要があり、このため工数の追
加や価格などの点で問題があり、ＡＳＩＣデバイスなど
量産数量の少ないＬＳＩ等半導体チップを組み込んだパ
ッケージに対しては不向きであった。
ｍａｉｔｅｄ Ｂｏｎｄｉｎｇ）における、ＬＳＩ等半
導体チップのボンディングパッドとＴＡＢテープのリー
ドとの接続方法は、半導体チップのボンディングパッド
に金などのバンプを形成し、これに対応する金属リード
に錫メッキを施し、金錫合金接合方法により接続してい
た（日経ＢＰ社発行、ＶＬＳＩパッケージング技術
（下）ｐ７４〜９７参照）。この方法によれば、ボンデ
ィングパッドのピッチを５０〜１００μｍにすることが
できるが、半導体ピッチの前工程（ウエハーの微細加
工）でバンプを形成する必要があり、このため工数の追
加や価格などの点で問題があり、ＡＳＩＣデバイスなど
量産数量の少ないＬＳＩ等半導体チップを組み込んだパ
ッケージに対しては不向きであった。
【０００４】ＬＳＩ等半導体チップのボンディングパッ
ドに半田などのバンプを設けてセラミック基板等にフェ
イスダウン（Ｆａｃｅ Ｄｏｗｎ）接続する方法がスー
パーコンピューターの高密度実装技術として量産適用さ
れている（半導体パッケージ技術研究会の「’９７ＶＬ
ＳＩパッケージ新技術シンポジウム、１９９７．３．３
−４、ｐ１２６」参照）。この方法は、バンプピッチが
２５０μｍ程度と接合ピッチが広いため半導体チップ側
前面に半田接合バンプを形成する必要があること、接合
部に加わる熱応力を緩和させるために、ＬＳＩを形成す
るシリコン基板の線膨張係数に近い、線膨張係数のアル
ミナセラミック材等を使うために、価格が高くなる等の
問題があった。なお、この方法で、半導体チップのバン
プピッチが２５０μｍ程度と広くなるのは、セラミック
基板上に形成された配線のファイン化がＴＡＢの場合よ
りも難しいことによる。
ドに半田などのバンプを設けてセラミック基板等にフェ
イスダウン（Ｆａｃｅ Ｄｏｗｎ）接続する方法がスー
パーコンピューターの高密度実装技術として量産適用さ
れている（半導体パッケージ技術研究会の「’９７ＶＬ
ＳＩパッケージ新技術シンポジウム、１９９７．３．３
−４、ｐ１２６」参照）。この方法は、バンプピッチが
２５０μｍ程度と接合ピッチが広いため半導体チップ側
前面に半田接合バンプを形成する必要があること、接合
部に加わる熱応力を緩和させるために、ＬＳＩを形成す
るシリコン基板の線膨張係数に近い、線膨張係数のアル
ミナセラミック材等を使うために、価格が高くなる等の
問題があった。なお、この方法で、半導体チップのバン
プピッチが２５０μｍ程度と広くなるのは、セラミック
基板上に形成された配線のファイン化がＴＡＢの場合よ
りも難しいことによる。
【０００５】また、図１１に示したようなテセラ社が開
発したμＢＧＡ（ＢＧＡ：ＢａｌｌＧｒｉｄ Ａｒｒａ
ｙ）と称するＣＳＰ構造の半導体装置１′は、半導体チ
ップ２′の寸法の内側領域に外部接続部材としての半田
ボール３′を配置した構造になっており、この構造によ
れば、ウエハーの微細加工技術の進展により半導体チッ
プ２′のサイズが小さくなると、半導体チップ２′のボ
ンディングパッド４′のピッチと共に、図１３に示した
ように外部接続手段としての半田ボール３′のピッチを
小さくする必要があるが、このように半田ボール３′の
ピッチを小さくすると、パッケージ相互の互換性が保て
なくなり、プリント基板などの配線設計の変更を要する
などの欠点があった。μＢＧＡは、フラッシュメモリな
ど携帯機器用の半導体装置の構造として多く使用される
ので、小型化と低価格化が強く要求される。低価格化の
手法として一番多く採用される方法は、ウエハーの微細
加工技術を用いて半導体チップのサイズを小さくし、同
一ウエハーから取得するチップ数を多くするいわゆるチ
ップシュリンク手法であるが、テセラ社が開発したμＢ
ＧＡ構造では、半導体チップのサイズを小さくすると、
上記のような欠点があるために、チップシュリンク手法
を採用することが難しいという欠点もあった。
発したμＢＧＡ（ＢＧＡ：ＢａｌｌＧｒｉｄ Ａｒｒａ
ｙ）と称するＣＳＰ構造の半導体装置１′は、半導体チ
ップ２′の寸法の内側領域に外部接続部材としての半田
ボール３′を配置した構造になっており、この構造によ
れば、ウエハーの微細加工技術の進展により半導体チッ
プ２′のサイズが小さくなると、半導体チップ２′のボ
ンディングパッド４′のピッチと共に、図１３に示した
ように外部接続手段としての半田ボール３′のピッチを
小さくする必要があるが、このように半田ボール３′の
ピッチを小さくすると、パッケージ相互の互換性が保て
なくなり、プリント基板などの配線設計の変更を要する
などの欠点があった。μＢＧＡは、フラッシュメモリな
ど携帯機器用の半導体装置の構造として多く使用される
ので、小型化と低価格化が強く要求される。低価格化の
手法として一番多く採用される方法は、ウエハーの微細
加工技術を用いて半導体チップのサイズを小さくし、同
一ウエハーから取得するチップ数を多くするいわゆるチ
ップシュリンク手法であるが、テセラ社が開発したμＢ
ＧＡ構造では、半導体チップのサイズを小さくすると、
上記のような欠点があるために、チップシュリンク手法
を採用することが難しいという欠点もあった。
【０００６】また、上記したμＢＧＡでは、パッケージ
を構成する部材として用いられるＴＡＢテープ５′は、
ポリイミド等の絶縁テープ６′部材の穴あけ等をプレス
加工により行っていたが、ボンディングパッド程度の大
きさの微細な穴等の加工が難しく、さらに、金属箔との
間に接着剤を介在させた三層構造のＴＡＢテープを用い
た場合は、穴の内面のプレス加工による接断端面から接
着剤が押し出されるという問題もあり、微細な穴の加工
に限界があった。
を構成する部材として用いられるＴＡＢテープ５′は、
ポリイミド等の絶縁テープ６′部材の穴あけ等をプレス
加工により行っていたが、ボンディングパッド程度の大
きさの微細な穴等の加工が難しく、さらに、金属箔との
間に接着剤を介在させた三層構造のＴＡＢテープを用い
た場合は、穴の内面のプレス加工による接断端面から接
着剤が押し出されるという問題もあり、微細な穴の加工
に限界があった。
【０００７】また、上記したμＢＧＡでは、半導体チッ
プとＴＡＢテープ５′との間に熱応力緩衝部材として厚
さ１００μｍ程度のエラストマ８′を配置しているが、
この構造によれば、ＴＡＢテープ５′の金属箔のリード
７′を半導体チップ２′のボンディングパッド４′に接
続するためには、リード７′とボンディングパッド４′
との間の高低差に応じてリード７′をＳ字状に屈曲成形
して接続する必要がある。そして、このためにはＳ字状
に屈曲成形して接続するためのボンディングツールとし
て先端に十字形の溝を加工したツールが用いられ、この
ツールの溝でリード７′を保持しながら半導体チップ
２′のボンディングパッド４′に向けてリード７′を屈
曲し、さらに、わずかにリード７′を水平移動して所定
位置に寄せるように操作して接続を行っていた。したが
って、このようなボンディングツールの構造と操作上の
問題から、図１２に示したように半導体チップ２′のコ
ーナー部にボンディングパッド４′が設けられた場合
は、このボンディングパッド４′に向けて斜めに配線さ
れたリード７′を屈曲して水平移動して接続することが
難しく、結局、半導体チップ２′のコーナー部にボンデ
ィングパッド４′を設けることができず、ボンディング
パッド４′のピッチを小さくすることが困難であった。
プとＴＡＢテープ５′との間に熱応力緩衝部材として厚
さ１００μｍ程度のエラストマ８′を配置しているが、
この構造によれば、ＴＡＢテープ５′の金属箔のリード
７′を半導体チップ２′のボンディングパッド４′に接
続するためには、リード７′とボンディングパッド４′
との間の高低差に応じてリード７′をＳ字状に屈曲成形
して接続する必要がある。そして、このためにはＳ字状
に屈曲成形して接続するためのボンディングツールとし
て先端に十字形の溝を加工したツールが用いられ、この
ツールの溝でリード７′を保持しながら半導体チップ
２′のボンディングパッド４′に向けてリード７′を屈
曲し、さらに、わずかにリード７′を水平移動して所定
位置に寄せるように操作して接続を行っていた。したが
って、このようなボンディングツールの構造と操作上の
問題から、図１２に示したように半導体チップ２′のコ
ーナー部にボンディングパッド４′が設けられた場合
は、このボンディングパッド４′に向けて斜めに配線さ
れたリード７′を屈曲して水平移動して接続することが
難しく、結局、半導体チップ２′のコーナー部にボンデ
ィングパッド４′を設けることができず、ボンディング
パッド４′のピッチを小さくすることが困難であった。
【０００８】また、上記したμＢＧＡでは、ＴＡＢテー
プ５′における半導体チップ２′のボンディングパッド
４′と接続されるリード７′が絶縁テープ６′の端から
片持ち梁状に支持されているために、リード７′自体に
ある程度強度を持たせる必要があり（そうしないと、リ
ード７′が変形しやすく強度的に問題がある）、また、
かかる構造から、ボンディングパッド４′との接続をし
やすくするためにリード７′表面に金メッキを施す場合
は、リード７′に連結した金メッキ引き出し用のリード
を特別に設ける必要があった。
プ５′における半導体チップ２′のボンディングパッド
４′と接続されるリード７′が絶縁テープ６′の端から
片持ち梁状に支持されているために、リード７′自体に
ある程度強度を持たせる必要があり（そうしないと、リ
ード７′が変形しやすく強度的に問題がある）、また、
かかる構造から、ボンディングパッド４′との接続をし
やすくするためにリード７′表面に金メッキを施す場合
は、リード７′に連結した金メッキ引き出し用のリード
を特別に設ける必要があった。
【０００９】
【発明が解決しようとする課題】従って、本発明の課題
は、ＣＳＰ構造の半導体装置において、ボンディングツ
ールによる制約が少なく、半導体チップのボンディング
ピッチを１００μｍ以下にすることができると共に、低
価格化の手法であるチップシュリンク手法を採用するこ
とができ、またこれに関連して、パッケージ相互の互換
性も保つことができる有利な構造の半導体装置を提供す
ることである。
は、ＣＳＰ構造の半導体装置において、ボンディングツ
ールによる制約が少なく、半導体チップのボンディング
ピッチを１００μｍ以下にすることができると共に、低
価格化の手法であるチップシュリンク手法を採用するこ
とができ、またこれに関連して、パッケージ相互の互換
性も保つことができる有利な構造の半導体装置を提供す
ることである。
【００１０】本発明の他の課題は、上記半導体装置を構
成するために用いられる半導体装置用ＴＡＢテープ及び
その有利な製造方法を提供することである。
成するために用いられる半導体装置用ＴＡＢテープ及び
その有利な製造方法を提供することである。
【００１１】本発明の他の課題は、上記ＴＡＢテープを
用いた上記半導体装置の有利な製造方法を提供すること
である。
用いた上記半導体装置の有利な製造方法を提供すること
である。
【００１２】
【課題を解決するための手段】本発明は、以上に述べた
課題を解決するため、半導体チップと、前記半導体チッ
プの回路形成面に直接もしくは応力緩和エラストマを介
して積層して使用されると共に、可とう性を有する絶縁
テープの上に金属箔のリードを形成したＴＡＢテープ
と、前記ＴＡＢテープの前記リードの一端に形成した外
部接続部材とを備えてなる半導体装置において、前記Ｔ
ＡＢテープは、前記半導体チップの回路形成面に形成さ
れたボンディングパッドに対応する位置の絶縁テープに
ボンディングパッドに対応する穴を形成してなると共
に、前記穴の上に橋渡しするように前記リードを形成し
てなり、前記穴の上に形成した前記リードを半導体チッ
プのボンディングパッドに接合してなり、前記穴の形状
は前記ボンディングパッドの形状と相似形であることを
特徴とする半導体装置を提供する。
課題を解決するため、半導体チップと、前記半導体チッ
プの回路形成面に直接もしくは応力緩和エラストマを介
して積層して使用されると共に、可とう性を有する絶縁
テープの上に金属箔のリードを形成したＴＡＢテープ
と、前記ＴＡＢテープの前記リードの一端に形成した外
部接続部材とを備えてなる半導体装置において、前記Ｔ
ＡＢテープは、前記半導体チップの回路形成面に形成さ
れたボンディングパッドに対応する位置の絶縁テープに
ボンディングパッドに対応する穴を形成してなると共
に、前記穴の上に橋渡しするように前記リードを形成し
てなり、前記穴の上に形成した前記リードを半導体チッ
プのボンディングパッドに接合してなり、前記穴の形状
は前記ボンディングパッドの形状と相似形であることを
特徴とする半導体装置を提供する。
【００１３】ここで、上記ボンディングパッドに対応す
る穴については、半導体チップの回路形成面に形成され
た複数のボンディングパッドに対してそれぞれ対応する
穴を形成する場合と、複数のボンディングパッドを一ま
とめにしてこのボンディングパッド群に対して対応する
穴を形成する場合があり、いずれも本発明の範囲であ
る。
る穴については、半導体チップの回路形成面に形成され
た複数のボンディングパッドに対してそれぞれ対応する
穴を形成する場合と、複数のボンディングパッドを一ま
とめにしてこのボンディングパッド群に対して対応する
穴を形成する場合があり、いずれも本発明の範囲であ
る。
【００１４】また、本発明は、上記の課題を解決するた
め、半導体チップの回路形成面に直接もしくは応力緩和
エラストマを介して積層して使用されると共に、可とう
性を有する絶縁テープの上に金属箔のリードを形成した
半導体装置用ＴＡＢテープにおいて、前記半導体チップ
の回路形成面に形成されたボンディングパッドに対応す
る位置の絶縁テープにボンディングパッドに対応する穴
を形成してなると共に、前記穴の上に橋渡しするように
前記リードを形成してなり、前記穴の形状は前記ボンデ
ィングパッドの形状と相似形であることを特徴とする半
導体装置用ＴＡＢテープを提供する。
め、半導体チップの回路形成面に直接もしくは応力緩和
エラストマを介して積層して使用されると共に、可とう
性を有する絶縁テープの上に金属箔のリードを形成した
半導体装置用ＴＡＢテープにおいて、前記半導体チップ
の回路形成面に形成されたボンディングパッドに対応す
る位置の絶縁テープにボンディングパッドに対応する穴
を形成してなると共に、前記穴の上に橋渡しするように
前記リードを形成してなり、前記穴の形状は前記ボンデ
ィングパッドの形状と相似形であることを特徴とする半
導体装置用ＴＡＢテープを提供する。
【００１５】また、本発明は、上記の課題を解決するた
め、半導体チップの回路形成面に直接もしくは応力緩和
エラストマを介して積層して使用されると共に、可とう
性を有する絶縁テープの上に金属箔のリードを形成した
半導体装置用ＴＡＢテープの製造方法において、可とう
性を有する絶縁テープの両面に金属箔を形成したテープ
部材を用意し、前記テープ部材の一面に形成した金属箔
をエッチング加工することによって少なくとも半導体チ
ップの回路形成面に形成されたボンディングパッドに対
応する位置の絶縁テープを部分的に露出させ、この絶縁
テープの露出部分をレーザー加工することによって前記
ボンディングパッドに対応する位置の絶縁テープにボン
ディングパッドに対応するとともに、前記ボンディング
パッドの形状と相似形である穴を形成する工程と、前記
テープ部材の他面に形成した金属箔をエッチング加工す
ることによって前記穴の上に橋渡しするように前記リー
ドを形成する工程を有することを特徴とする半導体装置
用ＴＡＢテープの製造方法を提供する。
め、半導体チップの回路形成面に直接もしくは応力緩和
エラストマを介して積層して使用されると共に、可とう
性を有する絶縁テープの上に金属箔のリードを形成した
半導体装置用ＴＡＢテープの製造方法において、可とう
性を有する絶縁テープの両面に金属箔を形成したテープ
部材を用意し、前記テープ部材の一面に形成した金属箔
をエッチング加工することによって少なくとも半導体チ
ップの回路形成面に形成されたボンディングパッドに対
応する位置の絶縁テープを部分的に露出させ、この絶縁
テープの露出部分をレーザー加工することによって前記
ボンディングパッドに対応する位置の絶縁テープにボン
ディングパッドに対応するとともに、前記ボンディング
パッドの形状と相似形である穴を形成する工程と、前記
テープ部材の他面に形成した金属箔をエッチング加工す
ることによって前記穴の上に橋渡しするように前記リー
ドを形成する工程を有することを特徴とする半導体装置
用ＴＡＢテープの製造方法を提供する。
【００１６】また、本発明は、上記の課題を解決するた
め、半導体チップと、前記半導体チップの回路形成面に
直接もしくは応力緩和エラストマを介して積層して使用
されると共に、可とう性を有する絶縁テープの上に金属
箔のリードを形成した半導体装置用ＴＡＢテープにし
て、前記半導体チップの回路形成面に形成されたボンデ
ィングパッドに対応する位置の絶縁テープにボンディン
グパッドに対応するとともに前記ボンディングパッドの
形状と相似形である穴を形成し、前記穴の上に橋渡しす
るように前記リードを形成してなる半導体装置用ＴＡＢ
テープとを用意し、半導体チップの前記ボンディングパ
ッドと半導体装置用ＴＡＢテープの前記穴を位置合せ
し、前記穴の上に形成した前記リードを前記ボンディン
グパッドに押付けて接続することを特徴とする半導体装
置の製造方法を提供する。
め、半導体チップと、前記半導体チップの回路形成面に
直接もしくは応力緩和エラストマを介して積層して使用
されると共に、可とう性を有する絶縁テープの上に金属
箔のリードを形成した半導体装置用ＴＡＢテープにし
て、前記半導体チップの回路形成面に形成されたボンデ
ィングパッドに対応する位置の絶縁テープにボンディン
グパッドに対応するとともに前記ボンディングパッドの
形状と相似形である穴を形成し、前記穴の上に橋渡しす
るように前記リードを形成してなる半導体装置用ＴＡＢ
テープとを用意し、半導体チップの前記ボンディングパ
ッドと半導体装置用ＴＡＢテープの前記穴を位置合せ
し、前記穴の上に形成した前記リードを前記ボンディン
グパッドに押付けて接続することを特徴とする半導体装
置の製造方法を提供する。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の半
導体装置、半導体装置用ＴＡＢテープ及びその製造方法
並びに半導体装置の製造方法の実施の形態（実施例）に
ついて詳細に説明する。
導体装置、半導体装置用ＴＡＢテープ及びその製造方法
並びに半導体装置の製造方法の実施の形態（実施例）に
ついて詳細に説明する。
【００１８】なお、図面において、同一の機能を有する
ものは同一の符号を付け、その繰り返しの説明を省略す
る。
ものは同一の符号を付け、その繰り返しの説明を省略す
る。
【００１９】図１は、本発明の半導体装置及び半導体装
置用ＴＡＢテープの一実施例を示すものである。この半
導体装置１は、ＣＳＰ構造を有し、プリント基板への実
装用の端子となる外部接続手段として半田ボール３を備
えた、いわゆるＢＧＡ型半導体装置である。
置用ＴＡＢテープの一実施例を示すものである。この半
導体装置１は、ＣＳＰ構造を有し、プリント基板への実
装用の端子となる外部接続手段として半田ボール３を備
えた、いわゆるＢＧＡ型半導体装置である。
【００２０】図１において、２はフラッシュメモリと呼
ばれる半導体チップであり、その回路形成面には表面に
アルミ蒸着膜を形成した複数のボンディングパッド４が
設けられている。５は、１０〜５０μｍの厚さのポリイ
ミド製絶縁テープ６の上に０〜４０μｍの厚さの銅箔か
らなる金属箔のリード７をパターン状に形成したＴＡＢ
テープであり、ボンディングパッド４部分を除く半導体
チップ２の回路形成面にシート状の接着材９によって接
着されている。シート状の接着材９は、予めＴＡＢテー
プ５の所定位置に貼り付けておくこともできる。また、
このＴＡＢテープ５は、半導体チップ２の回路形成面に
形成された複数のボンディングパッド４の群に対してこ
れに対応する穴１０を額縁状に絶縁テープ６に形成する
と共に、エッチング加工によってこの穴１０の上に橋渡
しするようにリード７を形成してなる。リード７の大き
さ特に幅は、ボンディングパッド４のリードの幅に対応
する部位の寸法よりも小さくされている。なお、図１
（ｂ）でリード７は、絶縁テープ６の下面にあって穴１
０の上に橋渡しするように形成されているが、絶縁テー
プ６の上面にあって穴１０の上に橋渡しするように形成
する場合もある。このようにリード７を形成することに
より、ボンディングパッド４との接続のため、穴１０の
上にオーバーハングされた状態にあるリード７は、その
両端が絶縁テープ６によって支持されているので、強度
的に有利な構造となり、その分リード７の厚さを薄くし
たり、軟質の銅箔を用いることができるようになる。図
１（ａ）で、２６は、リード７に連結した電気メッキ用
のリードである。
ばれる半導体チップであり、その回路形成面には表面に
アルミ蒸着膜を形成した複数のボンディングパッド４が
設けられている。５は、１０〜５０μｍの厚さのポリイ
ミド製絶縁テープ６の上に０〜４０μｍの厚さの銅箔か
らなる金属箔のリード７をパターン状に形成したＴＡＢ
テープであり、ボンディングパッド４部分を除く半導体
チップ２の回路形成面にシート状の接着材９によって接
着されている。シート状の接着材９は、予めＴＡＢテー
プ５の所定位置に貼り付けておくこともできる。また、
このＴＡＢテープ５は、半導体チップ２の回路形成面に
形成された複数のボンディングパッド４の群に対してこ
れに対応する穴１０を額縁状に絶縁テープ６に形成する
と共に、エッチング加工によってこの穴１０の上に橋渡
しするようにリード７を形成してなる。リード７の大き
さ特に幅は、ボンディングパッド４のリードの幅に対応
する部位の寸法よりも小さくされている。なお、図１
（ｂ）でリード７は、絶縁テープ６の下面にあって穴１
０の上に橋渡しするように形成されているが、絶縁テー
プ６の上面にあって穴１０の上に橋渡しするように形成
する場合もある。このようにリード７を形成することに
より、ボンディングパッド４との接続のため、穴１０の
上にオーバーハングされた状態にあるリード７は、その
両端が絶縁テープ６によって支持されているので、強度
的に有利な構造となり、その分リード７の厚さを薄くし
たり、軟質の銅箔を用いることができるようになる。図
１（ａ）で、２６は、リード７に連結した電気メッキ用
のリードである。
【００２１】この半導体装置１において、ＴＡＢテープ
５の穴１０の上に形成されたリード７と半導体チップ２
のボンディングパッド４との間の接続は、図４に示した
ようなボンディングツール１１を用いてリード７をＶ字
状に屈曲してボンディングパッド４の上に押付け、超音
波加熱圧着法によって両者を直接接続する。図４では、
ＴＡＢテープ５の絶縁テープ６は省略されている。この
場合、リード７の材質としては、展性が大きく、電気伝
導性の高い軟質の銅として例えば９９．９９％以上の高
純度銅を用いると、接続の際に半導体チップ２にダメー
ジを与えることなく、リード７をボンディングパッド４
上に直接接続することができる。また、リード７の表面
に０．１〜０．３μｍの厚さの金メッキ層１２を形成し
ておくと、表面にアルミ蒸着膜を形成したボンディング
パッド４との接続がしやすくなる。なお、図４に示され
るように、半導体チップ２の回路形成面にはボンディン
グパッド４部位を除く全面にＳｉＯ2 、ＰＳＩＮ等の絶
縁膜１８とポリイミド膜１９が形成されている。
５の穴１０の上に形成されたリード７と半導体チップ２
のボンディングパッド４との間の接続は、図４に示した
ようなボンディングツール１１を用いてリード７をＶ字
状に屈曲してボンディングパッド４の上に押付け、超音
波加熱圧着法によって両者を直接接続する。図４では、
ＴＡＢテープ５の絶縁テープ６は省略されている。この
場合、リード７の材質としては、展性が大きく、電気伝
導性の高い軟質の銅として例えば９９．９９％以上の高
純度銅を用いると、接続の際に半導体チップ２にダメー
ジを与えることなく、リード７をボンディングパッド４
上に直接接続することができる。また、リード７の表面
に０．１〜０．３μｍの厚さの金メッキ層１２を形成し
ておくと、表面にアルミ蒸着膜を形成したボンディング
パッド４との接続がしやすくなる。なお、図４に示され
るように、半導体チップ２の回路形成面にはボンディン
グパッド４部位を除く全面にＳｉＯ2 、ＰＳＩＮ等の絶
縁膜１８とポリイミド膜１９が形成されている。
【００２２】また、この構成の半導体装置１において
は、上記接続に用いられるボンディングツール１１は、
リード７を掴むことなくボンディングパッド４に向けて
押付けるだけで良いので、従来のキャピラリー等のボン
ディングツールのような寸法の大きいものを用いなくす
むことができる。従って、ボンディングツールの寸法に
よる制約が少なくなるために、半導体チップのボンディ
ングパッドのピッチを小さくすることができ、例えばボ
ンディングパッドのピッチを１００μｍ以下にすること
ができる。なお、この場合、半導体チップ２のボンディ
ングパッド４に向けてリード７を正しい位置に押付ける
ために、ボンディングツール１１の先端の摩擦係数を高
くして滑りにくくするとよい。さらに、超音波による効
果を高めて接続を容易にするために、ボンディングツー
ル１１の先端の形状を超音波エネルギーが高くなるよう
なホーン型にするとよい。
は、上記接続に用いられるボンディングツール１１は、
リード７を掴むことなくボンディングパッド４に向けて
押付けるだけで良いので、従来のキャピラリー等のボン
ディングツールのような寸法の大きいものを用いなくす
むことができる。従って、ボンディングツールの寸法に
よる制約が少なくなるために、半導体チップのボンディ
ングパッドのピッチを小さくすることができ、例えばボ
ンディングパッドのピッチを１００μｍ以下にすること
ができる。なお、この場合、半導体チップ２のボンディ
ングパッド４に向けてリード７を正しい位置に押付ける
ために、ボンディングツール１１の先端の摩擦係数を高
くして滑りにくくするとよい。さらに、超音波による効
果を高めて接続を容易にするために、ボンディングツー
ル１１の先端の形状を超音波エネルギーが高くなるよう
なホーン型にするとよい。
【００２３】また、上記接続にあたっては、半導体チッ
プ２のボンディングパッド４とリードと７を、ＣＣＤカ
メラにより正確に寸法測定した後に接続する。これによ
り半導体地チップ２のボンディングパッド４の上にリー
ド７を正確に位置させて接続することができる。この場
合、前記両者の位置合せ精度は、２０ミクロン以下で行
う。図６に、ボンディングパッド４とリード７の接続前
と接続後の状態をそれぞれ示す。図６の右側が接続前、
左側が接続後であり、接続に際してはボンディングツー
ル１１によりリード７をＶ字状に屈曲変形させている。
プ２のボンディングパッド４とリードと７を、ＣＣＤカ
メラにより正確に寸法測定した後に接続する。これによ
り半導体地チップ２のボンディングパッド４の上にリー
ド７を正確に位置させて接続することができる。この場
合、前記両者の位置合せ精度は、２０ミクロン以下で行
う。図６に、ボンディングパッド４とリード７の接続前
と接続後の状態をそれぞれ示す。図６の右側が接続前、
左側が接続後であり、接続に際してはボンディングツー
ル１１によりリード７をＶ字状に屈曲変形させている。
【００２４】上記接続後、接続部をエポキシ樹脂等によ
り樹脂封止する（図示せず）。
り樹脂封止する（図示せず）。
【００２５】その後、リード７の一端に半田ボール３を
形成し、半導体装置を完成する。なお、半田ボール３
は、予めＴＡＢテープ５を製造する段階でＴＡＢテープ
５に設けておいてもよい。
形成し、半導体装置を完成する。なお、半田ボール３
は、予めＴＡＢテープ５を製造する段階でＴＡＢテープ
５に設けておいてもよい。
【００２６】図３は、本発明の半導体装置及び半導体装
置用ＴＡＢテープの他の実施例を示すものである。この
半導体装置では、ＴＡＢテープ５は半導体チップ２の回
路形成面に形成された個々のボンディングパッド４に対
してそれぞれ対応する微細な穴１２を絶縁テープ６に形
成している。穴１２の形状はボンディングパッド４の形
状と相似形であり、穴１２の大きさはボンディングパッ
ド４の対応する部位の大きさよりも若干大きくされてい
る。このような微細な穴１２は、炭酸ガスレーザーを用
いることによって容易に形成することができる。
置用ＴＡＢテープの他の実施例を示すものである。この
半導体装置では、ＴＡＢテープ５は半導体チップ２の回
路形成面に形成された個々のボンディングパッド４に対
してそれぞれ対応する微細な穴１２を絶縁テープ６に形
成している。穴１２の形状はボンディングパッド４の形
状と相似形であり、穴１２の大きさはボンディングパッ
ド４の対応する部位の大きさよりも若干大きくされてい
る。このような微細な穴１２は、炭酸ガスレーザーを用
いることによって容易に形成することができる。
【００２７】また、図５は、本発明の半導体装置及び半
導体装置用ＴＡＢテープの更に他の実施例を示すもので
ある。この半導体装置１では、半導体チップ２の回路形
成面に形成された複数のボンディングパッド４を複数の
群に分け、これら複数のボンディングパッド群に対して
対応する長尺の穴１３を形成している。ここでも穴１３
の大きさはボンディングパッド４の対応する部位の大き
さよりも若干大きくなっている。
導体装置用ＴＡＢテープの更に他の実施例を示すもので
ある。この半導体装置１では、半導体チップ２の回路形
成面に形成された複数のボンディングパッド４を複数の
群に分け、これら複数のボンディングパッド群に対して
対応する長尺の穴１３を形成している。ここでも穴１３
の大きさはボンディングパッド４の対応する部位の大き
さよりも若干大きくなっている。
【００２８】図１、図２、図６等に示した本発明の半導
体装置１においては、絶縁テープ６の上に形成したリー
ド７が、半導体チップ２の回路形成面側にくるように配
置されているが、図７に示されるように、半導体チップ
２の回路形成面と反対側にくるように配置されていても
よく、また、本発明の半導体装置においては、図７に示
されるように、複数の半導体チップ２と共に、抵抗、コ
ンデンサー、インダクター等の能動部品１４を搭載する
こともできる。
体装置１においては、絶縁テープ６の上に形成したリー
ド７が、半導体チップ２の回路形成面側にくるように配
置されているが、図７に示されるように、半導体チップ
２の回路形成面と反対側にくるように配置されていても
よく、また、本発明の半導体装置においては、図７に示
されるように、複数の半導体チップ２と共に、抵抗、コ
ンデンサー、インダクター等の能動部品１４を搭載する
こともできる。
【００２９】図８に、本発明の半導体装置の一貫工程に
よる有利な製造方法の例を示す。この図において、送出
し装置１４から、コイル状に巻かれた状態にある長尺の
ＴＡＢテープ５を連続的に繰り出し、このＴＡＢテープ
５の所定位置に接着材によって半導体チップ２を取り付
けた後、ボンディングツール１１を用いてＴＡＢテープ
５に形成されたリード７を半導体チップ２のボンディン
グパッドに直接接続し、接続部を樹脂封止１６した後、
リード７の一端に半田ボール３を形成し、そして、この
状態で接触針により電気的な検査を行い、巻取り装置１
５に巻き取って梱包し出荷する。あるいは、接触針によ
る検査後、単位パッケージ毎に切り離して、梱包し出荷
する。
よる有利な製造方法の例を示す。この図において、送出
し装置１４から、コイル状に巻かれた状態にある長尺の
ＴＡＢテープ５を連続的に繰り出し、このＴＡＢテープ
５の所定位置に接着材によって半導体チップ２を取り付
けた後、ボンディングツール１１を用いてＴＡＢテープ
５に形成されたリード７を半導体チップ２のボンディン
グパッドに直接接続し、接続部を樹脂封止１６した後、
リード７の一端に半田ボール３を形成し、そして、この
状態で接触針により電気的な検査を行い、巻取り装置１
５に巻き取って梱包し出荷する。あるいは、接触針によ
る検査後、単位パッケージ毎に切り離して、梱包し出荷
する。
【００３０】図９は、上記半導体装置１に用いられる半
導体装置用ＴＡＢ用テープ５の製造方法の実施例を示す
ものである。この半導体装置用ＴＡＢテープ５は、半導
体チップ２の回路形成面に積層して使用されるものであ
る。
導体装置用ＴＡＢ用テープ５の製造方法の実施例を示す
ものである。この半導体装置用ＴＡＢテープ５は、半導
体チップ２の回路形成面に積層して使用されるものであ
る。
【００３１】この製造方法によれば、まず（ａ）に示す
ように、厚さ２５μｍのポリイミドからなる絶縁テープ
６の両面に金属箔２１としてそれぞれ厚さ１８μｍの銅
箔を一体に形成した三層構造のテープ部材２０を用意す
る。次に（ｂ）に示すように、前記テープ部材２０の一
面に形成した金属箔２１をフォトエッチング加工するこ
とによって、半導体チップ２の回路形成面に形成された
ボンディングパッド４及び半田ボール３を形成するラン
ド部２５に対応する位置の絶縁テープ６をそれぞれ部分
的に露出させる。次に（ｃ）に示すように、前記絶縁テ
ープ６の露出部分２３を炭酸ガスレーザーでエッチング
加工することによって前記したそれぞれの位置に対応す
る絶縁テープ６に微細な穴２２を形成する。この場合、
絶縁テープ６の露出部分２３を除く部位に形成している
金属箔２１をレーザーに対するマスクとして使用する。
ボンディングパッド４に対応する穴２２は１００μｍ程
度と小さいので、穴の寸法精度を出すためには炭酸ガス
レーザーを用いることが好ましい。次に（ｄ）に示すよ
うに、前記穴２２をエッチングレジスト材２４で穴埋め
する。次に（ｅ）に示すように、前記一面に形成した金
属箔の残りを全てエッチングによって除去すると共に、
他面に形成した金属箔２１をエッチング加工することに
よって、特にボンディングパッド４に対応する穴２２に
対しては穴２２の上に橋渡しするようにリード７をパタ
ーン状に形成する。これで半導体装置用ＴＡＢテープ５
としては一応完成するが、最後に（ｆ）に示すように、
半導体チップ２との接着を容易にするために、予め半導
体チップ２との接着予定位置にシート状接着材９を貼り
付ける。
ように、厚さ２５μｍのポリイミドからなる絶縁テープ
６の両面に金属箔２１としてそれぞれ厚さ１８μｍの銅
箔を一体に形成した三層構造のテープ部材２０を用意す
る。次に（ｂ）に示すように、前記テープ部材２０の一
面に形成した金属箔２１をフォトエッチング加工するこ
とによって、半導体チップ２の回路形成面に形成された
ボンディングパッド４及び半田ボール３を形成するラン
ド部２５に対応する位置の絶縁テープ６をそれぞれ部分
的に露出させる。次に（ｃ）に示すように、前記絶縁テ
ープ６の露出部分２３を炭酸ガスレーザーでエッチング
加工することによって前記したそれぞれの位置に対応す
る絶縁テープ６に微細な穴２２を形成する。この場合、
絶縁テープ６の露出部分２３を除く部位に形成している
金属箔２１をレーザーに対するマスクとして使用する。
ボンディングパッド４に対応する穴２２は１００μｍ程
度と小さいので、穴の寸法精度を出すためには炭酸ガス
レーザーを用いることが好ましい。次に（ｄ）に示すよ
うに、前記穴２２をエッチングレジスト材２４で穴埋め
する。次に（ｅ）に示すように、前記一面に形成した金
属箔の残りを全てエッチングによって除去すると共に、
他面に形成した金属箔２１をエッチング加工することに
よって、特にボンディングパッド４に対応する穴２２に
対しては穴２２の上に橋渡しするようにリード７をパタ
ーン状に形成する。これで半導体装置用ＴＡＢテープ５
としては一応完成するが、最後に（ｆ）に示すように、
半導体チップ２との接着を容易にするために、予め半導
体チップ２との接着予定位置にシート状接着材９を貼り
付ける。
【００３２】図１０は、上記により製造された半導体装
置用ＴＡＢテープ５を用いた本発明の半導体装置の製造
方法の実施例を示す。すなわち、（ａ）に示すように、
回路形成面に複数のボンディングパッド４が形成された
所定の半導体チップ２と、上記により製造された半導体
装置用ＴＡＢテープ５とを用意し、（ｂ）に示すよう
に、半導体チップ２と半導体装置用ＴＡＢテープ５とを
予め半導体装置用ＴＡＢテープ５に貼り付けたシート状
接着材９によって一体に接着する。この接着に際して
は、半導体装置用ＴＡＢテープ５の絶縁テープ６の穴２
２に形成したリード７の位置と、半導体チップ２のボン
ディングパッド４の位置を正確に位置合せすることが重
要である。この位置合せは、上記したようなＣＣＤカメ
ラを用いて行う。次に（ｃ）に示すように、ボンディン
グツール（ここでは図示せず）を用いて、絶縁テープ６
の穴２２に橋渡しするように形成したリード７を半導体
チップ２のボンディングパッド４に向けてＶ字状に押付
け、両者を超音波加熱圧着法により直接接続する。さら
に（ｄ）に示すように、前記接続部をエポキシ樹脂によ
り樹脂封止１６した後、（ｅ）に示すように、リード７
の一端に形成した半田ボール３形成用のランド部に半田
ボール３を搭載し、半導体装置１を完成する。
置用ＴＡＢテープ５を用いた本発明の半導体装置の製造
方法の実施例を示す。すなわち、（ａ）に示すように、
回路形成面に複数のボンディングパッド４が形成された
所定の半導体チップ２と、上記により製造された半導体
装置用ＴＡＢテープ５とを用意し、（ｂ）に示すよう
に、半導体チップ２と半導体装置用ＴＡＢテープ５とを
予め半導体装置用ＴＡＢテープ５に貼り付けたシート状
接着材９によって一体に接着する。この接着に際して
は、半導体装置用ＴＡＢテープ５の絶縁テープ６の穴２
２に形成したリード７の位置と、半導体チップ２のボン
ディングパッド４の位置を正確に位置合せすることが重
要である。この位置合せは、上記したようなＣＣＤカメ
ラを用いて行う。次に（ｃ）に示すように、ボンディン
グツール（ここでは図示せず）を用いて、絶縁テープ６
の穴２２に橋渡しするように形成したリード７を半導体
チップ２のボンディングパッド４に向けてＶ字状に押付
け、両者を超音波加熱圧着法により直接接続する。さら
に（ｄ）に示すように、前記接続部をエポキシ樹脂によ
り樹脂封止１６した後、（ｅ）に示すように、リード７
の一端に形成した半田ボール３形成用のランド部に半田
ボール３を搭載し、半導体装置１を完成する。
【００３３】
【発明の効果】以上述べた通り、本発明の半導体装置、
半導体装置用ＴＡＢテープ及びその製造方法、並びに半
導体装置の製造方法によれば、ボンディングツールによ
る制約が少なく、半導体チップのボンディングピッチを
１００μｍ以下にすることができるので、ＣＳＰ構造の
半導体装置を容易に製造することができると共に、低価
格化の手法であるチップシュリンク手法を採用すること
ができるので工業的に有利であり、またこれに関連し
て、パッケージ相互の互換性も保つことができるという
効果を有する。
半導体装置用ＴＡＢテープ及びその製造方法、並びに半
導体装置の製造方法によれば、ボンディングツールによ
る制約が少なく、半導体チップのボンディングピッチを
１００μｍ以下にすることができるので、ＣＳＰ構造の
半導体装置を容易に製造することができると共に、低価
格化の手法であるチップシュリンク手法を採用すること
ができるので工業的に有利であり、またこれに関連し
て、パッケージ相互の互換性も保つことができるという
効果を有する。
【図１】本発明の半導体装置の実施の一形態を示す概略
図にして、（ａ）は平面図であり、（ｂ）は断面図であ
る。
図にして、（ａ）は平面図であり、（ｂ）は断面図であ
る。
【図２】本発明の半導体装置において、半導体チップの
シュリンク前（ａ）、シュリンク後（ｂ）パッケージン
グの状態を示す図である。
シュリンク前（ａ）、シュリンク後（ｂ）パッケージン
グの状態を示す図である。
【図３】本発明の半導体装置の他の実施の一形態を示す
概略平面図である。
概略平面図である。
【図４】本発明の半導体装置において、半導体チップと
ＴＡＢテープのリードとの接続の状態を示す断面図であ
る。
ＴＡＢテープのリードとの接続の状態を示す断面図であ
る。
【図５】本発明の半導体装置の更に他の実施の一形態を
示す概略平面図である。
示す概略平面図である。
【図６】本発明の半導体装置において、半導体チップと
ＴＡＢテープのリードとの接続の状態を示す別の断面図
である。
ＴＡＢテープのリードとの接続の状態を示す別の断面図
である。
【図７】本発明の半導体装置の更に他の実施の一形態を
示す概略断面図である。
示す概略断面図である。
【図８】本発明の半導体装置の一貫工程による製造方法
を示す概略断面図である。
を示す概略断面図である。
【図９】本発明の半導体装置用ＴＡＢテープの製造方法
の実施の一形態を示す工程図である。
の実施の一形態を示す工程図である。
【図１０】本発明の半導体装置の製造方法の実施の一形
態を示す工程図である。
態を示す工程図である。
【図１１】従来のＣＳＰ構造の半導体装置を示す概略断
面図である。
面図である。
【図１２】従来のＣＳＰ構造の半導体装置の問題点を説
明する概略平面図である。
明する概略平面図である。
【図１３】従来のＣＳＰ構造の半導体装置の別の問題点
を示す概略平面図である。
を示す概略平面図である。
１ 半導体装置 ２ 半導体チップ ３ 半田ボール ４ ボンディングパッド ５ ＴＡＢテープ ６ 絶縁テープ ７ リード ９ シート状接着材 １０、１２、１３、２２ 穴 １１ ボンディングツール １４ 能動部品 １５ 巻取り装置 １６ 樹脂封止 ２０ テープ部材 ２１ 金属箔 ２３ 露出部 ２４ エッチングレジスト ２５ ランド部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 亀山 康晴 茨城県土浦市木田余町3550番地 日立電 線株式会社システムマテリアル研究所内 (56)参考文献 特開 平７−226418（ＪＰ，Ａ) 特開 平８−78484（ＪＰ，Ａ) 特開 平８−78473（ＪＰ，Ａ) 特開 平５−304187（ＪＰ，Ａ) 特開 平３−94460（ＪＰ，Ａ) 特開 平８−83818（ＪＰ，Ａ) 特開 平９−260533（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12 H01L 25/00
Claims (8)
- 【請求項１】半導体チップと、前記半導体チップの回路
形成面に直接もしくは応力緩和エラストマを介して積層
して使用されると共に、可とう性を有する絶縁テープの
上に金属箔のリードを形成したＴＡＢテープと、前記Ｔ
ＡＢテープの前記リードの一端に形成した外部接続部材
とを備えてなる半導体装置において、前記ＴＡＢテープ
は、前記半導体チップの回路形成面に形成されたボンデ
ィングパッドに対応する位置の絶縁テープにボンディン
グパッドに対応する穴を形成してなると共に、前記穴の
上に橋渡しするように前記リードを形成してなり、前記
穴の上に形成した前記リードを半導体チップのボンディ
ングパッドに接合してなり、前記穴の形状が前記ボンデ
ィングパッドの形状と相似形であることを特徴とする半
導体装置。 - 【請求項２】請求項１に記載の半導体装置において、前
記穴の大きさが前記ボンディングパッドの大きさよりも
若干大きいことを特徴とする半導体装置。 - 【請求項３】半導体チップの回路形成面に直接もしくは
応力緩和エラストマを介して積層して使用されると共
に、可とう性を有する絶縁テープの上に金属箔のリード
を形成した半導体装置用ＴＡＢテープにおいて、前記半
導体チップの回路形成面に形成されたボンディングパッ
ドに対応する位置の絶縁テープにボンディングパッドに
対応する穴を形成してなると共に、前記穴の上に橋渡し
するように前記リードを形成してなり、前記穴の形状は
前記ボンディングパッドの形状と相似形であることを特
徴とする半導体装置用ＴＡＢテープ。 - 【請求項４】請求項３に記載の半導体装置用ＴＡＢテー
プにおいて、前記穴の大きさが前記ボンディングパッド
の大きさよりも若干大きいことを特徴とする半導体装置
用ＴＡＢテープ。 - 【請求項５】半導体チップの回路形成面に直接もしくは
応力緩和エラストマを介して積層し て使用されると共
に、可とう性を有する絶縁テープの上に金属箔のリード
を形成した半導体装置用ＴＡＢテープの製造方法におい
て、可とう性を有する絶縁テープの両面に金属箔を形成
したテープ部材を用意し、前記テープ部材の一面に形成
した金属箔をエッチング加工することによって少なくと
も半導体チップの回路形成面に形成されたボンディング
パッドに対応する位置の絶縁テープを部分的に露出さ
せ、この絶縁テープの露出部分をレーザー加工すること
によって前記ボンディングパッドに対応する位置の絶縁
テープにボンディングパッドに対応するとともに前記ボ
ンディングパッドの形状と相似形である穴を形成する工
程と、前記テープ部材の他面に形成した金属箔をエッチ
ング加工することによって前記穴の上に橋渡しするよう
に前記リードを形成する工程を有することを特徴とする
半導体装置用ＴＡＢテープの製造方法。 - 【請求項６】請求項５に記載の半導体装置用ＴＡＢテー
プの製造方法において、前記穴の大きさが前記ボンディ
ングパッドの大きさよりも若干大きいことを特徴とする
半導体装置用ＴＡＢテープの製造方法。 - 【請求項７】半導体チップと、前記半導体チップの回路
形成面に直接もしくは応力緩和エラストマを介して積層
して使用されると共に、可とう性を有する絶縁テープの
上に金属箔のリードを形成した半導体装置用ＴＡＢテー
プにして、前記半導体チップの回路形成面に形成された
ボンディングパッドに対応する位置の絶縁テープにボン
ディングパッドに対応するとともに前記ボンディングパ
ッドの形状と相似形である穴を形成し、前記穴の上に橋
渡しするように前記リードを形成してなる半導体装置用
ＴＡＢテープとを用意し、半導体チップの前記ボンディ
ングパッドと半導体装置用ＴＡＢテープの前記穴を位置
合せし、前記穴の上に形成した前記リードを前記ボンデ
ィングパッドに押付けて接続することを特徴とする半導
体装置の製造方法。 - 【請求項８】請求項７に記載の半導体装置の製造方法に
おいて、前記穴の大きさが前記ボンディングパッドの大
きさよりも若干大きいことを特徴とする半導体装置の製
造方 法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20442497A JP3301355B2 (ja) | 1997-07-30 | 1997-07-30 | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 |
| SG1998001822A SG72845A1 (en) | 1997-07-30 | 1998-07-17 | Semiconductor device tab tape for semiconductor device method of manufacturing the tab tape and method of manufacturing the semiconductor device |
| TW087112061A TW460990B (en) | 1997-07-30 | 1998-07-23 | Semiconductor device, TAB tape for semiconductor device, method of manufacturing the TAB tape and method of manufacturing the semiconductor device |
| MYPI98003444A MY123941A (en) | 1997-07-30 | 1998-07-28 | Semiconductor device, tab tape for semiconductor device, method of manufacturing the tab tape and method of manufacturing the semiconductor device |
| KR10-1998-0030489A KR100432867B1 (ko) | 1997-07-30 | 1998-07-29 | 반도체장치,반도체장치용탭테이프,탭테이프제조방법및반도체장치제조방법 |
| US09/124,012 US6323058B1 (en) | 1997-07-30 | 1998-07-29 | Semiconductor device, tab tape for semiconductor device, method of manufacturing the tab tape and method of manufacturing the semiconductor device |
| US09/511,156 US6506627B1 (en) | 1997-07-30 | 2000-02-23 | Semiconductor device, tab tape for semiconductor device, method of manufacturing the tab tape and method of manufacturing the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20442497A JP3301355B2 (ja) | 1997-07-30 | 1997-07-30 | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154552A JPH1154552A (ja) | 1999-02-26 |
| JP3301355B2 true JP3301355B2 (ja) | 2002-07-15 |
Family
ID=16490320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20442497A Expired - Fee Related JP3301355B2 (ja) | 1997-07-30 | 1997-07-30 | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6323058B1 (ja) |
| JP (1) | JP3301355B2 (ja) |
| KR (1) | KR100432867B1 (ja) |
| MY (1) | MY123941A (ja) |
| SG (1) | SG72845A1 (ja) |
| TW (1) | TW460990B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19549635B4 (de) * | 1995-02-15 | 2004-12-09 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Verbindung eines flexiblen Substrats mit einem Chip |
| US6110761A (en) * | 1997-08-05 | 2000-08-29 | Micron Technology, Inc. | Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements |
| KR20010009350A (ko) * | 1999-07-09 | 2001-02-05 | 윤종용 | 기판이 없는 칩 스케일 패키지 및 그 제조방법 |
| US6762502B1 (en) * | 2000-08-31 | 2004-07-13 | Micron Technology, Inc. | Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof |
| US6900532B1 (en) | 2000-09-01 | 2005-05-31 | National Semiconductor Corporation | Wafer level chip scale package |
| TW575949B (en) * | 2001-02-06 | 2004-02-11 | Hitachi Ltd | Mixed integrated circuit device, its manufacturing method and electronic apparatus |
| JP2002252304A (ja) * | 2001-02-23 | 2002-09-06 | Toshiba Corp | 半導体装置およびこれに用いられる支持基板 |
| TW479334B (en) * | 2001-03-06 | 2002-03-11 | Siliconware Precision Industries Co Ltd | Electroplated circuit process in the ball grid array chip package structure |
| US6661080B1 (en) * | 2001-06-28 | 2003-12-09 | Amkor Technology, Inc. | Structure for backside saw cavity protection |
| US7190069B2 (en) * | 2001-10-02 | 2007-03-13 | Cardiac Pacemakers, Inc. | Method and system of tape automated bonding |
| DE10203397B4 (de) * | 2002-01-29 | 2007-04-19 | Siemens Ag | Chip-Size-Package mit integriertem passiven Bauelement |
| US6921860B2 (en) | 2003-03-18 | 2005-07-26 | Micron Technology, Inc. | Microelectronic component assemblies having exposed contacts |
| JP4890827B2 (ja) * | 2004-09-29 | 2012-03-07 | ローム株式会社 | 半導体装置 |
| US7274098B2 (en) * | 2005-08-03 | 2007-09-25 | Domintech Co., Ltd. | Chip packaging structure without leadframe |
| KR100610144B1 (ko) * | 2004-11-03 | 2006-08-09 | 삼성전자주식회사 | 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법 |
| US7425350B2 (en) * | 2005-04-29 | 2008-09-16 | Asm Japan K.K. | Apparatus, precursors and deposition methods for silicon-containing materials |
| US20070080441A1 (en) * | 2005-08-18 | 2007-04-12 | Scott Kirkman | Thermal expansion compensation graded IC package |
| US7618844B2 (en) * | 2005-08-18 | 2009-11-17 | Intelleflex Corporation | Method of packaging and interconnection of integrated circuits |
| DE102005049248B4 (de) * | 2005-10-14 | 2008-06-26 | Qimonda Ag | Gehäuster DRAM-Chip für Hochgeschwindigkeitsanwendungen |
| JP5191646B2 (ja) * | 2006-10-24 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP2009194143A (ja) * | 2008-02-14 | 2009-08-27 | Elpida Memory Inc | 半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814855A (en) * | 1986-04-29 | 1989-03-21 | International Business Machines Corporation | Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape |
| US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
| US4912547A (en) * | 1989-01-30 | 1990-03-27 | International Business Machines Corporation | Tape bonded semiconductor device |
| EP0434264B1 (en) * | 1989-12-22 | 1994-10-12 | Westinghouse Electric Corporation | Package for power semiconductor components |
| JP2609382B2 (ja) * | 1991-10-01 | 1997-05-14 | 三菱電機株式会社 | 半導体装置 |
| DE69527473T2 (de) * | 1994-05-09 | 2003-03-20 | Nec Corp., Tokio/Tokyo | Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren |
| JP2556294B2 (ja) * | 1994-05-19 | 1996-11-20 | 日本電気株式会社 | 樹脂封止型半導体装置 |
| JPH0837252A (ja) * | 1994-07-22 | 1996-02-06 | Nec Corp | 半導体装置 |
| JPH0878574A (ja) * | 1994-09-08 | 1996-03-22 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2679681B2 (ja) * | 1995-04-28 | 1997-11-19 | 日本電気株式会社 | 半導体装置、半導体装置用パッケージ及びその製造方法 |
| JP2663928B2 (ja) * | 1995-08-30 | 1997-10-15 | 日本電気株式会社 | Ｔａｂテープ及びｔａｂテープを用いた半導体装置 |
| JP3248149B2 (ja) * | 1995-11-21 | 2002-01-21 | シャープ株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| JP2828056B2 (ja) * | 1996-08-20 | 1998-11-25 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5990545A (en) * | 1996-12-02 | 1999-11-23 | 3M Innovative Properties Company | Chip scale ball grid array for integrated circuit package |
-
1997
- 1997-07-30 JP JP20442497A patent/JP3301355B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-17 SG SG1998001822A patent/SG72845A1/en unknown
- 1998-07-23 TW TW087112061A patent/TW460990B/zh not_active IP Right Cessation
- 1998-07-28 MY MYPI98003444A patent/MY123941A/en unknown
- 1998-07-29 US US09/124,012 patent/US6323058B1/en not_active Expired - Lifetime
- 1998-07-29 KR KR10-1998-0030489A patent/KR100432867B1/ko not_active IP Right Cessation
-
2000
- 2000-02-23 US US09/511,156 patent/US6506627B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| SG72845A1 (en) | 2000-05-23 |
| JPH1154552A (ja) | 1999-02-26 |
| MY123941A (en) | 2006-06-30 |
| US6323058B1 (en) | 2001-11-27 |
| US6506627B1 (en) | 2003-01-14 |
| KR19990014257A (ko) | 1999-02-25 |
| KR100432867B1 (ko) | 2004-09-04 |
| TW460990B (en) | 2001-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3301355B2 (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| US5245215A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US6362532B1 (en) | Semiconductor device having ball-bonded pads | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| TWI304236B (en) | Method for manufacturing stacked chip pakcage | |
| US6133069A (en) | Method of manufacturing the electronic using the anode junction method | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US20060049528A1 (en) | Semiconductor chip stack structure and method for forming the same | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
| JP3497775B2 (ja) | 半導体装置 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JPH0322544A (ja) | 半導体装置 | |
| JP3508478B2 (ja) | 半導体装置の製造方法 | |
| JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 | |
| TWI283048B (en) | New package system for discrete devices | |
| KR100443516B1 (ko) | 적층 패키지 및 그 제조 방법 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JP2001127244A (ja) | マルチチップ半導体装置およびその製造方法 | |
| JP2003347504A (ja) | 半導体装置及びその製造方法 | |
| JP2831864B2 (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020326 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |