JPH0322544A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0322544A
JPH0322544A JP1158083A JP15808389A JPH0322544A JP H0322544 A JPH0322544 A JP H0322544A JP 1158083 A JP1158083 A JP 1158083A JP 15808389 A JP15808389 A JP 15808389A JP H0322544 A JPH0322544 A JP H0322544A
Authority
JP
Japan
Prior art keywords
main surface
substrate
semiconductor device
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1158083A
Other languages
English (en)
Inventor
Mutsusada Itou
睦禎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1158083A priority Critical patent/JPH0322544A/ja
Publication of JPH0322544A publication Critical patent/JPH0322544A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。
Ａ．産業上の利用分野 Ｂ．発明の概要 Ｃ．従来技術 Ｄ．発明が解決しようとする問題点 Ｅ．問題点を解決するための手段 Ｆ．作用 Ｇ．実施例［第１図乃至第９図］ Ｈ．発明の効果 （Ａ．産業上の利用分野） 本発明は半導体装置、特に高密度実装が可能な半導体装
置に関する。
（Ｂ．発明の概要） 本発明は、半導体装置において、 ショート等の不良を生じに＜＜シつつ高密度実装を可能
にするため、 両主面に回路が形成された１つの半導体チップあるいは
一方の主面に回路が形成され互いに他方の主面どうしが
接着された２個の半導体チップの少なくとも一つの主面
の電極取り出しを、バンプと、基板を介して行うように
したものである。
（Ｃ．従来技術） 従来の半導体装置は、一般に、リードフレームのタブ上
に半導体チップをチップボンディングし、次いで半導体
チップの電極とリードフレームのリードとをワイヤで接
続するワイヤボンディングをし、次いで樹脂によって封
止し、しかる後リードフレームの不要部分を切断除去す
ることにより製造され、そして上記半導体チップは一方
の主面にのみ集積回路が形成されていた。
ところで、このような半導体装置を高密度実装するため
に従来、外部リードの幅を細くしたり、リード間隔を狭
くしたりする、あるいは、半導体チップ自体の集積度を
高める、等の対策が講じられてきた。しかし、これ等の
対策を講じても高密度実装には限界があり、要求に対し
て充分に応えることができなかった。
そこで、特開昭６０−９５９５８号公報に紹介されたよ
うにリードフレームのタブ部に半導体チップをチップボ
ンディングし、更にワイヤボンディングしたものを２つ
用意し、その２つのリードフレームの裏面どうしを接着
し、その２つの半導体チップを封止したものが開発され
た。このような半導体装置によれば実装密度を倍増する
ことができる。
（Ｄ．発明が解決しようとする問題点）ところで、特開
昭６０−９５９５８号公報に紹介された半導体装置によ
ればリードフレームの半導体チップを支持する部分の高
さよりもリードの電極と接続される部分を高くするデブ
レスを為し得ず、そのため、半導体チップの電極とリー
ドとの間を接続するワイヤを可能な限り短くしてショー
ト不良を起きにくくすることが難しいという問題があっ
た。
また、特開昭６０−９５９５８号公報により紹介された
技術によれば比較的高価なリードフレームを１個の半導
体装置当り２つも必要とするという問題もあった。
更に特開昭６０−９５９５８号公報の技術はハイブリッ
ドＩＣには適用できないという問題もあった。
本発明はこのような問題点を解決すべく為されたもので
ありショート等の不良を生じに＜＜シ、高価なリードフ
レームを徒らに多く使用しないようにしつつ高密度実装
を可能にし、またハイブリッドＩＣの高密度実装をも可
能にすることを目的とする。
（Ｅ．問題点を解決するための手段） 本発明半導体装置は上記問題点を解決するため、両主面
に回路が形成された１つの半導体チップあるいは一方の
主面に回路が形成され互いに他方の主面どうしが接着さ
れた２個の半導体チップの少なくとも一つの主面の電極
の電極取り出しを、バンプと、基板を介して行うように
したことを特徴とする。
（Ｆ．作用） 本発明半導体装置によれば、半導体チップあるいは２つ
の半導体チップの接着体の少なくとも一つの主面の電極
取り出しはバンプを介して行うので、もし他方の主面の
電極をワイヤ及びリードフレームを介して取り出した場
合そのリードフレームをデブレスしてリードフレームの
半導体チップボンディング部分とワイヤボンディング部
分とに高低差をつけることができ、延いてはワイヤを短
くしてショート不良を起りにくくすることができる。ま
た、１つの半導体装置に高価なリードフレームを２つも
使用する必要がないので材料費を徒らに高くしなくて済
む。
また、１つの基板を一方の主面の電極取り出しだけでは
なく、ワイヤを介して他方の主面の電暇取り出しにも用
いるようにすることとすれば、リードフレームを全く用
いないハイブリッドＩＣについても従来の２倍の密度で
の実装を実現することができる。
（Ｇ．実施例）［第１図乃至第９図］ 以下、本発明半導体装置を図示実施例に従って詳細に説
明する。
第１図及び第２図は本発明半導体装置の第１の実施例を
示すもので、第１図は断面図、第２図は封止樹脂を除い
て示す斜視図である。
図面において、１は両主面２ａ及び２ｂに集積回路が形
成された半導体チップである。該半導体チップ１の両主
面２ａ、２ｂに形成された集積回路は同じもの例えばＲ
ＡＭどうしあるいはＲＯＭどうしであっても良いし、全
く別のもの例えば一方がバイボーラＩＣ，他方がＭＯＳ
ＩＣ、あるいは一方がＲＡＭ等のメモリで他方が論理回
路であっても良い。
３は例えば半田、金あるいは鉛のような導電金属からな
るバンプで、半導体チップ１の主面２ｂの電極と基板４
の配線膜５との間を接続する。該基板４は例えばセラミ
ックあるいは有機材料からなり、両主面に配線膜５が形
成されその間がスルーホール６を介して接続されている
。
７は多数のリード８、８、・・・及び９、９、・・・か
らなるリードフレームで、半導体装置完成時点ではリー
ド８、８、・・・、９、９、・・・は互いに分離されて
いるが、少なくとも樹脂封止を終えた段階では一体化さ
れた状態になっていたものである。リード８、８・・・
は上記基板４及びバンプ３を介して半導体チツブ１の主
面２ｂの電極と接続されており、そのインナ一部分は下
方に垂直に折り曲げられ、該折曲げ部分の先端部は内側
に略９０度折り曲げられて略水平の向きにされている。
そして、この水平の向きにされた部分の内端上面が例え
ば導電性の接着剤を介して基板４裏面の配線膜５に接続
されているのである。
リード９、９、・・・はコネクトワイヤ１０を介して半
導体チップ１の主面２ａの電極に接続されており、リー
ド８よりはインナ一部分が短く形成されしかも折り曲げ
られてはいない。従って、リード９、９、・・・の内端
の高さはリード８、８、・・・の内端の高さよりも相当
に高いところに位置されている。具体的にはその高さは
半導体チップｌの主面２ａよりほんの少し低い程度の高
さにされている。従って、コネクトワイヤ１０の長さを
非常に短くすることができる。１１は封止用の樹脂であ
る。
本半導体装置は次のような方法で製造することができる
。
先ず、基板４に対して半導体チップ１をフェイスダウン
ボンディング技術を駆使してバンプ３を介してボンディ
ングする。次いで、リード８、８、・・・のインナ一部
分を折り曲げるデブレスが既に為されているリードフレ
ーム７のそのりード８、８、・・・の内端上面に、半導
体チップ１のチップボンディングが為された上記基板４
裏面の配線膜５、５、・・・を、半田あるいは導電性接
着割により接続する。次いで、半導体チップ１の主面２
ａの電極とリード９、９、・・・との間を例えば金ある
いはアルミニウムからなるワイヤ１０によりボンディン
グするワイヤボンデイングを行い、その後トランスファ
ーモールドにより樹脂ｌ１で封止を行う。
このような半導体装置によれば、特開昭６０−９５９５
８号公報に記載された半導体装置とは異なりリードフレ
ーム７のデブレスによりリード９、９、・・・とリード
８、８、・・・との間に高低差が設けられ、高い方のリ
ード９、９、・・・が半導体チップ１の上側の主面２ａ
に比較的近い高さにされているので、コネクトワイヤ１
０を短くすることができる。従って、コネクトワイヤ１
０、１０間の接触によるショート不良をなくすことがで
きる。
また、製造コストが比較的高いリードフレームの半導体
装置の製造に必要とする数が１個で済むので、半導体装
置のコストを徒らに高めることなく実装密度を高めるこ
とができる。
第３図は本発明半導体装置の第２の実施例を示す断面図
である。本半導体装置は基板として平板状で片面のみに
配線膜５を形成したもの４ａを用い、該基板４ａの上面
の配線膜５にリードフレーム７のリード８を接続するよ
うにしたものである。
このような半導体装置によれば、基板として、比較的低
価格のものを用いることができるので、その分半導体装
置の低価格化を図ることができる。尚、本半導体装置は
第１図、第２図に示した半導体装置とは基板として用い
るものが異なるが、それ以外の点では共通し、その共通
する部分については特に説明しない。
第４図及び第５図は本発明半導体装置の第３の実施例を
示すもので、第４図は断面図、第５図は基板の斜視図で
ある。本半導体装置は基板としてポリイミドからなる矩
形リング状板の一方の主面にのみ金あるいは銅からなる
配線膜５を形成したもの４ｂを用いたものである。各配
線膜５は両端が基板４ｂから内側、外側に食み出し，配
織膜５の内端と半導体チップ１の主面２ｂの電極との接
続は例えば金バンプ３を介して行われ、配線膜５の外端
とリード８、８・・・との接続は熱圧着により行われて
いる。
第６図は本発明半導体装置の第４の実施例を示す断面図
である。
本半導体装置は、一方の主面のみに集積回路が形成され
た２個の半導体チップ１ａ、１ｂを互いに集積回路が形
威されていない方の主面どうしにて接着剤１２にて接着
し、これを第１図、第２図に示した実施例における半導
体チップ１に代えて用いたものである。こうすることに
よっても第１図、第２図に示した半導体装置と同様に高
密度実装ができる。
尚、本実施例においては半導体チップｌａと、ｉｂとの
チップサイズが異なっているが、必ずしもチップサイズ
が異なっていることは必要ではなく、チップサイズが全
く同じであっても良い。また、単にチップサイズだけで
なく回路構成までが全く同じであっても良い。
また、第３図に示す実施例においても第４図、第５図に
示す実施例においても両主面に集積回路を形成した１個
の半導体チップｌに代えて第６図１１ に示した実施例における２個の半導体チップ１ａ、１ｂ
の接着体を用いることができる。
第７図及び第８図は本発明半導体装置の第５の実施例を
示すもので、第７図は断面図、第８図は基板の斜視図で
ある。本実施例は本発明をハイブリットＩＣに適用した
ものである。
同図において、ｌ３はハイブリッドＩＣ基板、１４は半
導体チップ１の主面２ｂの電極とバンプ３を介して接続
された配線膜、ｌ５は半導体チップｌの主面２ａの電極
とワイヤ１０を介して接続された配線膜である。
このように本半導体装置においては半導体チップ１の一
方の主面２ｂの電極をバンプ３を介して基板ｌ３に取り
出すので、他方の主面２ａの電極をコネクトワイヤ１０
を介して基板１３に取り出すことによりリードフレーム
を用いないハイプリットＩＣにおいても本発明を適用し
て高密度実装を可能にすることができるのである。
第９図は本発明半導体装置の第６の実施例を示す断面図
である。本実施例は第７図、第８図に示１２ した実施例において半導体チップ１に代えて第６図に示
す実施例における半導体チップｌａ、１ｂの接着体を用
いたものである。
このように、本発明は種々の態様で実施でき、多くのバ
リエーションが考えられ得る。
（Ｈ．発明の効果） 以上に述べたように、本発明半導体装置は、両主面に回
路が形成された１つの半導体チップあるいは一方の主面
に回路が形成され互いに他方の主面どうしが接着された
２個の半導体チップの少なくとも一つの主面の電極取り
出しを、バンプと、基板を介して行うようにしたもので
ある。
従って、本発明半導体装置によれば、半導体チップある
いは２つの半導体チップの接着体の少なくとも一つの主
面の電極取り出しはバンプを介して行うので、もし他方
の主面の電極をワイヤ及びリードフレームを介して取り
出した場合そのリードフレームをデブレスしてリードフ
レームの半導体チップボンディング部分とワイヤボンデ
ィング部分とに高低差をつけることができ、延いてはワ
イヤを短くしてショート不良を起りにくくすることがで
きる。また、１つの半導体装置に高価なリードフレーム
を２つも使用する必要がないので材料費を徒らに高くし
なくて済む。
また、１つの基板を一方の主面の電極取り出しだけでは
なく、ワイヤを介して他方の主面の電極取り出しにも用
いるようにすることとすれば、リードフレームを全く用
いないハイブリッドＩＣも従来の２倍の密度での実装を
実現することができる。
施例を示す断面図、第７図及び第８図は本発明半導体装
置の第５の実施例を示すもので、第７図は断面図、第８
図は基板の斜視図、第９図は本発明半導体装置の第６の
実施例を示す断面図である。
符号の説明 １、１８１　ｌｂ・・・主面、 ２ａ、２ｂ・・・回路が形成された主面、３・・・バン
プ、４、１３・・・基板。
【図面の簡単な説明】
第１図及び第２図は本発明半導体装置の第１の実施例を
示すもので、第１図は断面図、第２図は樹脂を取り除い
た状態を示す斜視図、第３図は本発明半導体装置の第２
の実施例を示す断面図、第４図及び第５図は本発明半導
体装置の第３の実施例を示すもので、第４図は断面図、
第５図は基板の斜視図、第６図は本発明半導体装置の第
４の実ｌ　５ １６ 〉 −Ｑ−Ｑ　・ 『−　０Ｑ　・ ３品０

Claims (2)

    【特許請求の範囲】
  1. （１）半導体チップの第１の主面及び第２の主面に回路
    が形成され、 上記半導体チップの少なくとも一方の主面の電極が、導
    電金属からなるバンプと、半導体チップと別体の基板を
    介して取り出されてなる ことを特徴とする半導体装置
  2. （２）一方の主面に回路が形成された２個の半導体チッ
    プの他方の主面どうしが接着され、 上記半導体チップのうちの少なくとも一方の回路が形成
    された主面の電極が、導電金属からなるバンプと、半導
    体チップと別体の基板を介して取り出されてなる ことを特徴とする半導体装置
JP1158083A 1989-06-20 1989-06-20 半導体装置 Pending JPH0322544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1158083A JPH0322544A (ja) 1989-06-20 1989-06-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1158083A JPH0322544A (ja) 1989-06-20 1989-06-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH0322544A true JPH0322544A (ja) 1991-01-30

Family

ID=15663924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1158083A Pending JPH0322544A (ja) 1989-06-20 1989-06-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH0322544A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331790A (ja) * 1991-03-29 1992-11-19 Kyushu Electron Metal Co Ltd シリコン単結晶製造装置
US5767570A (en) * 1993-03-18 1998-06-16 Lsi Logic Corporation Semiconductor packages for high I/O semiconductor dies
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
KR100444168B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 반도체패키지
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ
JP2013058530A (ja) * 2011-09-07 2013-03-28 Toppan Printing Co Ltd マルチチップ用複合リードフレーム及び半導体装置
CN103094129A (zh) * 2011-10-28 2013-05-08 无锡华润安盛科技有限公司 一种半导体器件封装工艺

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331790A (ja) * 1991-03-29 1992-11-19 Kyushu Electron Metal Co Ltd シリコン単結晶製造装置
JPH0825831B2 (ja) * 1991-03-29 1996-03-13 九州電子金属株式会社 シリコン単結晶製造装置
US5767570A (en) * 1993-03-18 1998-06-16 Lsi Logic Corporation Semiconductor packages for high I/O semiconductor dies
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US6080264A (en) * 1996-05-20 2000-06-27 Micron Technology, Inc. Combination of semiconductor interconnect
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
KR100444168B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 반도체패키지
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ
US9069000B2 (en) 2007-10-10 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
US9453851B2 (en) 2007-10-10 2016-09-27 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
JP2013058530A (ja) * 2011-09-07 2013-03-28 Toppan Printing Co Ltd マルチチップ用複合リードフレーム及び半導体装置
CN103094129A (zh) * 2011-10-28 2013-05-08 无锡华润安盛科技有限公司 一种半导体器件封装工艺

Similar Documents

Publication Publication Date Title
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6236109B1 (en) Multi-chip chip scale package
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US6518655B2 (en) Multi-chip package-type semiconductor device
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP2002222889A (ja) 半導体装置及びその製造方法
TW200402133A (en) Semiconductor device
KR100460062B1 (ko) 멀티 칩 패키지 및 그 제조 방법
JP3301355B2 (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JPH0922982A (ja) マルチチップモジュール
JP2001156251A (ja) 半導体装置
JPH0322544A (ja) 半導体装置
US6818999B2 (en) Semiconductor device having multiple semiconductor chips in a single package
JPH0855875A (ja) 半導体装置
TWI446503B (zh) 接線上晶片
TWI651827B (zh) 無基板封裝結構
JPH07226418A (ja) チップキャリア半導体装置及びその製造方法
JPH03231450A (ja) 半導体集積回路装置
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JP2913858B2 (ja) 混成集積回路
JPH05183102A (ja) 半導体装置及びその製造方法
JPH053284A (ja) 樹脂封止型半導体装置
JPH08130286A (ja) 半導体装置
KR100762875B1 (ko) 적층형 패키지
JPH06268152A (ja) 半導体集積回路装置