JPH08130286A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08130286A JPH08130286A JP6268511A JP26851194A JPH08130286A JP H08130286 A JPH08130286 A JP H08130286A JP 6268511 A JP6268511 A JP 6268511A JP 26851194 A JP26851194 A JP 26851194A JP H08130286 A JPH08130286 A JP H08130286A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- semiconductor device
- die pad
- tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 樹脂充填時に連絡リードが樹脂により変動し
て、半導体チップの端部に接触するのを防止するように
した半導体装置を提供する。 【構成】 半導体チップ１を搭載すべきダイパッ２ド
と、このダイパッド２の周囲に配置されたインナーリー
ド４と、ダイパッド２によって絶縁的に一部が支持され
た状態で一端が前記半導体チップ１の電極パッド９に接
続されると共に、他端がインナーリード４に接続された
連絡リードとしてのＴＡＢテープ６とを有している。連
絡リードとして作用するＴＡＢテープ６がその絶縁性フ
ィルム８を介して部分的にダイパッド２によって支持さ
れていることにより、樹脂充填時にＴＡＢリード７が樹
脂により変動して、半導体チップ１の端部１Ａに接触す
るのを防止することができる。
て、半導体チップの端部に接触するのを防止するように
した半導体装置を提供する。 【構成】 半導体チップ１を搭載すべきダイパッ２ド
と、このダイパッド２の周囲に配置されたインナーリー
ド４と、ダイパッド２によって絶縁的に一部が支持され
た状態で一端が前記半導体チップ１の電極パッド９に接
続されると共に、他端がインナーリード４に接続された
連絡リードとしてのＴＡＢテープ６とを有している。連
絡リードとして作用するＴＡＢテープ６がその絶縁性フ
ィルム８を介して部分的にダイパッド２によって支持さ
れていることにより、樹脂充填時にＴＡＢリード７が樹
脂により変動して、半導体チップ１の端部１Ａに接触す
るのを防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、微細ピッチで電極パッドが形成された半導体チップ
を用いて製造される半導体装置に適用して有効な技術に
関する。
に、微細ピッチで電極パッドが形成された半導体チップ
を用いて製造される半導体装置に適用して有効な技術に
関する。
【０００２】
【従来の技術】最近のＬＳＩで代表される半導体装置
は、小型化、高集積化、多機能化の要求が益々強くなっ
てきているのに伴い、これに用いられる半導体チップの
電極パッドはより一層微細ピッチで形成されている。
又、このような半導体チップに対処して、半導体チップ
が搭載されるリードフレームもより一層微細ピッチで多
ピン化されたものが用いられる傾向にある。
は、小型化、高集積化、多機能化の要求が益々強くなっ
てきているのに伴い、これに用いられる半導体チップの
電極パッドはより一層微細ピッチで形成されている。
又、このような半導体チップに対処して、半導体チップ
が搭載されるリードフレームもより一層微細ピッチで多
ピン化されたものが用いられる傾向にある。
【０００３】このように微細ピッチで多ピン化されたリ
ードフレームは、例えば日経ＢＰ社発行、「ＶＬＳＩパ
ッケージング技術（上）」、１９９３年５月３１日発
行、Ｐ１５７に示されている。この文献で開示されてい
るリードフレームは、中央部に半導体チップを搭載する
ダイパッド（タブ）が設けられると共に、このダイパッ
ドの周囲には微細ピッチで多数のインナーリードが配置
された形状を有している。ここで、ダイパッドはタブ吊
りによってリードフレーム本体に支持されると共に、多
数のインナーリードはダムによってリードフレーム本体
に支持されている。
ードフレームは、例えば日経ＢＰ社発行、「ＶＬＳＩパ
ッケージング技術（上）」、１９９３年５月３１日発
行、Ｐ１５７に示されている。この文献で開示されてい
るリードフレームは、中央部に半導体チップを搭載する
ダイパッド（タブ）が設けられると共に、このダイパッ
ドの周囲には微細ピッチで多数のインナーリードが配置
された形状を有している。ここで、ダイパッドはタブ吊
りによってリードフレーム本体に支持されると共に、多
数のインナーリードはダムによってリードフレーム本体
に支持されている。
【０００４】このようなリードフレームのダイパッドに
搭載された半導体チップの電極パッドと、対応したイン
ナーリードとの間は、金線等を用いたワイヤボンディン
グが行われた後、半導体チップが搭載されたダイパッ
ド、ボンディングワイヤ、インナーリードは、トランス
ファモールド法によって樹脂製のパッケージで封止され
る。そして、封止後に不要なリードフレーム本体は切断
され、又、インナーリードに接続されたアウターリード
は実装に適するように成形が行われる。
搭載された半導体チップの電極パッドと、対応したイン
ナーリードとの間は、金線等を用いたワイヤボンディン
グが行われた後、半導体チップが搭載されたダイパッ
ド、ボンディングワイヤ、インナーリードは、トランス
ファモールド法によって樹脂製のパッケージで封止され
る。そして、封止後に不要なリードフレーム本体は切断
され、又、インナーリードに接続されたアウターリード
は実装に適するように成形が行われる。
【０００５】このような微細ピッチ化、多ピン化された
リードフレームに対応したパッケージ技術としては、Ｑ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、あるい
はＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇ
ｅ）が知られている。一例として、日経ＢＰ社発行、
「ＶＬＳＩパッケージング技術（上）」、１９９３年５
月３１日発行、Ｐ７８には、そのようなリードフレーム
に対処したＳＯＰの構造が示されている。
リードフレームに対応したパッケージ技術としては、Ｑ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、あるい
はＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇ
ｅ）が知られている。一例として、日経ＢＰ社発行、
「ＶＬＳＩパッケージング技術（上）」、１９９３年５
月３１日発行、Ｐ７８には、そのようなリードフレーム
に対処したＳＯＰの構造が示されている。
【０００６】又、そのように微細ピッチで電極パッドが
形成された半導体チップを用いて製造された半導体装置
として、日経ＢＰ社発行、「ＶＬＳＩパッケージング技
術（上）」、１９９３年５月３１日発行、Ｐ７９に記載
されたようにＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）テープを用いたＴＣＰ（ＴａｐｅＣａ
ｒｒｉｅｒ Ｐａｃｋａｇｅ）構造が知られている。前
記文献「ＶＬＳＩパッケージング技術（下）」、１９９
３年５月３１日発行、Ｐ１６７には、そのようなＴＡＢ
を用いて製造されたＴＡＢ−ＦＰ（Ｆｌａｔ Ｐａｃｋ
ａｇｅ）が示されている。このＴＡＢ−ＦＰでは、ＴＡ
Ｂリードによって半導体チップの電極パッドとインナー
リード間を接続している。これら、ＴＡＢリード及びボ
ンディングワイヤは、半導体チップの電極パッドとイン
ナーリード間を接続する連絡リードとして作用してい
る。
形成された半導体チップを用いて製造された半導体装置
として、日経ＢＰ社発行、「ＶＬＳＩパッケージング技
術（上）」、１９９３年５月３１日発行、Ｐ７９に記載
されたようにＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）テープを用いたＴＣＰ（ＴａｐｅＣａ
ｒｒｉｅｒ Ｐａｃｋａｇｅ）構造が知られている。前
記文献「ＶＬＳＩパッケージング技術（下）」、１９９
３年５月３１日発行、Ｐ１６７には、そのようなＴＡＢ
を用いて製造されたＴＡＢ−ＦＰ（Ｆｌａｔ Ｐａｃｋ
ａｇｅ）が示されている。このＴＡＢ−ＦＰでは、ＴＡ
Ｂリードによって半導体チップの電極パッドとインナー
リード間を接続している。これら、ＴＡＢリード及びボ
ンディングワイヤは、半導体チップの電極パッドとイン
ナーリード間を接続する連絡リードとして作用してい
る。
【０００７】
【発明が解決しようとする課題】前記のように微細ピッ
チ化、多ピン化されたリードフレームを用いて半導体装
置を製造する場合、あるいはＴＡＢテープを用いて半導
体装置を製造する場合、トランスファモールド法による
樹脂充填時に、半導体チップの電極パッドとインナーリ
ード間に接続したボンディングワイヤあるいはＴＡＢリ
ードが樹脂により変動して、半導体チップの端部に接触
してショート不良が発生するという問題がある。
チ化、多ピン化されたリードフレームを用いて半導体装
置を製造する場合、あるいはＴＡＢテープを用いて半導
体装置を製造する場合、トランスファモールド法による
樹脂充填時に、半導体チップの電極パッドとインナーリ
ード間に接続したボンディングワイヤあるいはＴＡＢリ
ードが樹脂により変動して、半導体チップの端部に接触
してショート不良が発生するという問題がある。
【０００８】すなわち、図１０に示したように、ダイパ
ッド２２に搭載された半導体チップ２１の電極パッド３
１とインナーリード２５間にボンディングワイヤ３３が
接続されている状態で、封止を行うために樹脂を矢印の
ように充填すると、この樹脂によってボンディングワイ
ヤ３３が半導体チップ２１の方向に押されて変動するよ
うになるので、この半導体チップ２１の端部２１Ａに接
触する場合が生ずる。あるいは、図１１に示したよう
に、図１０のボンディングワイヤ３３と同様に、ＴＡＢ
リード３９が半導体チップ２１の方向に押されて変動す
るようになるので、この半導体チップ２１の端部２１Ａ
に接触する場合が生ずる。
ッド２２に搭載された半導体チップ２１の電極パッド３
１とインナーリード２５間にボンディングワイヤ３３が
接続されている状態で、封止を行うために樹脂を矢印の
ように充填すると、この樹脂によってボンディングワイ
ヤ３３が半導体チップ２１の方向に押されて変動するよ
うになるので、この半導体チップ２１の端部２１Ａに接
触する場合が生ずる。あるいは、図１１に示したよう
に、図１０のボンディングワイヤ３３と同様に、ＴＡＢ
リード３９が半導体チップ２１の方向に押されて変動す
るようになるので、この半導体チップ２１の端部２１Ａ
に接触する場合が生ずる。
【０００９】本発明の目的は、樹脂充填時に連絡リード
が樹脂により変動して、半導体チップの端部に接触する
のを防止するようにした半導体装置を提供することにあ
る。
が樹脂により変動して、半導体チップの端部に接触する
のを防止するようにした半導体装置を提供することにあ
る。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１２】本発明の半導体装置は、半導体チップを搭
載すべきダイパッドと、このダイパッドの周囲に配置さ
れたインナーリードと、前記ダイパッドによって絶縁的
に一部が支持された状態で一端が前記半導体チップの電
極パッドに接続されると共に、他端が前記インナーリー
ドに接続された連絡リードとを有している。
載すべきダイパッドと、このダイパッドの周囲に配置さ
れたインナーリードと、前記ダイパッドによって絶縁的
に一部が支持された状態で一端が前記半導体チップの電
極パッドに接続されると共に、他端が前記インナーリー
ドに接続された連絡リードとを有している。
【００１３】
【作用】上述した手段によれば、本発明の半導体装置
は、半導体チップを搭載すべきダイパッドと、このダイ
パッドの周囲に配置されたインナーリードと、前記ダイ
パッドによって絶縁的に一部が支持された状態で一端が
前記半導体チップの電極パッドに接続されると共に、他
端が前記インナーリードに接続された連絡リードとを有
しているので、連絡リードがダイパッドによって支持さ
れていることにより、樹脂充填時に連絡リードが樹脂に
より変動して、半導体チップの端部に接触するのを防止
することができる。
は、半導体チップを搭載すべきダイパッドと、このダイ
パッドの周囲に配置されたインナーリードと、前記ダイ
パッドによって絶縁的に一部が支持された状態で一端が
前記半導体チップの電極パッドに接続されると共に、他
端が前記インナーリードに接続された連絡リードとを有
しているので、連絡リードがダイパッドによって支持さ
れていることにより、樹脂充填時に連絡リードが樹脂に
より変動して、半導体チップの端部に接触するのを防止
することができる。
【００１４】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１５】（実施例１）図１は本発明の実施例１によ
る半導体装置の主要部を示す一部切欠斜視図で、ＱＦＰ
に適用した例で説明している。又、図２は図１のＡ−Ａ
断面図である。例えばＦｅ−Ｎｉ合金材料からなる半導
体チップ１を搭載するダイパッド２の周囲にはインナー
リード４が配置され、半導体チップ１の電極パッド９と
インナーリード４間は連絡リードとして作用するＴＡＢ
テープ６によって接続されている。インナーリード４の
端部にはアウターリード５が接続されている。
る半導体装置の主要部を示す一部切欠斜視図で、ＱＦＰ
に適用した例で説明している。又、図２は図１のＡ−Ａ
断面図である。例えばＦｅ−Ｎｉ合金材料からなる半導
体チップ１を搭載するダイパッド２の周囲にはインナー
リード４が配置され、半導体チップ１の電極パッド９と
インナーリード４間は連絡リードとして作用するＴＡＢ
テープ６によって接続されている。インナーリード４の
端部にはアウターリード５が接続されている。
【００１６】ＴＡＢテープ６は、ポリイミドのような絶
縁性フィルム８とこれに接着されたＴＡＢリード７とか
ら構成されており、その一部は絶縁性フィルム８がダイ
パッド２に接着されることによって部分的にダイパッド
２により支持された状態で、ＴＡＢリード７の一端が半
導体チップ１の電極パッド９に接続されると共に、その
他端がインナーリード４に接続されている。
縁性フィルム８とこれに接着されたＴＡＢリード７とか
ら構成されており、その一部は絶縁性フィルム８がダイ
パッド２に接着されることによって部分的にダイパッド
２により支持された状態で、ＴＡＢリード７の一端が半
導体チップ１の電極パッド９に接続されると共に、その
他端がインナーリード４に接続されている。
【００１７】そして、半導体チップ１、これを搭載して
いるダイパッド２、ＴＡＢテープ６及びインナーリード
４は、トランスファモールド法によって樹脂製のパッケ
ージ１０によって封止されている。なお、インナーリー
ド４に接続されたアウターリード５はパッケージ１０の
外部に露出されて、各種配線基板に実装する場合の端子
として使用される。
いるダイパッド２、ＴＡＢテープ６及びインナーリード
４は、トランスファモールド法によって樹脂製のパッケ
ージ１０によって封止されている。なお、インナーリー
ド４に接続されたアウターリード５はパッケージ１０の
外部に露出されて、各種配線基板に実装する場合の端子
として使用される。
【００１８】次に、本実施例の半導体装置の製造方法を
説明する。
説明する。
【００１９】まず、図３に示したように、Ｆｅ−Ｎｉ合
金材料からなる板材を用いて、エッチング法、プレス法
等の加工手段で所望のパターンに成形したリードフレー
ム１１を用意する。すなわち、中央部にタブ吊り３によ
ってダム１２に結合されたダイパッド２、このダイパッ
ド２の周囲に配置されたインナーリード４、このインナ
ーリード４に接続されたアウターリード５を形成する。
各インナーリード４はダム１２によってリードフレーム
本体１３に結合されている。なお、説明を簡単にするた
めインナーリード４の数は４本の例で示している。
金材料からなる板材を用いて、エッチング法、プレス法
等の加工手段で所望のパターンに成形したリードフレー
ム１１を用意する。すなわち、中央部にタブ吊り３によ
ってダム１２に結合されたダイパッド２、このダイパッ
ド２の周囲に配置されたインナーリード４、このインナ
ーリード４に接続されたアウターリード５を形成する。
各インナーリード４はダム１２によってリードフレーム
本体１３に結合されている。なお、説明を簡単にするた
めインナーリード４の数は４本の例で示している。
【００２０】次に、図４に示したように、リードフレー
ム１１を加工して、ダイパッド２をインナーリード４よ
りも低い位置になるように成形する。この成形方法はプ
レス法によって容易に実現することができる。
ム１１を加工して、ダイパッド２をインナーリード４よ
りも低い位置になるように成形する。この成形方法はプ
レス法によって容易に実現することができる。
【００２１】一方、図５に示したように、所望のパター
ンに形成したＴＡＢテープ６を用意する。すなわち、ポ
リイミドのような絶縁性フィルム８に固着されたＴＡＢ
リード７を所望のパターンに形成する。このＴＡＢリー
ド７は銅のような導電材料が用いられて、エッチング法
による加工手段によって、半導体チップ１の電極パッド
９の微細ピッチに対応して微細ピッチに形成する。な
お、ＴＡＢリード７の数は４本の例で示している。
ンに形成したＴＡＢテープ６を用意する。すなわち、ポ
リイミドのような絶縁性フィルム８に固着されたＴＡＢ
リード７を所望のパターンに形成する。このＴＡＢリー
ド７は銅のような導電材料が用いられて、エッチング法
による加工手段によって、半導体チップ１の電極パッド
９の微細ピッチに対応して微細ピッチに形成する。な
お、ＴＡＢリード７の数は４本の例で示している。
【００２２】続いて、図６に示したように、図５のＴＡ
Ｂテープ６を用いて、そのＴＡＢリード７の裏面側に半
導体チップ１を接続する。これは、通常のＴＡＢ技術を
利用して、ＴＡＢリード７を半導体チップ１の電極パッ
ド９にボンディングすることにより容易に行うことがで
きる。
Ｂテープ６を用いて、そのＴＡＢリード７の裏面側に半
導体チップ１を接続する。これは、通常のＴＡＢ技術を
利用して、ＴＡＢリード７を半導体チップ１の電極パッ
ド９にボンディングすることにより容易に行うことがで
きる。
【００２３】次に、図７に示したように、図４のリード
フレーム１１上に図６のＴＡＢテープ６を配置した状態
で、矢印方向から押圧する。これにより、半導体チップ
１をダイパッド２にボンディングして搭載すると共に、
ＴＡＢテープ６のＴＡＢリード７の他端をインナーリー
ド４に接続する。この接続方法は熱圧着法等によって行
うことができる。又、ダイボンディングは、金−シリコ
ン共晶合金、銀ろう等の適当なろう材を用いて行う。
フレーム１１上に図６のＴＡＢテープ６を配置した状態
で、矢印方向から押圧する。これにより、半導体チップ
１をダイパッド２にボンディングして搭載すると共に、
ＴＡＢテープ６のＴＡＢリード７の他端をインナーリー
ド４に接続する。この接続方法は熱圧着法等によって行
うことができる。又、ダイボンディングは、金−シリコ
ン共晶合金、銀ろう等の適当なろう材を用いて行う。
【００２４】続いて、図８に示したように、ＴＡＢテー
プ６が一体化されたリードフレーム１１を、トランスフ
ァモールド装置の上型１５と下型１６間にセットして、
ゲート１７からキャビティ１８に対して樹脂を充填して
トランスファモールドを行う。これによって、図１及び
図２に示したように、半導体チップ１を搭載するダイパ
ッド２、ＴＡＢテープ６及びインナーリード４が、樹脂
製のパッケージ１０よって封止された半導体装置が得ら
れる。
プ６が一体化されたリードフレーム１１を、トランスフ
ァモールド装置の上型１５と下型１６間にセットして、
ゲート１７からキャビティ１８に対して樹脂を充填して
トランスファモールドを行う。これによって、図１及び
図２に示したように、半導体チップ１を搭載するダイパ
ッド２、ＴＡＢテープ６及びインナーリード４が、樹脂
製のパッケージ１０よって封止された半導体装置が得ら
れる。
【００２５】このような実施例によれば次のような効果
が得られる。
が得られる。
【００２６】連絡リードとして作用するＴＡＢテープ６
がその絶縁性フィルム８を介して部分的にダイパッド２
によって支持されているので、トランスファモールド法
による樹脂充填時に、半導体チップ１の電極パッド９と
インナーリード４間に接続したＴＡＢリード６が樹脂に
よって変動することがないため、ＴＡＢリード６が半導
体チップ１の端部１Ａに接触するのを防止することがで
きる。従って、ショート不良は発生しない。
がその絶縁性フィルム８を介して部分的にダイパッド２
によって支持されているので、トランスファモールド法
による樹脂充填時に、半導体チップ１の電極パッド９と
インナーリード４間に接続したＴＡＢリード６が樹脂に
よって変動することがないため、ＴＡＢリード６が半導
体チップ１の端部１Ａに接触するのを防止することがで
きる。従って、ショート不良は発生しない。
【００２７】（実施例２）図９は本発明の実施例２によ
る半導体装置を示す断面図である。本実施例の半導体装
置は、特に熱放散性を改善するために、半導体チップ１
にヒートスプレッダ１９を取り付けた構造を示すもので
ある。
る半導体装置を示す断面図である。本実施例の半導体装
置は、特に熱放散性を改善するために、半導体チップ１
にヒートスプレッダ１９を取り付けた構造を示すもので
ある。
【００２８】すなわち、本実施例では、図６のＴＡＢテ
ープ６のＴＡＢリード７の表面側に半導体チップ１をダ
イボンディングして、この半導体チップ１の裏面に、
銅、アルミニウム等の熱放散性に優れた材料からヒート
スプレッダ１９を取り付けたものである。
ープ６のＴＡＢリード７の表面側に半導体チップ１をダ
イボンディングして、この半導体チップ１の裏面に、
銅、アルミニウム等の熱放散性に優れた材料からヒート
スプレッダ１９を取り付けたものである。
【００２９】このような本実施例の半導体装置によれ
ば、実施例１と同様に、ＴＡＢテープ６がその絶縁性フ
ィルム８を介して部分的にダイパッド２によって支持さ
れているので、トランスファモールド法による樹脂充填
時に、半導体チップ１の電極パッド９とインナーリード
４間に接続したＴＡＢリード６が樹脂によって変動する
ことがないため、実施例１と同様な効果が得られるだけ
でなく、半導体チップ１にヒートスプレッダ１９を取り
付けるようにしたので、熱放散性も改善することができ
る。
ば、実施例１と同様に、ＴＡＢテープ６がその絶縁性フ
ィルム８を介して部分的にダイパッド２によって支持さ
れているので、トランスファモールド法による樹脂充填
時に、半導体チップ１の電極パッド９とインナーリード
４間に接続したＴＡＢリード６が樹脂によって変動する
ことがないため、実施例１と同様な効果が得られるだけ
でなく、半導体チップ１にヒートスプレッダ１９を取り
付けるようにしたので、熱放散性も改善することができ
る。
【００３０】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００３１】例えば、前記実施例では連絡リードとして
ＴＡＢリードを用いる例で説明したが、連絡リードとし
てボンディングワイヤを用いる場合にも適用して、同様
な効果を得ることができる。
ＴＡＢリードを用いる例で説明したが、連絡リードとし
てボンディングワイヤを用いる場合にも適用して、同様
な効果を得ることができる。
【００３２】又、ダイパッドを構成する材料、連絡リー
ドを構成する材料、あるいはヒートスプレッダを構成す
る材料は、実施例で示したものに限らずに任意の材料を
選択することができる。
ドを構成する材料、あるいはヒートスプレッダを構成す
る材料は、実施例で示したものに限らずに任意の材料を
選択することができる。
【００３３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の製造技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は、少なくとも微
細ピッチで電極パッドが形成された半導体チップを用い
て半導体装置を製造する条件のものには適用できる。
なされた発明をその背景となった利用分野である半導体
装置の製造技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は、少なくとも微
細ピッチで電極パッドが形成された半導体チップを用い
て半導体装置を製造する条件のものには適用できる。
【００３４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００３５】樹脂充填時に連絡リードが樹脂により変動
して、半導体チップの端部に接触するのを防止すること
ができる。
して、半導体チップの端部に接触するのを防止すること
ができる。
【図１】本発明の実施例１による半導体装置の主要部を
示す一部切欠斜視図である。
示す一部切欠斜視図である。
【図２】図１のＡ−Ａ断面図である。
【図３】実施例１による半導体装置の製造方法に用いる
リードフレームを示す平面図である。
リードフレームを示す平面図である。
【図４】実施例１による半導体装置の製造方法に用いる
リードフレームを示す断面図である。
リードフレームを示す断面図である。
【図５】実施例１による半導体装置の製造方法に用いる
ＴＡＢリードを示す平面図である。
ＴＡＢリードを示す平面図である。
【図６】実施例１による半導体装置の製造方法の一工程
を示す断面図である。
を示す断面図である。
【図７】実施例１による半導体装置の製造方法のその他
の工程を示す断面図である。
の工程を示す断面図である。
【図８】実施例１による半導体装置の製造方法のその他
の工程を示す断面図である。
の工程を示す断面図である。
【図９】本発明の実施例２による半導体装置を示す断面
図である。
図である。
【図１０】従来の半導体装置の欠点を説明する断面図で
ある。
ある。
【図１１】従来の他の半導体装置の欠点を説明する断面
図である。
図である。
１…半導体チップ、２…ダイパッド、３…タブ吊り、４
…インナーリード、５…アウターリード、６…ＴＡＢテ
ープ、７…ＴＡＢリード、８…絶縁性フィルム、９…半
導体チップの電極パッド、１０…樹脂性パッケージ、１
１…リードフレーム、１２…ダム、１３…リードフレー
ム本体、１５…上型、１６…下型、１７…ゲート、１８
…キャビティ、１９…ヒートスプレッダ。
…インナーリード、５…アウターリード、６…ＴＡＢテ
ープ、７…ＴＡＢリード、８…絶縁性フィルム、９…半
導体チップの電極パッド、１０…樹脂性パッケージ、１
１…リードフレーム、１２…ダム、１３…リードフレー
ム本体、１５…上型、１６…下型、１７…ゲート、１８
…キャビティ、１９…ヒートスプレッダ。
Claims (5)
- 【請求項１】 半導体チップを搭載すべきダイパッド
と、このダイパッドの周囲に配置されたインナーリード
と、前記ダイパッドによって絶縁的に一部が支持された
状態で一端が前記半導体チップの電極パッドに接続され
ると共に、他端が前記インナーリードに接続された連絡
リードとを有することを特徴とする半導体装置。 - 【請求項２】 前記連絡リードは、絶縁性フィルムを介
して前記ダイパッドによって支持されたことを特徴とす
る請求項１記載の半導体装置。 - 【請求項３】 前記連絡リードは、ＴＡＢリードからな
ることを特徴とする請求項１又は請求項２記載の半導体
装置。 - 【請求項４】 前記半導体チップは、ダイパッドから浮
いた状態に配置されていることを特徴とする請求項１乃
至請求項３のいずれか１項に記載の半導体装置。 - 【請求項５】 前記半導体チップ、ダイパッド、、連絡
リード及びインナーリードが樹脂製パッケージによって
封止されたことを特徴とする請求項１乃至請求項４のい
ずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6268511A JPH08130286A (ja) | 1994-11-01 | 1994-11-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6268511A JPH08130286A (ja) | 1994-11-01 | 1994-11-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08130286A true JPH08130286A (ja) | 1996-05-21 |
Family
ID=17459529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6268511A Pending JPH08130286A (ja) | 1994-11-01 | 1994-11-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08130286A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998042022A1 (fr) * | 1997-03-18 | 1998-09-24 | Seiko Epson Corporation | Dispositif a semiconducteur et procede de fabrication associe |
| KR100505838B1 (ko) * | 1997-03-18 | 2005-10-21 | 세이코 엡슨 가부시키가이샤 | 반도체장치및그제조방법 |
-
1994
- 1994-11-01 JP JP6268511A patent/JPH08130286A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998042022A1 (fr) * | 1997-03-18 | 1998-09-24 | Seiko Epson Corporation | Dispositif a semiconducteur et procede de fabrication associe |
| US6166446A (en) * | 1997-03-18 | 2000-12-26 | Seiko Epson Corporation | Semiconductor device and fabrication process thereof |
| KR100505838B1 (ko) * | 1997-03-18 | 2005-10-21 | 세이코 엡슨 가부시키가이샤 | 반도체장치및그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6764880B2 (en) | Semiconductor package and fabricating method thereof | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US20070052076A1 (en) | Partially Patterned Lead Frames and Methods of Making and Using the Same in Semiconductor Packaging | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| US20070176269A1 (en) | Multi-chips module package and manufacturing method thereof | |
| JPH1012769A (ja) | 半導体装置およびその製造方法 | |
| JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3497775B2 (ja) | 半導体装置 | |
| JPH0322544A (ja) | 半導体装置 | |
| JPH08130286A (ja) | 半導体装置 | |
| KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP3195515B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08107176A (ja) | 半導体装置 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JP2927066B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JPH02180061A (ja) | リードフレームおよび半導体装置 | |
| KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) |