JPH08279575A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH08279575A JPH08279575A JP7083583A JP8358395A JPH08279575A JP H08279575 A JPH08279575 A JP H08279575A JP 7083583 A JP7083583 A JP 7083583A JP 8358395 A JP8358395 A JP 8358395A JP H08279575 A JPH08279575 A JP H08279575A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- semiconductor
- electrode
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 さらなる半導体パッケージの小型化並びに薄
型化を図る。 【構成】 一方の面にチップ電極１３が形成された半導
体チップ１１と、半導体チップ１１を封止するととも
に、チップ電極１３に連通してパッケージ厚み方向に形
成された接続用孔１６を有する封止樹脂部１２と、接続
用孔１６を介してチップ電極１３に接続された外部接続
用の端子部１７とを備えた樹脂封止型の半導体パッケー
ジ。
型化を図る。 【構成】 一方の面にチップ電極１３が形成された半導
体チップ１１と、半導体チップ１１を封止するととも
に、チップ電極１３に連通してパッケージ厚み方向に形
成された接続用孔１６を有する封止樹脂部１２と、接続
用孔１６を介してチップ電極１３に接続された外部接続
用の端子部１７とを備えた樹脂封止型の半導体パッケー
ジ。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを樹脂に
て封止してなる樹脂封止型の半導体パッケージに関する
もので、さらに詳しくは外部接続用端子としてのリード
部分をパッケージの構成要素から排除することで、パッ
ケージの小型化並びに薄型化を図ったものである。
て封止してなる樹脂封止型の半導体パッケージに関する
もので、さらに詳しくは外部接続用端子としてのリード
部分をパッケージの構成要素から排除することで、パッ
ケージの小型化並びに薄型化を図ったものである。
【０００２】
【従来の技術】一般的に、樹脂封止型の半導体パッケー
ジの薄型化への対応としては、主にチップ厚やリード厚
を薄くしたり、ワイヤボンィング高さを低くするなどの
対策が講じられ、またパッケージの小型化（ここでは平
面構造上の小型化をいう）への対応としては、主にリー
ド配線ピッチの微細化を図るなどの対策が講じられてき
た。
ジの薄型化への対応としては、主にチップ厚やリード厚
を薄くしたり、ワイヤボンィング高さを低くするなどの
対策が講じられ、またパッケージの小型化（ここでは平
面構造上の小型化をいう）への対応としては、主にリー
ド配線ピッチの微細化を図るなどの対策が講じられてき
た。
【０００３】
【発明が解決しようとする課題】しかしながら、これら
周知の対策では、製造技術上の問題点や製品の信頼性の
点で既に限界のレベルに達しており、さらなるパッケー
ジの小型化並びに薄型化の要求には十分に対応しきれな
くなっている。
周知の対策では、製造技術上の問題点や製品の信頼性の
点で既に限界のレベルに達しており、さらなるパッケー
ジの小型化並びに薄型化の要求には十分に対応しきれな
くなっている。
【０００４】そこで従来技術の中には、図５に示すよう
なパッケージ構造が提案されている（特開平５−６３１
０９号公報に記載）。図５に示す半導体パッケージ５０
においては、半導体チップ５１がリードフレームのダイ
パッド部５２にダイボンド材５３を介して固定されてい
る。半導体チップ５１上に形成されたチップ電極５４は
金線等のワイヤ５５を介してインナーリード５６に接続
されている。また半導体チップ５１は、ワイヤ５５やイ
ンナーリード５６とともに封止樹脂部５７によって封止
されている。さらに封止樹脂部５７にはコンタクトホー
ル５８が設けられ、このコンタクトホール５８に導電材
料を充填することで外部接続用のコンタクト部５９が形
成されている。この半導体パッケージ５０では、アウタ
ーリードを用いていないため、パッケージの小型化並び
に薄型化は実現されているものの、現状では必ずしも十
分なレベルとは言えなかった。
なパッケージ構造が提案されている（特開平５−６３１
０９号公報に記載）。図５に示す半導体パッケージ５０
においては、半導体チップ５１がリードフレームのダイ
パッド部５２にダイボンド材５３を介して固定されてい
る。半導体チップ５１上に形成されたチップ電極５４は
金線等のワイヤ５５を介してインナーリード５６に接続
されている。また半導体チップ５１は、ワイヤ５５やイ
ンナーリード５６とともに封止樹脂部５７によって封止
されている。さらに封止樹脂部５７にはコンタクトホー
ル５８が設けられ、このコンタクトホール５８に導電材
料を充填することで外部接続用のコンタクト部５９が形
成されている。この半導体パッケージ５０では、アウタ
ーリードを用いていないため、パッケージの小型化並び
に薄型化は実現されているものの、現状では必ずしも十
分なレベルとは言えなかった。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、その主たる目的は、さらなる半導体パッケ
ージの小型化並びに薄型化を図ることにある。
れたもので、その主たる目的は、さらなる半導体パッケ
ージの小型化並びに薄型化を図ることにある。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、樹脂封止型の半導体パッ
ケージにおいて、一方の面にチップ電極が形成された半
導体チップと、この半導体チップを封止するとともに、
チップ電極に連通してパッケージ厚み方向に形成された
接続用孔を有する封止樹脂部と、その接続用孔を介して
チップ電極に接続された外部接続用の端子部とを備えた
構成を採っている。また、上記半導体チップの電極形成
面と反対側のチップ裏面側がパッケージ表面に露出した
ものを目的達成のための一手段としている。
成するためになされたもので、樹脂封止型の半導体パッ
ケージにおいて、一方の面にチップ電極が形成された半
導体チップと、この半導体チップを封止するとともに、
チップ電極に連通してパッケージ厚み方向に形成された
接続用孔を有する封止樹脂部と、その接続用孔を介して
チップ電極に接続された外部接続用の端子部とを備えた
構成を採っている。また、上記半導体チップの電極形成
面と反対側のチップ裏面側がパッケージ表面に露出した
ものを目的達成のための一手段としている。
【０００７】
【作用】本発明の半導体パッケージにおいては、半導体
チップ上に形成されたチップ電極から直に外部接続用の
端子部が導出されるので、ワイヤボンディング用の接続
エリアやインナーリードの埋め込みエリア分だけパッケ
ージを小型化することが可能となる。また、半導体チッ
プの裏面側をパッケージ表面に露出させることで、パッ
ケージ全体の厚さを、チップ厚に端子長を加えた程度の
寸法に抑えることができるため、パッケージの小型化と
同時に薄型化も図られる。
チップ上に形成されたチップ電極から直に外部接続用の
端子部が導出されるので、ワイヤボンディング用の接続
エリアやインナーリードの埋め込みエリア分だけパッケ
ージを小型化することが可能となる。また、半導体チッ
プの裏面側をパッケージ表面に露出させることで、パッ
ケージ全体の厚さを、チップ厚に端子長を加えた程度の
寸法に抑えることができるため、パッケージの小型化と
同時に薄型化も図られる。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。図１は本発明に係わる半導体パッ
ケージの第１実施例を示す断面図である。図１に示す半
導体パッケージ１０においては、能動素子である半導体
チップ１１が封止樹脂部１２によって封止されている。
半導体チップ１１の電極形成面（上面）１１ａには複数
のチップ電極１３が形成されている。また電極形成面１
１ａと反対側の、いわゆるチップ裏面１１ｂは薄板状の
ダイパッド部１４にダイボンド材１５にて接合されてい
る。
つつ詳細に説明する。図１は本発明に係わる半導体パッ
ケージの第１実施例を示す断面図である。図１に示す半
導体パッケージ１０においては、能動素子である半導体
チップ１１が封止樹脂部１２によって封止されている。
半導体チップ１１の電極形成面（上面）１１ａには複数
のチップ電極１３が形成されている。また電極形成面１
１ａと反対側の、いわゆるチップ裏面１１ｂは薄板状の
ダイパッド部１４にダイボンド材１５にて接合されてい
る。
【０００９】一方、封止樹脂部１２には上記チップ電極
１３に連通してパッケージ厚み方向（図中上下方向）に
接続用孔１６が設けられている。この接続用孔１６は例
えばモールド金型による半導体チップ１１の樹脂封止時
に形成される。さらに上記接続用孔１６には、例えばは
んだや銅等の導電材料が充填され、この導電材料によっ
て外部接続用の端子部１７が形成されている。この端子
部１７はパッケージ表面（樹脂表面）から若干突出した
状態で形成され、この突出部がパッケージ実装時にマザ
ーボード等の電極部に接続されることになる。
１３に連通してパッケージ厚み方向（図中上下方向）に
接続用孔１６が設けられている。この接続用孔１６は例
えばモールド金型による半導体チップ１１の樹脂封止時
に形成される。さらに上記接続用孔１６には、例えばは
んだや銅等の導電材料が充填され、この導電材料によっ
て外部接続用の端子部１７が形成されている。この端子
部１７はパッケージ表面（樹脂表面）から若干突出した
状態で形成され、この突出部がパッケージ実装時にマザ
ーボード等の電極部に接続されることになる。
【００１０】ここで本第１実施例の半導体パッケージ１
０を製造するにあたっては、従来のリードフレームから
リード部分（インナーリード、アウターリード）を排除
した形態の金属フレーム（不図示）を用いて、そのダイ
パッド部１４にダイボンド材１５を介して半導体チップ
１１を固定する。次に、金属フレーム上の半導体チップ
１１をモールド金型のキャビティ内に配置する。このと
き、半導体チップ１１のチップ電極１３には上記接続用
孔１６を形成すべく、キャビティ面より突出したピン
（不図示）が突き当てられ、この状態でキャビティ内に
樹脂が注入、充填される。これによりモールド成形後
は、半導体チップ１１が封止樹脂部１２によって封止さ
れるとともに、半導体チップ１１のチップ電極１３に連
通したかたちで封止樹脂部１２に接続用孔１６が形成さ
れる。続いて、封止樹脂部１２の周縁部からはみ出した
フレーム部分（ダイパッド部１４を支持する部分）をプ
レス金型等により切断して、金属フレームから半導体パ
ッケージ１０を切り離す。最後は、モールド成形時に形
成された接続用孔１６に、上述したはんだや銅等の導電
材料を充填して外部接続用の端子部１７を形成すること
で、本第１実施例の半導体パッケージ１０が得られる。
０を製造するにあたっては、従来のリードフレームから
リード部分（インナーリード、アウターリード）を排除
した形態の金属フレーム（不図示）を用いて、そのダイ
パッド部１４にダイボンド材１５を介して半導体チップ
１１を固定する。次に、金属フレーム上の半導体チップ
１１をモールド金型のキャビティ内に配置する。このと
き、半導体チップ１１のチップ電極１３には上記接続用
孔１６を形成すべく、キャビティ面より突出したピン
（不図示）が突き当てられ、この状態でキャビティ内に
樹脂が注入、充填される。これによりモールド成形後
は、半導体チップ１１が封止樹脂部１２によって封止さ
れるとともに、半導体チップ１１のチップ電極１３に連
通したかたちで封止樹脂部１２に接続用孔１６が形成さ
れる。続いて、封止樹脂部１２の周縁部からはみ出した
フレーム部分（ダイパッド部１４を支持する部分）をプ
レス金型等により切断して、金属フレームから半導体パ
ッケージ１０を切り離す。最後は、モールド成形時に形
成された接続用孔１６に、上述したはんだや銅等の導電
材料を充填して外部接続用の端子部１７を形成すること
で、本第１実施例の半導体パッケージ１０が得られる。
【００１１】このように本第１実施例においては、上記
従来パッケージのようにインナーリードから外部接続用
の端子部を導出することなく、半導体チップ１１のチッ
プ電極１３から直に外部接続用の端子部７が導出されて
いるため、ワイヤボンディング用の接続エリアやインナ
ーリードの埋め込みエリア分だけパッケージを小型化す
ることができる。また、チップ搭載用の金属フレームに
インナーリードを形成する必要がなくなるため、フレー
ム構造の単純化によって部品コストを低減することがで
きる。さらに、ワイヤボンディング作業が不要になるこ
とで、半導体パッケージの製造プロセスを簡略化するこ
ともできる。
従来パッケージのようにインナーリードから外部接続用
の端子部を導出することなく、半導体チップ１１のチッ
プ電極１３から直に外部接続用の端子部７が導出されて
いるため、ワイヤボンディング用の接続エリアやインナ
ーリードの埋め込みエリア分だけパッケージを小型化す
ることができる。また、チップ搭載用の金属フレームに
インナーリードを形成する必要がなくなるため、フレー
ム構造の単純化によって部品コストを低減することがで
きる。さらに、ワイヤボンディング作業が不要になるこ
とで、半導体パッケージの製造プロセスを簡略化するこ
ともできる。
【００１２】図２は本発明に係わる半導体パッケージの
第２実施例を示す断面図である。図２に示す半導体パッ
ケージ２０においては、半導体チップ２１の表面（上
面）２１ａに複数のチップ電極２２が形成されている。
また半導体チップ２１はその電極形成面２１ａと反対側
のチップ裏面（下面）２１ｂをパッケージ表面に露出し
た状態で封止樹脂部２３により封止されている。さらに
封止樹脂部２３には、上記第１実施例と同様に、半導体
チップ２１のチップ電極２２に連通してパッケージ厚み
方向に接続用孔２４が設けられている。そして、その接
続用孔２４に充填された導電材料によって外部接続用の
端子部２５が形成されている。
第２実施例を示す断面図である。図２に示す半導体パッ
ケージ２０においては、半導体チップ２１の表面（上
面）２１ａに複数のチップ電極２２が形成されている。
また半導体チップ２１はその電極形成面２１ａと反対側
のチップ裏面（下面）２１ｂをパッケージ表面に露出し
た状態で封止樹脂部２３により封止されている。さらに
封止樹脂部２３には、上記第１実施例と同様に、半導体
チップ２１のチップ電極２２に連通してパッケージ厚み
方向に接続用孔２４が設けられている。そして、その接
続用孔２４に充填された導電材料によって外部接続用の
端子部２５が形成されている。
【００１３】ここで本第２実施例の半導体パッケージ２
０を製造するにあたっては、半導体ウエハから個片に分
割された半導体チップ２１がそのままモールド金型にセ
ットされる。そして、金型キャビティ面より突出したピ
ンがチップ電極２２に突き当てられ、この状態でキャビ
ティ内に樹脂が注入、充填される。これによりモールド
成形後は、半導体チップ２１のチップ電極２２に連通し
たかたちで封止樹脂部２３に接続用孔２４が形成される
とともに、チップ裏面２１ｂが露出した状態で半導体チ
ップ２１が樹脂封止される。以降は、モールド成形時に
形成された接続用孔２４に導電材料を充填して外部接続
用の端子部２５を形成することで、本第２実施例の半導
体パッケージ２０が得られる。
０を製造するにあたっては、半導体ウエハから個片に分
割された半導体チップ２１がそのままモールド金型にセ
ットされる。そして、金型キャビティ面より突出したピ
ンがチップ電極２２に突き当てられ、この状態でキャビ
ティ内に樹脂が注入、充填される。これによりモールド
成形後は、半導体チップ２１のチップ電極２２に連通し
たかたちで封止樹脂部２３に接続用孔２４が形成される
とともに、チップ裏面２１ｂが露出した状態で半導体チ
ップ２１が樹脂封止される。以降は、モールド成形時に
形成された接続用孔２４に導電材料を充填して外部接続
用の端子部２５を形成することで、本第２実施例の半導
体パッケージ２０が得られる。
【００１４】このように本第２実施例においては、上記
第１実施例と同様に、半導体チップ２１のチップ電極２
２から直に外部接続用の端子部２５が導出されているた
め、上述したパッケージの小型化が実現されるなどのメ
リットが得られる他、電極形成面２１ａと反対側のチッ
プ裏面２１ｂがパッケージ表面に露出していることか
ら、パッケージ全体の厚さがチップ厚に端子長を加えた
程度の寸法に抑えられるため、パッケージの薄型化を図
ることもできる。
第１実施例と同様に、半導体チップ２１のチップ電極２
２から直に外部接続用の端子部２５が導出されているた
め、上述したパッケージの小型化が実現されるなどのメ
リットが得られる他、電極形成面２１ａと反対側のチッ
プ裏面２１ｂがパッケージ表面に露出していることか
ら、パッケージ全体の厚さがチップ厚に端子長を加えた
程度の寸法に抑えられるため、パッケージの薄型化を図
ることもできる。
【００１５】図３は本発明に係わる半導体パッケージの
第３実施例を示す断面図である。図３に示す半導体パッ
ケージ３０においては、半導体チップ３１の表面（上
面）３１ａに複数のチップ電極３２が形成されている。
またチップ電極面３１ａと反対側のチップ裏面３１ｂに
は、ダイボンド材３３を介して薄板状のダイパッド部３
４が接合されている。そして半導体チップ３１は、チッ
プ裏面３１ｂ側のダイパッド部３４をパッケージ表面に
露出した状態で封止樹脂部３５により封止されている。
さらに封止樹脂部３５には、上記第１及び第２実施例と
同様に、半導体チップ３１のチップ電極３２に連通して
パッケージ厚み方向に接続用孔３６が設けられている。
そして、その接続用孔３６に充填された導電材料によっ
て外部接続用の端子部３７が形成されている。
第３実施例を示す断面図である。図３に示す半導体パッ
ケージ３０においては、半導体チップ３１の表面（上
面）３１ａに複数のチップ電極３２が形成されている。
またチップ電極面３１ａと反対側のチップ裏面３１ｂに
は、ダイボンド材３３を介して薄板状のダイパッド部３
４が接合されている。そして半導体チップ３１は、チッ
プ裏面３１ｂ側のダイパッド部３４をパッケージ表面に
露出した状態で封止樹脂部３５により封止されている。
さらに封止樹脂部３５には、上記第１及び第２実施例と
同様に、半導体チップ３１のチップ電極３２に連通して
パッケージ厚み方向に接続用孔３６が設けられている。
そして、その接続用孔３６に充填された導電材料によっ
て外部接続用の端子部３７が形成されている。
【００１６】上述した第３実施例においては、上記第１
実施例と同様に、従来のリードフレームに相当する金属
フレーム（リード無し）を用いて半導体パッケージ３０
を製造することができるため、量産性を確保したうえで
パッケージの小型化と薄型化を同時に図ることができ
る。
実施例と同様に、従来のリードフレームに相当する金属
フレーム（リード無し）を用いて半導体パッケージ３０
を製造することができるため、量産性を確保したうえで
パッケージの小型化と薄型化を同時に図ることができ
る。
【００１７】図４は本発明に係わる半導体パッケージの
第４実施例を示す断面図である。図４に示す半導体パッ
ケージ４０においては、半導体チップ４１の表面（上
面）４１ａに複数のチップ電極４２が形成されている。
また半導体チップ４１の電極形成面４１ａと反対側のチ
ップ裏面（下面）４１ｂには、例えば弾性フィルムから
なる緩衝部４３が設けられており、この緩衝部４３をパ
ッケージ表面に露出した状態で半導体チップ４１が封止
樹脂部４４により封止されている。さらに封止樹脂部４
４には、上記第１〜第３実施例と同様に、半導体チップ
４１のチップ電極４２に連通してパッケージ厚み方向に
接続用孔４５が設けられている。そして、その接続用孔
４５に充填された導電材料によって外部接続用の端子部
４６が形成されている。
第４実施例を示す断面図である。図４に示す半導体パッ
ケージ４０においては、半導体チップ４１の表面（上
面）４１ａに複数のチップ電極４２が形成されている。
また半導体チップ４１の電極形成面４１ａと反対側のチ
ップ裏面（下面）４１ｂには、例えば弾性フィルムから
なる緩衝部４３が設けられており、この緩衝部４３をパ
ッケージ表面に露出した状態で半導体チップ４１が封止
樹脂部４４により封止されている。さらに封止樹脂部４
４には、上記第１〜第３実施例と同様に、半導体チップ
４１のチップ電極４２に連通してパッケージ厚み方向に
接続用孔４５が設けられている。そして、その接続用孔
４５に充填された導電材料によって外部接続用の端子部
４６が形成されている。
【００１８】この半導体パッケージ４０を製造するにあ
たっては、樹脂封止時にモールド金型に個片の半導体チ
ップ４１をセットした際に、上記接続用孔４５を形成す
べく、金型キャビティ面から突出したピンがチップ電極
４２に突き当てられる。このとき、半導体チップ４１に
加わる負荷によってはチップを破損するなどの危険が伴
うが、本例のようにチップ裏面４１ｂ側に予め緩衝部４
３を設けておけば、緩衝部４３のクッション効果によっ
て半導体チップ４１へのダメージが軽減されるため、チ
ップ破損等の致命的欠陥を未然に防止することができ
る。
たっては、樹脂封止時にモールド金型に個片の半導体チ
ップ４１をセットした際に、上記接続用孔４５を形成す
べく、金型キャビティ面から突出したピンがチップ電極
４２に突き当てられる。このとき、半導体チップ４１に
加わる負荷によってはチップを破損するなどの危険が伴
うが、本例のようにチップ裏面４１ｂ側に予め緩衝部４
３を設けておけば、緩衝部４３のクッション効果によっ
て半導体チップ４１へのダメージが軽減されるため、チ
ップ破損等の致命的欠陥を未然に防止することができ
る。
【００１９】なお、緩衝部の形態としては、上述したフ
ィルム状以外にも、例えばチップ裏面４１ｂの複数箇所
に点状に弾性材料を塗布したものであってもよい。ま
た、樹脂封止時における緩衝部４３のクッション効果に
ついても、上記第３実施例のパッケージ構造（図３）に
おいて、チップ裏面３１ｂをダイパッド部３４を接合す
るためのダイボンド材３３として、例えば弾性接着剤を
用いるようにしても同様の効果が得られる。
ィルム状以外にも、例えばチップ裏面４１ｂの複数箇所
に点状に弾性材料を塗布したものであってもよい。ま
た、樹脂封止時における緩衝部４３のクッション効果に
ついても、上記第３実施例のパッケージ構造（図３）に
おいて、チップ裏面３１ｂをダイパッド部３４を接合す
るためのダイボンド材３３として、例えば弾性接着剤を
用いるようにしても同様の効果が得られる。
【００２０】
【発明の効果】以上説明したように本発明の半導体パッ
ケージによれば、従来のようにワイヤを介してチップ電
極に接続されたインナーリードから外部接続用の端子部
を導出することなく、パッケージ厚み方向に沿って形成
された封止樹脂部の接続用孔を介して半導体チップのチ
ップ電極に外部接続用の端子部を接続することにより、
そのチップ電極から直に外部接続用の端子部を導出する
ようにしたため、ワイヤボンディング用の接続エリアや
インナーリードの埋め込みエリア分だけパッケージを小
型化することができる。また、半導体チップの裏面側を
パッケージ表面に露出させることにより、パッケージの
小型化と同時に薄型化を図ることもできる。
ケージによれば、従来のようにワイヤを介してチップ電
極に接続されたインナーリードから外部接続用の端子部
を導出することなく、パッケージ厚み方向に沿って形成
された封止樹脂部の接続用孔を介して半導体チップのチ
ップ電極に外部接続用の端子部を接続することにより、
そのチップ電極から直に外部接続用の端子部を導出する
ようにしたため、ワイヤボンディング用の接続エリアや
インナーリードの埋め込みエリア分だけパッケージを小
型化することができる。また、半導体チップの裏面側を
パッケージ表面に露出させることにより、パッケージの
小型化と同時に薄型化を図ることもできる。
【００２１】さらに、従来のようにインナーリードの配
置状態に制約されることなく、半導体チップ上の任意の
位置にチップ電極を形成できるようになるため、チップ
内でのパターン設計上の自由度が増すとともに、チップ
径を拡大することなく電極数を増やすことができる。ま
た放熱性の点においても、ボンディングワイヤやインナ
ーリードによる熱抵抗の増加を回避しつつ、パッケージ
内で発生したの熱をチップ電極から直に外部接続用の端
子部に伝えることができるため、極めて有効である。
置状態に制約されることなく、半導体チップ上の任意の
位置にチップ電極を形成できるようになるため、チップ
内でのパターン設計上の自由度が増すとともに、チップ
径を拡大することなく電極数を増やすことができる。ま
た放熱性の点においても、ボンディングワイヤやインナ
ーリードによる熱抵抗の増加を回避しつつ、パッケージ
内で発生したの熱をチップ電極から直に外部接続用の端
子部に伝えることができるため、極めて有効である。
【図１】本発明に係わる半導体パッケージの第１実施例
を示す断面図である。
を示す断面図である。
【図２】本発明に係わる半導体パッケージの第２実施例
を示す断面図である。
を示す断面図である。
【図３】本発明に係わる半導体パッケージの第３実施例
を示す断面図である。
を示す断面図である。
【図４】本発明に係わる半導体パッケージの第４実施例
を示す断面図である。
を示す断面図である。
【図５】従来の半導体パッケージを示す断面図である。
１０、２０、３０、４０ 半導体パッケージ １１、２１、３１、４１ 半導体チップ １１ｂ、２１ｂ、３１ｂ、４１ｂ チップ裏面 １２、２３、３５、４４ 封止樹脂部 １３、２２、３２、４２ チップ電極 １６、２４、３６、４５ 接続用孔 １７、２５、３７、４６ 端子部 ３３ ダイボンド材（緩衝部） ４３ 緩衝部
Claims (3)
- 【請求項１】 樹脂封止型の半導体パッケージにおい
て、 一方の面にチップ電極が形成された半導体チップと、 前記半導体チップを封止するとともに、前記チップ電極
に連通してパッケージ厚み方向に形成された接続用孔を
有する封止樹脂部と、 前記接続用孔を介して前記チップ電極に接続された外部
接続用の端子部とを備えたことを特徴とする半導体パッ
ケージ。 - 【請求項２】 前記半導体チップの電極形成面と反対側
のチップ裏面側がパッケージ表面に露出していることを
特徴とする請求項１記載の半導体パッケージ。 - 【請求項３】 前記半導体チップの裏面側に緩衝部が設
けられていることを特徴とする請求項２記載の半導体パ
ッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7083583A JPH08279575A (ja) | 1995-04-10 | 1995-04-10 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7083583A JPH08279575A (ja) | 1995-04-10 | 1995-04-10 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279575A true JPH08279575A (ja) | 1996-10-22 |
Family
ID=13806523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7083583A Pending JPH08279575A (ja) | 1995-04-10 | 1995-04-10 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279575A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6105245A (en) * | 1997-02-17 | 2000-08-22 | Nippon Steel Semiconductor Corporation | Method of manufacturing a resin-encapsulated semiconductor package |
| WO2007137742A1 (de) * | 2006-06-01 | 2007-12-06 | Hahn-Schickard Gesellschaft Für Angewandte Forschung E.V. | Verfahren zum herstellen einer elektronischen baueinheit, zugehörige baueinheit und baugruppe mit mindestens einer solchen baueinheit |
| JP2009059923A (ja) * | 2007-08-31 | 2009-03-19 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010021338A (ja) * | 2008-07-10 | 2010-01-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1995
- 1995-04-10 JP JP7083583A patent/JPH08279575A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6105245A (en) * | 1997-02-17 | 2000-08-22 | Nippon Steel Semiconductor Corporation | Method of manufacturing a resin-encapsulated semiconductor package |
| WO2007137742A1 (de) * | 2006-06-01 | 2007-12-06 | Hahn-Schickard Gesellschaft Für Angewandte Forschung E.V. | Verfahren zum herstellen einer elektronischen baueinheit, zugehörige baueinheit und baugruppe mit mindestens einer solchen baueinheit |
| JP2009059923A (ja) * | 2007-08-31 | 2009-03-19 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010021338A (ja) * | 2008-07-10 | 2010-01-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JP4097403B2 (ja) | 半導体装置 | |
| WO2004004005A1 (ja) | 半導体装置およびその製造方法 | |
| JP2004153220A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JPH0661406A (ja) | 半導体装置及び半導体装置の製造方法及びテ−プキャリア | |
| JP2003115573A (ja) | デュアルダイパッケージ | |
| JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001274316A (ja) | 半導体装置及びその製造方法 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2003017524A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3497775B2 (ja) | 半導体装置 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP2000286372A (ja) | 半導体装置の製造方法 | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JP2000150725A (ja) | 半導体装置およびその製造方法 | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| JP2003347504A (ja) | 半導体装置及びその製造方法 | |
| JPH11354710A (ja) | 半導体装置 | |
| JP4651218B2 (ja) | 半導体装置の製造方法 | |
| JP3406147B2 (ja) | 半導体装置 |